高k金屬柵電極的製作方法及其高k金屬柵結構的製作方法
2023-07-06 19:03:26 3
專利名稱：高k金屬柵電極的製作方法及其高k金屬柵結構的製作方法
技術領域：
本發明涉及半導體製造工藝領域，尤其涉及高K金屬柵電極的製作方法及其高K金屬柵結構。
背景技術：
隨著集成電路的飛速發展，SiOdt為傳統的柵介質將不能滿足CMOS器件高集成度的要求，需要一種高k介質材料來替代傳統的Si02。但是，在應用中，多晶矽與高k介質材料的結合會出現許多問題，例如，多晶矽耗盡效應、過高的柵電阻等，因此，現在通常採用金屬柵替代多晶娃柵電極。目前，通常採用gate last技術形成金屬柵電極,gate last技術是在襯底上進行源/漏區離子注入操作以及退火步驟完成之後形成金屬柵電極。公開號為CN 1612299A的中國專利申請公開了一種形成金屬柵電極的方法，如圖1 圖7所示。該方法包括:參考圖1，在基底I上形成柵介質層2 ;參考圖2，在所述柵介質層2上形成圖形化的多晶矽層3(犧牲柵，dummy gate);參考圖3，形成環繞所述圖形化的多晶矽層3的側牆7 ;參考圖4，形成覆蓋所述圖形化的多晶矽層3及側牆7的層間介質層4 ;參考圖5，平坦化所述層間介質層至暴露出所述圖形化的多晶矽層3 ;參考圖6，去除所述圖形化的多晶矽層3，在所述層間介質層內形成溝槽5;參考圖7，形成填充所述溝槽且覆蓋所述層間介質層4的金屬層6，平坦化所述金屬層6直至暴露出層間介質層4。其中，所述去除多晶矽層可以採用幹法或溼法刻蝕工藝，所述平坦化可以採用化學機械研磨(CMP)工藝。實踐中發現，在去除所述圖形化的多晶矽層形成金屬柵電極的過程中，如圖5以及圖7所示步驟的兩次平坦化工藝，都會導致層間介質層的損耗，進而影響最終形成的金屬柵電極的高度，而對於層間介質層來說，經化學機械研磨後損耗的越多，則最終形成的金屬柵電極的高度越低。而金屬柵電極的高度降低將導致金屬柵方塊電阻(Rs)增大。現有技術為解決上述金屬柵高度降低的問題，通常是通過增加犧牲柵的高度來實現，例如，可以在圖2所示步驟中增加多晶矽層的高度，來彌補後續平坦化工藝所造成的金屬柵高度降低的問題。然而，增加犧牲柵的高度，又會導致離子注入時的遮蔽效應(shadoweffect)。也就是說，在前述圖3與圖4所示步驟之間，還包括通過離子注入形成源/漏區的步驟(未圖示)，因此，過高的多晶矽層阻擋了向電晶體的溝道區進行離子注入的能力。有鑑於此，需要一種新的高K金屬柵電極的製作方法及其高K金屬柵結構。
發明內容
本發明解決的技術問題是提供一種高K金屬柵電極的製作方法及其高K金屬柵結構，解決現有技術存在的金屬柵高度降低而導致的金屬柵電阻過大的問題。為解決上述技術問題，本發明實施例首先提供一種高K金屬柵電極的製作方法，包括:提供襯底；
在所述襯底上形成第一柵結構，所述第一柵結構兩側具有刻蝕停止層；去除部分刻蝕停止層，從而在第一柵結構兩側形成開口 ；在所述開口內的刻蝕停止層上形成第二金屬層。可選的，所述開口的深度為第一柵結構高度的50 % 70 %。可選的，所述第二金屬層採用鈷-鎢-磷化學鍍方法形成。可選的，所述第二金屬層突出於所述第一柵結構。可選的，所述第二金屬層突出的高度為第一柵結構高度的10% 50%。可選的，在所述開口內填充第二金屬層的步驟之後，還包括在所述第一層間介質層上形成第二層間介質層，並覆蓋所述高k金屬柵結構。可選的，所述形成第 二層間介質層包括:低溫氧化沉積形成第二層間介質層；平坦化第二層間介質層,至暴露出所述高k金屬柵結構。可選的，所述第二金屬層採用沉積方法形成。可選的，通過沉積金屬鋁形成第二金屬層。可選的，所述形成第一柵結構包括:在所述襯底上形成犧牲柵結構，包括柵介質層和犧牲柵層；在所述犧牲柵結構兩側形成刻蝕停止層；在所述襯底上形成第一層間介質層覆蓋所述犧牲柵結構；移除所述犧牲柵層，形成溝槽；在所述溝槽內形成金屬柵電極。可選的，所述柵介質層包括Hf02、HfSi0N、ZrO2^Al2O3或其它任意組合。可選的，所述犧牲柵層包括多晶矽。接下來，本發明另一實施例提供一種利用上述方法製作的高k金屬柵結構，包括:襯底；第一柵結構,位於所述襯底上；刻蝕停止層，位於所述第一柵結構兩側，所述刻蝕停止層的高度低於所述第一柵結構；第二金屬層，位於所述第一柵結構兩側的刻蝕停止層上。可選的，所述第二金屬層的高度不超過所述第一柵結構表面。可選的，所述第二金屬層的表面突出於所述第一柵結構表面並延伸至所述第一柵結構表面。可選的，所述第一柵結構包括柵介質層，所述柵介質層包括Hf02、HfSiON, ZrO2,Al2O3或其任意組合。可選的，所述金屬柵電極包括位於柵介質層之上的功函數金屬層。可選的，若所述高k金屬柵結構用於P型MOS電晶體，所述功函數金屬層包括P型功函數金屬層，所述P型功函數金屬層包括TiN/TaN/Ti。可選的，若所述高k金屬柵結構用於η型MOS電晶體，所述功函數金屬層包括N型功函數金屬層，所述N型功函數金屬層包括TiAl/TiN/Ti。與現有技術相比，本發明實施例具有以下優點:
1、通過在第一柵結構兩側的開口中填充第二金屬層，增大了金屬柵電極的尺寸，防止由於平坦化導致金屬柵高度降低引起的方塊電阻增大。2、通過在第一柵結構兩側的開口中填充第二金屬層並突出於第一柵結構，在增大金屬柵電極尺寸的同時，又增加了金屬柵的高度，解決了由於平坦化工藝導致金屬柵電極高度降低的問題，進一步降低了金屬柵電極的電阻。3、本發明實施例的上述方法，避免了現有技術中由於採用提高犧牲柵高度的方法所導致的遮蔽效應的問題。
圖1 圖7是現有技術形成金屬柵電極方法的剖面結構示意圖；圖8是本發明的一實施例高K金屬柵電極製作方法的流程示意圖；圖9是本發明的另一實施例第一柵結構製作方法的流程示意圖；圖10 圖21是本發明的一實施例高K金屬柵電極製作方法的中間結構的剖面結構示意圖。
具體實施例方式在下面的描述中闡述了很多具體細節以便於充分理解本發明。但是本發明能夠以很多不同於在此描述的其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣，因此本發明不受下面公開的具體實施例的限制。本發明實施例首先提供一種高k金屬柵電極的製作方法，如圖8所示，圖8是本發明的一實施例高K金屬柵電極製作方法的流程示意圖，該方法至少包括以下步驟:步驟S10，提供襯底；步驟S20，在所述襯底上形成第一柵結構，所述第一柵結構兩側具有刻蝕停止層；步驟S30，去除部分刻蝕停止層，從而在第一柵結構兩側形成開口 ；步驟S40,在所述開口內填充第二金屬層。下面結合圖8以及圖10 圖21對本發明高k金屬柵電極的製作方法做詳細說明。參考步驟SlO及圖10，提供襯底101。所述襯底101可以是矽襯底，含矽襯底或絕緣體上矽(SOI)襯底等其他半導體襯底。在上述襯底101的表面定義第I區域和第II區域，且在該襯底101內形成用於電性隔離所述第I區域和第II區域的隔離結構102，例如是淺溝槽隔離(STI)結構，或者是矽局部氧化物(LOCOS)結構。為描述方便，在本發明的實施例中，設上述的第I區域為用於形成NMOS電晶體的區域，上述的第II區域為用於形成PMOS電晶體的區域，當然也可以有所不同。以下將以上述設定為例進行說明。參考步驟S20，在所述襯底101上形成第一柵結構，所述第一柵結構兩側具有刻蝕停止層105。所述第一柵結構包括高k柵介質層和金屬柵電極。由於柵介質層和金屬柵電極之間的界面是決定有效功函數的重要因素，通常通過在柵介質層上沉積一「輔助」金屬層來調節功函數。本實施例中，金屬柵電極由位於高k金屬柵介質層之上的功函數金屬層與第一金屬層構成。所述第一金屬層為金屬鋁；所述功函數金屬層包括P型功函數金屬層和N型功函數金屬層。N型功函數金屬層(N work functional metal)用於N型MOS電晶體。該N型功函數金屬層可通過ALD、PVD, CVD或其它工藝形成，該N型功函數層金屬層可選擇地包括適合的金屬，例如TiAl等。此外，該N型功函數金屬層也可以包括多重金屬層結構，例如TiAl/TiN/Ti。P型功函數金屬層(P work functional metal)用於P型MOS電晶體。該P型功函數金屬層可通過ALD、PVD、CVD或其它工藝形成，該P型功函數層金屬層可選擇地包括適合的金屬，例如TiN等。此外，該P型功函數金屬層也可以包括多重金屬層結構，例如TiN/TaN/Ti。具體形成第一柵結構的方法請參考圖9，圖9示出了本發明一實施例的形成第一柵結構的流程示意圖，包括以下步驟:步驟S201，在所述襯底上形成犧牲柵結構，所述犧牲柵結構包括柵介質層和犧牲柵層；步驟S202，在所述犧牲柵結構兩側形成刻蝕停止層；步驟S203，在襯底上形成第一層間介質層覆蓋所述犧牲柵結構；步驟S204，移除所述犧牲柵層，形成溝槽；步驟S205，在所述溝槽內形成金屬柵電極。下面結合參考圖11至圖16對本發明實施例形成第一柵結構的方法做詳細說明。參考步驟S201及圖11，`在所述襯底上形成犧牲柵結構，所述犧牲柵結構包括高k柵介質層103和犧牲柵層104。具體在所述襯底上形成犧牲柵結構包括:在襯底101上依次形成高k柵介質層和犧牲柵層，高k柵介質層和犧牲柵層覆蓋襯底表面的第I區域和第II區域。在犧牲柵層上形成圖形化的光刻膠層(未圖示)，作為掩膜，通過幹法或溼法刻蝕，去除部分高k柵介質層和犧牲柵層，分別在第I區域和第II區域，即NMOS和PMOS區域上，形成如圖12所示的高k柵介質層103和犧牲柵層104，構成犧牲柵結構。所述高1^柵介質層可以包括!1 )2、!^510隊2102、41203或其它任意組合。所述犧牲柵層例如是多晶矽層(poly)。所述高k柵介質層103的高度大約在10埃 50埃之間。所述犧牲柵層104的高度大約在500埃 1000埃之間。並且，在形成圖形化的高k柵介質層103和犧牲柵層104之後，還包括以所述犧牲柵結構為阻擋層，採用離子注入工藝向第一 /第II區域進行離子注入形成源/漏區(未圖示)O參考步驟S202及圖12，在所述犧牲柵結構兩側形成刻蝕停止層105。作為本發明一實施例，所述刻蝕停止層105覆蓋襯底101表面，並形成在犧牲柵結構兩側，所述刻蝕停止層105是為了防止後續步驟中對半導體襯底及源/漏區(未圖示)的刻蝕損傷。所述刻蝕停止層105可以是氮化矽等，所述刻蝕停止層105可以通過化學氣相沉積(CVD)方法形成。參考步驟S203及圖13，在襯底上形成第一層間介質層106以覆蓋所述犧牲柵結構。所述第一層間介質層106形成於犧牲柵結構之間的間隙內，並覆蓋所述犧牲柵結構。所述第一層間介質層106可包括氧化矽，可以通過高密度等離子體(HDP)沉積工藝形成在襯底101之上。在形成第一層間介質層106之後，實施CMP工藝於該層間介質層之上，直至暴露出所述犧牲柵層104。接著需要形成金屬柵電極，由於第I區域和第II區域分別設定為NMOS和PM0S，由於二者功函數金屬層材料的不同，需要分別形成NMOS和PM0S。以下將以在第II區域形成PMOS金屬柵電極為例進行說明。參考步驟S204及圖14，移除所述犧牲柵層104，形成溝槽。如前所述，由於多晶矽柵的耗盡效應、過高的柵電阻以及與高k柵介質材料的不兼容性，需要移除多晶矽層以金屬柵進行替代。在所述第一層間介質層106的某一區域上形成硬掩膜層109，作為本發明一實施例，該硬掩膜層109覆蓋襯底101上的第I區域。所述硬掩膜層109可包括氮化矽、氮氧化矽、碳化矽或其它材料，形成所述硬掩膜層109可通過化學氣相沉積(CVD)或物理氣相沉積(PVD)，然後圖形化該硬掩膜層109。以上述圖形化的硬掩膜層109為掩膜，通過幹法或溼法刻蝕工藝去除位於第II區域(即PMOS區域)的犧牲柵層104。作為本發明一實施例，可以通過溼法刻蝕工藝去除多晶矽層，該溼法刻蝕工藝包括對多晶矽層採用含氫氧化物溶液(例如氫氧化銨)、雙氧水或其它適合的溶液進行刻蝕。該溼法刻蝕工藝可選擇性地去除犧牲柵層104，並停止於高k柵介質層103，從而在犧牲柵結構中形成溝槽。參考步驟S205及圖15、圖16，在所述溝槽內形成金屬柵電極，所述金屬柵電極與所述高k柵介質層構成第一柵結構。作為本發明的一實施例，首先在第II區域(即PMOS區域)形成金屬柵電極。具體在第II區域形成金屬柵電極的方法包括:在柵介質層上沉積一「輔助」金屬層來調節適合PMOS的功函數，調節閾值電壓。作為本發明一實施例，於PMOS區域的柵極溝槽中形成P型功函數金屬層1071，該P型功函數金屬層1071可以包括TiN/TaN/Ti，可以通過ALD方法依次沉積TiN、TaN和Ti形成，在柵極溝槽底部和側壁形成P型功函數金屬層1071。所述P型功函數金屬層1071的厚度大約為10埃 500埃。之後，利用化學氣相沉積工藝於PMOS柵極溝槽中進一步填充金屬材料，例如是金屬鋁、銅或其它低阻值穩定金屬形成第一金屬層108。作為本發明的一實施例，採用金屬鋁形成第一金屬層108,如圖15所不。所述第一金屬層108形成於所述P型功函數金屬層1071之上，所述第一金屬層的高度大約為500埃 5000埃。位於高k柵介質層103之上的P型功函數金屬層1071和第一金屬層108構成PMOS區域的金屬柵電極。以上給出在第II區域(即PMOS區域)形成金屬柵電極的方法，接下來，還需要在第I區域(即NMOS區域)形成金屬柵電極。具體在第I區域形成金屬柵電極的方法，請參考上述在第II區域形成金屬柵電極的方法，經過該工藝之後，如圖16所示，在第I區域依次形成了 N型功函數金屬層1072和第一金屬層108。所述N型功函數金屬層1072可以包括TiAl/TiN/Ti，可以通過ALD方法依次沉積TiAl, TiN和Ti形成，在柵極溝槽底部和側壁形成N型功函數金屬層1072。所述N型功函數金屬層1072的厚度大約為10埃 500埃。
所述第一金屬層108的高度大約為500埃 5000埃。位於高k柵介質層103之上的N型功函數金屬層1072和第一金屬層108構成NMOS區域的金屬柵電極。在PMOS區域和NMOS區域形成金屬柵電極的步驟之後，所述金屬柵電極與高k介質層103構成第一柵結構，如圖16所示。在形成第一柵結構之後，對金屬柵電極實施平坦化工藝，停止於層間介質層106。參考步驟S30及圖17，去除部分刻蝕停止層105，從而在第一柵結構兩側形成開口112。經過前述步驟，於襯底101上形成了第一柵結構，但由於經過多次CMP平坦化處理，導致金屬柵電極高度降低，而較低高度的金屬柵電極將導致金屬柵方塊電阻(Rs)增大。本發明實施例通過下述方法來解決以上問題，同時又避免了現有技術中通過增加犧牲柵高度帶來的遮蔽效應(shadow effect)。本發明實施例通過溼法或幹法刻蝕工藝，去除位於第一柵結構兩側的部分刻蝕停止層105，從而在第一柵結構兩側、刻蝕停止層105內形成開口 112。所述開口 112的深度(也即刻蝕停止層被去除的高度)大約為第一柵結構高度的50% 70%，該開口 112的深度是作為本發明的一較佳實施例，本領域技術人員應該了解的是，通過後續在該開口中填充第二金屬層可以增大金屬柵電極的尺寸，從而降低金屬柵電極的方塊電阻，因此，刻蝕停止層被去除的高度也可以是小於50%或大於70%的範圍(需注意避免過刻蝕損傷源/漏區)。參考步驟S40及圖18、圖19，在所述開口內填充第二金屬層。在第一柵結構兩側的開口 112內形成第二金屬層構成第二高k金屬柵結構。所述第二金屬層可以僅填充第一柵結構兩側的開口，形成類似「DD，，形狀的第二金屬層；也可以除了填充第一柵結構兩側的開口，並覆蓋第一柵結構，形成類似「h」形狀的第二金屬層，所述第二金屬層與所述金屬柵電極相鄰並接觸。作為本發明的一實施方式，採用化學鍍方法在開口 112內填充第二金屬層。作為本發明的一實施例，參考圖18，通過鈷-鎢-磷(CoWP)化學鍍在開口 112內填充第二金屬層1101。採用化學鍍的方法，使得第二金屬層1101與開口下方的刻蝕停止層105的結合力好。由於化學鍍具有在導電材料上生長的選擇性，因此具有類似「自對準」的特性，從而在功函數金屬層1071、1072和第一金屬層108上生長第二金屬層1101,並填充位於第一柵結構兩側的開口 112，直至形成覆蓋第一柵結構及開口的第二金屬層1101。也就是說，該第二金屬層1101突出於第一柵結構，並且延伸至第一柵結構的金屬柵電極表面，所述第二金屬層1101突出的高度大約為第一柵結構高度的10% 50%。作為其他選擇，第二金屬層1101也可以為其它能採用自對準選擇性化學鍍的低阻值金屬或金屬化合物。作為本發明的另一實施方式，還可以通過沉積方法在開口 112內填充第二金屬層。參考圖19，通過CVD、PVD或其他工藝在開口內沉積第二金屬層1102，所述第二金屬層1102可以是採用沉積方法形成，例如沉積金屬鋁、銅、鎢等形成，作為本發明的一實施例，採用沉積金屬鋁形成第二金屬層1102。所述第二金屬層1102僅填充第一柵結構兩側的開口112,作為本發明的一實施例,第二金屬層1102的表面與所述第一柵結構的表面齊平(此處的齊平並非高度完全相等，可能有所誤差)，當然作為其他實施例，第二金屬層1102的表面也可以低於第一柵結構的表面。雖然在上述實施方式中，第一金屬層與第二金屬層的材質相同(都為金屬鋁)，但也可以是不同的金屬材質。所述第二金屬層1101與第一柵結構，或第二金屬層1102與第一柵結構一起共同構成第二高k金屬柵結構。若在步驟S40形成的第二金屬層高出所述第一柵結構的表面，需要在所述第一層間介質層106上形成第二層間介質層111，並覆蓋所述第二高k金屬柵結構。具體形成第二層間介質層的方法請參考步驟S50及圖20，形成第二層間介質層111，覆蓋所述第二高k金屬柵結構。所述形成第二層間介質層可以是低溫氧化沉積形成第二層間介質層111，所述溫度可以在300°C 400°C之間，優選的是，小於300°C。參考步驟S60及圖21，平坦化第二層間介質層111，至暴露出所述第二高k金屬柵結構。在前述形成第二層間介質層111之後，採用CMP工藝平坦化第二層間介質層111，至暴露出所述第二高k金屬柵結構。反之，若在步驟S40形成的第二金屬層不高出所述第一柵結構的表面，則可以不必形成第二層間介質層，此時，進行平坦化工藝，去除步驟S40中產生的多餘的金屬鋁即可。應該了解的是，經過上述步驟之後，該半導體裝置可以進行更進一步的工藝以形成其他結構，例如矽化物層、金屬互連層等，在此不予贅述。接下來，本發明實施例還提供利用前述方法形成的高K金屬柵結構，包括:襯底；第一柵結構，位於所述襯底上；刻蝕停止層，位於所述第一柵結構兩側，所述刻蝕停止層的高度低於所述第一柵結構，在所述第一柵結構的兩側形成開口 ；第二金屬層，位於所述第一柵結構兩側的開口之中。所述第二金屬層可以僅形成在第一柵結構兩側的開口中，形成類似「P」形狀的第二金屬層，所述第二金屬層的表面與所述第一柵結構表面齊平，如圖19所示，或所述第二金屬層的表面低於第一柵結構的表面；所述第二金屬層也可以除了形成於第一柵結構兩側的開口中，第二金屬層的表面突出於所述第一柵結構表面，形成類似「固」形狀的第二金屬層，如圖18所示。其中，所述第一柵結構包括柵介質層和金屬柵電極，所述柵介質層包括Η 2、HfSi0N、Zr02、Al203或其它任意組合，所述金屬柵電極包括位於柵介質層之上的功函數金屬層和第一金屬層。所述功函數金屬層包括P型功函數金屬層，所述P型功函數金屬層包括TiN/TaN/Ti，所述功函數金屬層包括N型功函數金屬層，所述N型功函數金屬層包括TiAl/TiN/Ti，所述第一金屬層可以是金屬鋁、銅等。根據上述製作高K金屬柵電極的方法，通過在第一柵結構兩側形成開口，填充第二金屬層，從而增大金屬柵電極的尺寸，降低金屬柵方塊電阻。並且本發明實施例，還可以採用化學鍍工藝形成高於第一柵結構的第二金屬層，在增大金屬柵電極尺寸的同時還增加金屬柵電極的高度，進 一步降低金屬柵方塊電阻(Rs)。本發明雖然已以較佳實施例公開如上，但其並不是用來限定本發明，任何本領域技術人員在不脫離本發明的精神和範圍內，都可以利用上述揭示的方法和技術內容對本發明技術方案做出可能的變動和修改，因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬於本發明技術方案的保護範圍。
權利要求
1.一種高k金屬柵電極的製作方法，其特徵在於，該方法包括: 提供襯底； 在所述襯底上形成第一柵結構，所述第一柵結構兩側具有刻蝕停止層； 去除部分刻蝕停止層，從而在第一柵結構兩側形成開口 ； 在所述開口內的刻蝕停止層上形成第二金屬層。
2.如權利要求1所述的高k金屬柵電極的製作方法，其特徵在於，所述開口的深度為第一柵結構高度的50% 70%。
3.如權利要求1所述的高k金屬柵電極的製作方法，其特徵在於，所述第二金屬層採用鈷-鎢-磷化學鍍方法形成。
4.如權利要求3所述的高k金屬柵電極的製作方法，其特徵在於，所述第二金屬層突出於所述第一柵結構。
5.如權利要求4所述的高k金屬柵電極的製作方法，其特徵在於，所述第二金屬層突出的高度為第一柵結構高度的10% 50%。
6.如權利要求4所述的高k金屬柵電極的製作方法，其特徵在於，在所述開口內填充第二金屬層的步驟之後，還包括在所述第一層間介質層上形成第二層間介質層，並覆蓋所述高k金屬柵結構。
7.如權利要求6所述的高k金屬柵電極的製作方法，其特徵在於，所述形成第二層間介質層包括: 低溫氧化沉積形成第二層間介質層； 平坦化第二層間介質層，至暴露出所述高k金屬柵結構。
8.如權利要求1所述的高k金屬柵電極的製作方法，其特徵在於，所述第二金屬層採用沉積方法形成。
9.如權利要求8所述的高k金屬柵電極的製作方法，其特徵在於，通過沉積金屬鋁形成第二金屬層。
10.如權利要求1所述的高k金屬柵電極的製作方法，其特徵在於，所述形成第一柵結構包括: 在所述襯底上形成犧牲柵結構，包括柵介質層和犧牲柵層； 在所述犧牲柵結構兩側形成刻蝕停止層； 在所述襯底上形成第一層間介質層覆蓋所述犧牲柵結構； 移除所述犧牲柵層，形成溝槽； 在所述溝槽內形成金屬柵電極。
11.如權利要求10所述的高k金屬柵電極的製作方法，其特徵在於，所述柵介質層包括HfO2, HfSiON, ZrO2, Al2O3 或其它任意組合。
12.如權利要求10所述的高k金屬柵電極的製作方法，其特徵在於，所述犧牲柵層包括多晶娃。
13.一種利用權利要求1所述方法製作的高k金屬柵結構，其特徵在於，包括: 襯底； 第一柵結構，位於所述襯底上； 刻蝕停止層，位於所述第一柵結構兩側，所述刻蝕停止層的高度低於所述第一柵結構； 第二金屬層，位於所述第一柵結構兩側的刻蝕停止層上。
14.如權利要求13所述的高k金屬柵結構，其特徵在於，所述第二金屬層的高度不超過所述第一柵結構表面。
15.如權利要求13所述的高k金屬柵結構，其特徵在於，所述第二金屬層的表面突出於所述第一柵結構表面並延伸至所述第一柵結構表面。
16.如權利要求13所述的高k金屬柵結構，其特徵在於，所述第一柵結構包括柵介質層，所述柵介質層包括HfO2、HfSiON, ZrO2, Al2O3或其任意組合。
17.如權利要求13所述的高k金屬柵結構，其特徵在於，所述第一柵結構包括金屬柵電極，所述金屬柵電極包括位於柵介質層之上的功函數金屬層。
18.如權利要求17所述的高k金屬柵結構，其特徵在於，若所述高k金屬柵結構用於P型MOS電晶體，所述功函數金屬層包括P型功函數金屬層，所述P型功函數金屬層包括TiN/TaN/Ti。
19.如權利要求17所述的高k金屬柵結構，其特徵在於，若所述高k金屬柵結構用於η型MOS電晶體，所述功函數金屬層包括N型功函數金屬層，所述N型功函數金屬層包括TiAl/TiN/Ti。
全文摘要
一種高k金屬柵電極的製作方法，包括提供襯底；在所述襯底上形成第一柵結構，所述第一柵結構兩側具有刻蝕停止層；去除部分刻蝕停止層，從而在第一柵結構兩側形成開口；在所述開口內的刻蝕停止層上形成第二金屬層。本發明實施例通過在第一柵結構兩側的開口中填充第二金屬層，增大了金屬柵電極的尺寸，防止由於金屬柵電極尺寸減小所致的金屬柵方塊電阻增大。
文檔編號H01L21/28GK103187255SQ20111045406
公開日2013年7月3日 申請日期2011年12月29日 優先權日2011年12月29日
發明者韓秋華, 黃怡, 孟曉瑩 申請人:中芯國際集成電路製造(上海)有限公司