晶片電阻的製造方法
2023-07-07 00:40:36
專利名稱：晶片電阻的製造方法
技術領域：
本發明涉及一種種晶片電阻的製造方法，尤指一種規格為長度0.60mm、寬度0.30mm與厚度0.23mm以下晶片電阻的製造方法。
背景技術：
由於電子產品的製作有日漸微小化的趨勢，故所有主、被動元件亦均必須隨著電路板尺寸的縮小而縮小體積，以因應電子產品微小化的潮流。
以被動元件的晶片電阻而言，隨者電路板尺寸的縮小，目前規格為長度0.60mm、寬度0.30mm、厚度0.23mm的晶片電阻已大量被使用，因晶片電阻其體積小，所以能夠容許的尺寸誤差極為嚴格，一般均在0.03mm以內；若以另一種規格為長度0.40mm、寬度0.20mm、厚度0.23mm的晶片電阻而言，其所能容許的尺寸誤差將更為嚴格；故對於如此小尺寸且單價又低的被動元件而言，產品的良率及生產效率往往即是生產廠商生存競爭的法寶。
目前一般廠商晶片電阻器的製作流程，請參閱圖3A～K所示，其包括下列步驟於一空白陶瓷基板20的頂面與底面預先以刀具設有數條相互交錯的橫向折斷線21與縱向折斷線22，該橫向折斷線21與縱向折斷線22均切割入基板20有一定深度，一般上下相對應的橫向折斷線21或縱向折斷線22深度以不超過基板20厚度的一半為佳，而在相鄰的橫向折斷線21與縱向折斷線22之間定義出複數個元件區23(如圖3A所示)；於該等元件區23的頂面及底面分別印刷有兩個相對應的主電極24，該主電極24分別印刷於各元件區23的兩相對縱向折斷線22的邊緣上，以長度0.60mm、寬度0.30mm、厚度0.23mm規格的晶片電阻為例，主電極24的寬度為0.15mm，待主電極24乾燥後燒結以固定於元件區23(如圖3B所示)；在元件區23頂面的二主電極24之間印刷有一電阻層25，待電阻層25乾燥後燒結以固定於元件區23頂面(如圖3C所示)；於前述電阻層25上印刷一玻璃護層26，待玻璃護層26乾燥後燒結而固定於電阻層25上(如圖3D所示)；以雷射對電阻層25進行修整，以調整電阻值(如圖3E所示)；於玻璃護層26上再塗上一外保護層26，待外保護層26乾燥後燒結以固定之(如圖3F所示)；用治具依序沿各個縱向折斷線22將基板20折斷，形成數個條狀基板20』，並將條狀基板20』相互堆疊(如圖3G所示)；以真空濺鍍方式於元件區23頂面與底面的主電極24以及該等主電極24之間基板20』側面濺鍍上內層電極28(如圖3H所示)，該內層電極28是用以連接元件區23頂面與底面的主電極24；將各條狀基板20』沿橫向折斷線21折斷，形成多個晶片電阻單元個體30(如圖3I所示)；將該等晶片電阻單元個體30放入電鍍槽(圖中未示)的電鍍筒31中並使電鍍筒31轉動，俾以滾鍍方式進行電鍍，使晶片電阻單元個體30與電鍍筒31內的電極珠金屬粒32不停碰撞接觸，而將晶片電阻單元個體30的內層電極28上鍍上外層電極29(如圖3J所示)後，即形成一個個的晶片電阻(如圖3K所示)。
然而此種晶片電阻製造方法具有如下缺點1、該橫向折斷線21與縱向折斷線22均切割入基板20有一定深度，因此在基礎製程上所必需花費的時間較多，且同時設有橫向折斷線21與縱向折斷線22對基板20的強度容易造成破壞，致使在後續進行印刷主電極24、電阻層25程序時，易因必須以滾筒於基板20表面滾動印刷，造成基板20無法負荷滾筒滾動的壓力因而碎裂，影響生產效率及產品良率。
2、由於陶瓷材質的基板20受其分子結晶的限制，故於將基板20折斷成條狀基板20』時，其斷面必不易平整(如圖4所示)，除會影響產品成形後長度的誤差外，且進行真空濺鍍時，將造成濺鍍形成的內層電極28凹凸不平，更使得進行後續滾鍍式電鍍後被鍍上的外層電極29厚度不易均勻，進而降低晶片電阻的生產良率。
3.因晶片電阻單元個體30體積小，故於電鍍筒31內進行電鍍時，電極珠金屬粒32接觸碰撞到內層電極28的機率極小，因此電鍍晶片電阻單元個體30時不但必須花費較多時間，且還會因電鍍不均勻而影響到外層電極29的電鍍品質。
4.當晶片電阻單元個體30於電鍍筒31內以滾鍍方式進行電鍍時，晶片電阻單元個體30之間易因靜電粘著在一起，或晶片電阻單元個體30之間易因外層電極29成形時互相粘結在一起，或晶片電阻單元個體30易被卡在電鍍筒31內縫隙間等缺點亦會影響製程的效率與產品的良率。
因此，此種晶片電阻製程尚有待謀求改進的方法。
由此可見，現有的晶片電阻的製造方法顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決晶片電阻的製造方法存在的問題，相關廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設計被發展完成，而一般製造方法又沒有能夠解決上述問題，此顯然是相關業者急欲解決的問題。因此如何能創設一種新的晶片電阻的製造方法，便成了當前業界極需改進的目標。
有鑑於現有的晶片電阻的製造方法存在的缺陷，本發明人基於從事此類產品設計製造多年豐富的實務經驗及專業知識，並配合學理的運用，積極加以研究創新，以期創設一種新的晶片電阻的製造方法，能夠改進一般現有的晶片電阻的製造方法，使其更具有實用性。經過不斷的研究、設計，並經反覆試作及改進後，終於創設出確具實用價值的本發明。
發明內容
本發明的目的在於，克服現有的晶片電阻的製造方法存在的缺陷，而提供一種新的晶片電阻的製造方法，所要解決的技術問題是使其可有效提升晶片電阻的生產效率及產品良率，以提高製程的效率與產品的良率，從而更加適於實用。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。依據本發明提出的晶片電阻的製造方法，其主要包括下列步驟於一基板的頂面形成有複數條相互平行的橫向分離線；於基板上各二相鄰分離線之間形成有複數個具有一定間距且同時與分離線交叉的平整穿槽，並定義基板上各二相對穿槽及二分離線之間是一元件區；在基板的頂面及底面分別印刷有數個相對應的主電極，該等主電極是分別印刷於元件區兩側的穿槽邊緣；於每一元件區頂面的兩主電極之間印刷有一與主電極構成電接觸的電阻層；於各元件區的頂面印刷一第一保護層以覆蓋電阻層；於基板的頂面與底面分別印刷一第二保護層，僅露出主電極；以整片基板進行電鍍，將內層電極電鍍於穿槽的側壁及基板頂面與底面的主電極上；將第二保護層剝離並進行清洗；再以整片基板進行電鍍，將外層電極電鍍以覆蓋內層電極；沿分離線將基板分離為一粒粒的晶片電阻。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
前述的晶片電阻的製造方法，其中所述的分離線切割入基板的深度是不超過基板厚度的一半。
前述的晶片電阻的製造方法，其中在所述的印刷第一保護層後，進一步以雷射對修整電阻層，以調整電阻值；再印刷一電阻保護層覆蓋因前述修整而外露的電阻層。
前述的晶片電阻的製造方法，其中所述的電阻保護層於印刷後先待其乾燥再燒結固定。
前述的晶片電阻的製造方法，其中所述的內層電極是以真空濺鍍所鍍上。
前述的晶片電阻的製造方法，其中所述的內層電極是以蒸氣沉積所鍍上。
前述的晶片電阻的製造方法，其中所述的外層電極是以掛鍍方式電鍍而成。
前述的晶片電阻的製造方法，其中所述的主電極對、電阻層與第一保護層於印刷後均先待其乾燥再燒結固定。
藉由上述技術方案，本發明晶片電阻的製造方法至少具有下列優點1、因基板僅於頂面設有分離線，且穿槽間具有一定間距，因此不致對基板的強度造成破壞，故於進行主電極以及電阻層印刷時，基板可具有較大強度負荷滾筒滾動的壓力。
2、因穿槽的側壁平整，故內層電極可平整地被鍍在穿槽的側壁上，使電鍍於內層電極上的外層電極厚度均勻。
3、因該穿槽的設置，使元件區的尺寸因此而固定，不致於分離基板為一粒粒的晶片電阻過程時造成晶片電阻尺寸誤差超出容許誤差範圍。
4、因僅需於內層電極與外層電極均電鍍完成後延分離線進行一次基板分離即可，故可有效提高製程效率。
綜上所述，本發明新穎的晶片電阻的製造方法，能夠有效提升晶片電阻的生產效率及產品良率，提高了製程的效率與產品的良率。本發明具有上述諸多優點及實用價值，其不論在製造方法上或功能上皆有較大改進，在技術上有較大進步，並產生了好用及實用的效果，且較現有的晶片電阻的製造方法具有增進的多項功效，從而更加適於實用，並具有產業的廣泛利用價值，誠為一新穎、進步、實用的新設計。
上述說明僅是本發明技術方案的概述，為了能夠更清楚了解本發明的技術手段，而可依照說明書的內容予以實施，並且為了讓本發明的上述和其他目的、特徵和優點能夠更明顯易懂，以下特舉較佳實施例，並配合附圖，詳細說明如下。
圖1是本發明的流程圖。
圖2是以本發明製造出的晶片電阻的剖面圖。
圖3是習用製造晶片電阻方法的流程圖。
圖4是習用製造晶片電阻方法過程中將基板折斷所形成條狀基板的斷面示意圖。
10基板11分離線12穿槽120元件區13主電極 14電阻層15第一保護層 151修整槽16電阻保護層 16第二保護層
18內層電極 19外層電極20基板 20』條狀基板21橫向折斷線22縱向折斷線23元件區24主電極25電阻層26玻璃護層26外保護層 28內層電極29外層電極 30晶片電阻單元個體31電鍍筒32電極珠金屬粒具體實施方式
為更進一步闡述本發明為達成預定發明目的所採取的技術手段及功效，以下結合附圖及較佳實施例，對依據本發明提出的晶片電阻的製造方法其具體實施方式
、製造方法、特徵及其功效，詳細說明如後。
關於本發明的一較佳實施例，請參閱圖1A～K所示，其包括下列步驟於一基板10頂面的預定範圍內預先以刀具形成有數條相互平行的橫向分離線11，再於基板10上各二相鄰分離線11之間形成有複數個具有一定間距且同時與兩分離線11交叉的穿槽12，其中該分離線11是被切割入基板10有一定深度，以不超過基板10深度的一半為限，而該穿槽12的內壁平整，並定義基板10上各二穿槽12及分離線11之間是形成一元件區120(如圖1A所示)；在基板10的頂面與底面分別印刷有相對應的主電極13，該等主電極13是分別印刷於元件區120兩側的穿槽12邊緣(如圖1B所示)；於每一元件區120頂面的兩主電極13之間印刷有一與主電極13構成電接觸的電阻層14(如圖1C所示)；於各元件區120的頂面印刷一第一保護層15以覆蓋電阻層14；以雷射於第一保護層15切割出一修整槽151，以修整電阻層14而調整其電阻值(如圖1E所示)；印刷一電阻保護層16覆蓋因前述修整而外露的電阻層14(如圖1F所示)；印刷一第二保護層16覆蓋於基板10的頂面與底面，僅露出主電極13(如圖1G所示)；將整片基板10以吊掛方式用真空濺鍍或或蒸氣沉積於穿槽12的側壁及基板10頂面與底面的主電極13濺鍍上內層電極18(如圖1H所示)；將第二保護層16自基板10上剝離去除，並以超音波清洗(如圖1I所示)；將整片基板10置入電鍍槽(圖中未示)內，以掛鍍式電鍍於內層電極18上電鍍上外層電極19(如圖1J所示)；沿分離線11切割基板10，即可得到一個個的晶片電阻(如圖1K與圖2所示)。
由於本方法是先在基板10上設有穿槽12後，再將主電極13印刷於元件區120兩側的穿槽12邊緣，故本發明製造方法有如下的優點1.該基板10僅於頂面設有分離線11，且穿槽12間具有一定間距，因此不致對基板11的強度造成破壞，故於後續印刷主電極13、電阻層14時，不致因基板10無法負荷滾筒滾動的壓力而造成基板10碎裂，可提高生產效率及產品良率。
2.由於穿槽12的側壁平整，故內層電極18可平整地被鍍在穿槽12的側壁上，使後續電鍍的外層電極19厚度均勻，且因該穿槽12的設置使元件區120的尺寸固定，不致因將基板10分離為一粒粒的晶片電阻時，造成晶片電阻尺寸誤差超出容許誤差範圍。
3.本發明的方法於整個製程中，僅需於內層電極18與外層電極19均電鍍完成後，再延分離線11進行一次基板10分離即可，因此可有效提高製程效率。
4.由於基板10是整片以掛鍍方式電鍍外層電極19，因此不致如習用因先成形晶片電阻單元個體，致使以滾鍍方式進行電鍍時，發生電鍍不均勻、晶片電阻單元個體之間因靜電而粘著、晶片電阻單元個體之間因外層電極成形時而互相粘結或晶片電阻單元個體易被卡在電鍍筒內縫隙間等缺點，故可有效提高製程效率與產品品質。
以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本專業的技術人員，在不脫離本發明技術方案範圍內，當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方案的範圍內。
權利要求
1.一種晶片電阻的製造方法，其特徵在於其主要是包括下列步驟於一基板的頂面形成有複數條相互平行的橫向分離線；於基板上各二相鄰分離線之間形成有複數個具有一定間距且同時與分離線交叉的平整穿槽，並定義基板上各二相對穿槽及二分離線之間是一元件區；在基板的頂面及底面分別印刷有數個相對應的主電極，該等主電極是分別印刷於元件區兩側的穿槽邊緣；於每一元件區頂面的兩主電極之間印刷有一與主電極構成電接觸的電阻層；於各元件區的頂面印刷一第一保護層以覆蓋電阻層；於基板的頂面與底面分別印刷一第二保護層，僅露出主電極；以整片基板進行電鍍，將內層電極電鍍於穿槽的側壁及基板頂面與底面的主電極上；將第二保護層剝離並進行清洗；再以整片基板進行電鍍，將外層電極電鍍以覆蓋內層電極；沿分離線將基板分離為一粒粒的晶片電阻。
2.根據權利要求1所述的晶片電阻的製造方法，其特徵在於其中所述的分離線切割入基板的深度是不超過基板厚度的一半。
3.根據權利要求1所述的晶片電阻的製造方法，其特徵在于于印刷第一保護層後，進一步以雷射對修整電阻層，以調整電阻值；再印刷一電阻保護層覆蓋因前述修整而外露的電阻層。
4.根據權利要求3所述的晶片電阻的製造方法，其特徵在於其中所述的電阻保護層於印刷後先待其乾燥再燒結固定。
5.根據權利要求1所述的晶片電阻的製造方法，其特徵在於其中所述的內層電極是以真空濺鍍所鍍上。
6.根據權利要求1所述的晶片電阻的製造方法，其特徵在於其中所述的內層電極是以蒸氣沉積所鍍上。
7.根據權利要求1所述的晶片電阻的製造方法，其特徵在於其中所述的外層電極是以掛鍍方式電鍍而成。
8.根據權利要求1至7中任一項所述的晶片電阻的製造方法，其特徵在於其中所述的主電極對、電阻層與第一保護層於印刷後均先待其乾燥再燒結固定。
全文摘要
本發明是有關於一種晶片電阻的製造方法，主要是於基板上形成有複數橫向的分離線及複數穿槽，並定義各二相對穿槽及二分離線之間是一元件區，各元件區內分別印刷有主電極及電阻層，將印刷有主電極與電阻層的基板整片進行電鍍程序，完成主電極及穿槽內壁的內、外層電極，最後再沿分離線將各元件區分離為一粒粒的晶片電阻，如此一來，可有效令晶片電阻的生產過程具有更高的良率以及更佳的效率。
文檔編號H01C17/00GK1822251SQ20061005836
公開日2006年8月23日 申請日期2006年3月3日 優先權日2006年3月3日
發明者陸秀強, 郭俊雄 申請人:華新科技股份有限公司