清除具有基本輸入輸出系統的內存的方法及其計算機系統的製作方法
2023-08-09 22:03:06 2
專利名稱：清除具有基本輸入輸出系統的內存的方法及其計算機系統的製作方法
技術領域：
本發明為一種計算機系統中內存的清除方法，尤其涉及一種清除具有基 本輸入輸出系統的內存的方法及其計算機系統。
背景技術：
基本輸入輸出系統(Basic Input Output System,以下簡稱BIOS)是進行計 算機系統硬體初始化的程序。在計算機系統的電源按鈕(Power Button)按下 後，計算機系統會依照BIOS的設定開始運作。BIOS中的設定參數主要存儲 於計算機主板上的一互補金屬氧化物半導體(Complementary Metal Oxide Semiconductor,以下簡稱CMOS)上。CMOS可視為一內存(RAM)，其特點 是所需的電量低且耗電量小。
在計算機系統的電源按鈕按下後，BIOS首先會執行開機自我測試，此 時使用者可按下某些功能鍵(如Dd)或是組合功能鍵(如Alt+Ctrl+Esc)即可進 入BIOS SETUP畫面，來對BIOS做設定。CMOS RAM所存儲的BIOS設定 參數，主要包含計算機系統中日期、時間、和系統參數，如周邊接口的種類、 規格、中央處理器(CPU)工作時鐘脈衝、或是內存的形態和容量等。由於 CMOS RAM所存儲的設定參數包含日期、時間和系統設定參數等重要資料， 為了保證這些資料不會隨著計算機系統的關機而消失，CMOS RAM所需要 的電力是由主板上獨立的電池所供應，此類電池稱為實時時鐘(Real-Time Clock, RTC)電池。當使用者對BIOS重新設定並將所作的設定參數存儲後， 下次使用者壓下電源按鈕後，BIOS即可根據使用者所做的設定參數重新來 開機。
然而，使用者所重新做的BIOS設定，如更改中央處理器(CPU)工作時鐘 脈衝等，有時會造成計算機系統開機失敗，甚至造成計算機系統無法點亮屏 幕。 一旦計算機系統開機失敗且無法點亮屏幕，則使用者根本無法經由屏幕 來還原BIOS的初始設定。為了解決此一問題， 一般採用的方法是清除CMOS RAM,使得存儲於 CMOS RAM的設定參數被清除而還原至初始值，然後計算機系統即可根據 具初始值的BIOS來開機。請參照圖1，其所示為一已知主板系統示意圖。 主板系統IO主要包含 一中央處理器(CPU)101、 一北橋晶片103、 一南橋芯 片105、 一 CMOS RAM 107、 一 RTC電池109以及一跳線(Jumper)l 11 。其 中，CMOS RAM 107用以存儲BIOS; RTC電池109用以對CMOS RAM 107 供電；跳線111另具有三根針腳(#1、 #2、 #3)。
當計算機系統因為BIOS設定的錯誤而導致開機失敗，此時使用者必需 清除CMOS RAM 107，也就是說將BIOS還原回初始值。首先，使用者必須 先關閉計算機系統並拔除電源線。由於此時計算機系統已無法正常開機而進 入作業系統(OS)，使用者當然也無法經由作業系統來正常關機，因此，此時 使用者僅能選擇將電源按鈕壓下超過四秒鐘(四秒關機)，或是直接拔除電源 線作強制關機。當計算機系統關閉後，使用者可將原本位於跳線111(#1、 #2) 針腳位置的跳線帽移到(#2、 #3)針腳位置，數秒後，再將跳線帽由(#2、 #3) 針腳位置移回(#1、 #2)針腳位置。此歩驟的目的是當跳線帽被移到(#2、 #3) 針腳位置後，會造成(#2、 #3)針腳間的短路，使得南橋晶片105輸出一低電 平的CMOS清除信號(RTCRST弁)至CMOS RAM 107。當CMOS RAM 107接 收到低電平的CMOS清除信號(RTCRST弁)，則CMOS RAM 107會被清除， 也就是說將BIOS內日期、時間和系統設定參數還原初始值。隨後，使用者 再插入電源線，並壓下電源開關，此時計算機系統即可根據具初始值的BIOS 重新開機。
或者，使用者也可先關閉計算機系統(四秒關機或強制關機)，並拔除電 源線。當計算機系統關閉後，將RTC電池109暫時移除主板10數秒，再將 RTC電池109裝回。由於CMOS RAM 107是依靠RTC電池109供電，當 RTC電池109被移除後，則CMOS RAM 107內原本存儲的BISO日期、時 間和系統設定參數也被清除，也就是說將BIOS內日期、時間和系統設定參 數還原為初始值。隨後，再插入電源線，並壓下電源開關，此時計算機系統 即可根據具初始值的BIOS重新開機。
然而，不論是利用跳線短路或是暫時移除RTC電池，使用者都必須拆 卸和重新安裝計算機系統的機殼，這對使用者來說相當的不方便。
發明內容
有鑑於此，本發明的目的在於提供一種清除具有基本輸入輸出系統的內 存的方法及其計算機系統，以改善現有技術的缺陷。
本發明為一種計算機系統，包含 一觸發裝置；以及一主板，連接該觸 發裝置，該主板包含 一內存，用以存儲一基本輸入輸出系統的一設定參數; 及一計數器，連接於該觸發裝置與該內存之間；其中，在該計算機系統無法 成功執行該基本輸入輸出系統時，根據該觸發裝置產生的一變化信號，該計 數器輸出一清除信號至該內存，用以清除該內存。
再者，本發明另提出一種清除具有基本輸入輸出系統的內存的方法，應 用於一計算機系統，且該計算機系統包含一觸發裝置與一計數器，包含下列 歩驟在該計算機系統無法成功執行該基本輸入輸出系統後，觸發該觸發裝 置以產生的一變化信號；以及該計數器根據該觸發裝置所產生的該變化信 號，輸出一清除信號至該內存，用以清除該內存。
通過本發明的清除具有基本輸入輸出系統的內存的方法及其計算機系 統可以避免使用者在清除CMOS RAM時，必須拆卸和重新安裝計算機系統 的機殼。
本發明得通過下列圖式及說明，使得更深入的了解 圖1所示為一已知主板系統示意圖。
圖2所示為本發明的可清除CMOS RAM的計算機系統示意圖。
圖3A和圖3B，其所示出為本發明內的移位計數器示意圖及其真值表。
其中，附圖標記說明如下
具體實施例方式
本發明為一清除CMOS RAM的方式及其系統。主要是當計算機系統無 法成功執行BIOS後，通過使用者壓下計算機系統機殼上原本已配置的電源 按鈕連續數次。再者，按壓電源按鈕數次時可以產生一變化信號，而根據此 變化信號相對應的會產生一信號來清除CMOS RAM,如此將可避免使用者
在清除CMOS RAM時，必須拆卸和重新安裝計算機系統的機殼。
請參照圖2，其所示為本發明的可利用電源按鈕清除CMOS RAM的計 算機系統示意圖。本發明的計算機系統主要包含 一主板20與一電源按鈕 22。主板20另包含 一中央處理器(CPU)201、 一北橋晶片203、 一南橋晶片 205、 一 CMOS RAM 207以及一計數器209。其中，電源按鈕22位於計算機 系統的一機殼上(圖2未示出)，計數器209連接於電源按鈕22與南橋晶片 205和CMOS RAM 207之間。
首先，當使用者壓下電源按鈕22時，計算機系統即執行存儲於CMOS RAM 207內的BIOS。假設由於BIOS設定的錯誤而導致計算機系統開機失 敗，而需要清除CMOS RAM 207，此時使用者可連續壓下電源按鈕22數次(例 如四次)，且電源按鈕22可根據使用者的壓下輸出一電源按鈕壓下信號 (PWRBTN#)。當計數器209根據電源按鈕壓下信號(PWRBTN/0檢測出使用 者已連續壓下電源按鈕22四次後，可視為產生一變化信號。
再者，根據此變化信號，計數器209將可使南橋晶片205所輸出至CMOS RAM 207的CMOS清除信號(RTCRSIW)轉換為低電平。當CMOS RAM 207 所接收的CMOS清除信號(RTCRST弁)為低電平，則CMOS RAM 207會被清 除。在此需特別注意的是，當使用者要啟動計算機系統而第一次壓下電源按 鈕22，而最終由於BIOS設定的錯誤而導致開機失敗後，只要使用者隨後壓 下電源按鈕22且能保持按壓時間不超過四秒，並不會造成計算機系統的四 秒關機或強制關機。也就是說說，若使用者因需要清除CMOS RAM 207而 必須壓下電源按鈕22時，每一次電源按鈕22被按住的時間必須短於四秒， 否則計算機系統將會四秒關機，而導致無法清除CMOS RAM 207。
計數器209可由一組四級串接的D型正反器(D-Type Flip Flop)串接成移 位計數器所實現。請參照圖3A和圖3B，其所示為本發明內的移位計數器示 意圖及其真值表。移位計數器209包含 一第一級D型正反器D1、 一第二 級D型正反器D2、 一第三級D型正反器D3、 一第四級D型正反器D4。其 中，第一級D型正反器D1的信號輸入端(D)經由一電阻(R1)連接至一電壓源 (+3V);第二級D型正反器D2、第三級D型正反器D3以及第四級D型正反 器D4的信號輸入端(D)連接至前一級D型正反器的信號輸出端(Q1)、 (Q^ (Q3);第一級D型正反器D1、第二級D型正反器D2、第三級D型正反器
D3以及第四級D型正反器D4的時鐘脈衝端(CK)經由一電阻(R2)連接至計算 機系統的電源按鈕22(圖2)，用以接收電源按鈕22壓下時所輸出的電源按鈕 壓下信號(PWRBTN^;第一級D型正反器D1、第二級D型正反器D2、第 三級D型正反器D3以及第四級D型正反器D4的預置端(PR)經由一電阻(R3) 連接至電壓源(+3V);第一級D型正反器D1、第二級D型正反器D2、第三 級D型正反器D3以及第四級D型正反器D4的清除端(CLR)經由一電阻(R4) 連接至電壓源(+3V);第一級D型正反器D1、第二級D型正反器D2、第三 級D型正反器D3以及第四級D型正反器D4的清除端(CLR)經由一電執C) 連接至一接地端(GND);第四級D型正反器D4的互補信號輸出端(Q4^連接 至CMOS RAM 207(圖2)，用以對CMOS RAM 207輸出CMOS清除信號 (RTCRST#)。再者，電源按鈕22(圖2)的每次壓下可造成電源按鈕壓下信號 (PWRBTN弁)由高電平變至低電平再回到高電平，因此，可視為輸出一筆時鐘 脈衝(Clock)。
首先，當使用者要啟動計算機系統而第一次壓下電源按鈕22(圖2)，此 時電源按鈕壓下信號(PWRBTN^產生第一筆時鐘脈衝(Clockl)。在第一次壓 下電源按鈕22的瞬間，電壓源(+3V)開始對第一級D型正反器Dl、第二級 D型正反器D2、第三級D型正反器D3以及第四級D型正反器D4的預置端 (PR)、清除端(CLR)提供高電平(high)，由於第一級D型正反器D1、第二級 D型正反器D2、第三級D型正反器D3以及第四級D型正反器D4的清除端 (CLR)另接有電容(C)，且由於電容(C)的充電效應，使得第一級D型正反器 Dl、第二級D型正反器D2、第三級D型正反器D3以及第四級D型正反器 D4的清除端(CLR)較預置端(PR)更晚達到高電平(high)。根據D型正反器的 規格，在清除端(CLR)為低電平(low)時，信號輸出端(Q)為低電平(low)，因此 第一級D型正反器Dl 、第二級D型正反器D2、第三級D型正反器D3以及 第四級D型正反器D4的信號輸出端(Q1)、 (Q2)、 (Q3)、 (Q"在使用者第一 次壓下電源按鈕22時皆為低電平(Low)。
當計算機系統由於BIOS設定的錯誤而導致開機失敗，而使用者要清除 CMOSRAM207(圖2)時，使用者必須連續壓下電源按鈕22(圖2)四次。在計 算機系統開機失敗後，當使用者第一次壓下電源按鈕22，電源按鈕壓下信號 (PWRBTN^)產生第二筆時鐘脈衝(Clock2)。此時第一級D型正反器Dl的信
號輸入端(D)的高電平(High，來自電壓源(+3V))被送至第一級D型正反器Dl 的信號輸出端(Q1)，此時第一級D型正反器D1、第二級D型正反器D2、第 三級D型正反器D3以及第四級D型正反器D4的信號輸出端(Q1)、 (Q2)、 (Q3)、 (Q4)為(High、 Low、 Low、 Low)。
同理，當使用者要清除CMOSRAM而第二次壓下電源按鈕22時，電源 按鈕壓下信號(PWRBTN司產生第三筆時鐘脈衝(Clock3)。此時第二級D型正 反器D2的信號輸入端(D)的高電平(High)被送至第二級D型正反器D2的信 號輸出端(Q2)，此時第一級D型正反器D1、第二級D型正反器D2、第三級 D型正反器D3以及第四級D型正反器D4的信號輸出端(Q1)、 (Q2)、 (Q3)、 (Q4)為(High、 High、 Low、 Low)。
同理，當使用者要清除CMOSRAM而第三次壓下電源按鈕22時，電源 按鈕壓下信號(PWRBTN司產生第四筆時鐘脈衝(Clock4)。此時第三級D型正 反器D3的信號輸入端(D)的高電平(High)被送至第三級D型正反器D3的信 號輸出端(Q3),此時第一級D型正反器D1、第二級D型正反器D2、第三級 D型正反器D3以及第四級D型正反器D4的信號輸出端(Q1)、 (Q2)、 (Q3)、 (Q4)為(High、 High、 High、 Low)。
同理，當使用者要清除CMOSRAM而第四次壓下電源按鈕22時，電源 按鈕壓下信號(PWRBTN司產生第五筆時鐘脈衝(Clock5)。此時第四級D型正 反器D4的信號輸入端(D)的高電平(High)被送至第四級D型正反器D4的信 號輸出端(Q4)，此時第一級D型正反器D1、第二級D型正反器D2、第三級 D型正反器D3以及第四級D型正反器D4的信號輸出端(Q1)、 (Q2)、 (Q3)、 (Q4)為(High、 High、 High、 High)，也就是說，此時第四級D型正反器D4 的互補信號輸出端(Q4^)為低電平(Low)。由於CMOS清除信號(RTCRST弁) 由高電平(High)轉為低電平(Low)(第一電平)並被送至CMOS RAM 207， CMOS RAM的清除即可完成。
再者，為了避免計算機系統在可正常開機的情況下，使用者四次壓下電 源按鈕而造成清除CMOS RAM 207內的BIOS設定的誤動作，第一級D型 正反器Dl的信號輸入端(D)可經由一電阻(R5)連接至另一通用信號(GPI0 Signal)。當計算機系統可成功執行BIOS後，此GPIO信號可使m^JlM 正反器D1的信號輸入端(D)為低電平(Low)(第一電平)。因此，當計算機系
統可成功執行BIOS後，即使使用者連續壓下電源按鈕四次，第四級D型正 反器D4的互補信號輸出端(Q4^仍為高電平(high)，因而避免了 CMOS RAM 207的清除。
再者，本發明雖以連續壓下電源按鈕四次為例，但並不以此為限。本發 明的清除CMOS RAM的方法可經由連續壓下電源按鈕N次達成。同樣的， 本發明的清除CMOS RAM的主板系統可經由N級串接的D型正反器實現。
再者，本發明雖以電源按鈕為例，但並不以此為限。本發明的清除CMOS RAM的方法或系統可經由其它觸發裝置達成。例如計算機系統機殼上的重 置按鈕(ResetButton),指紋辨識裝置，或是鍵盤上的特定按鍵或組合鍵。
再者，本發明的計數器也可整合至南橋晶片，並不影響本發明的特徵。
綜上所述，雖然本發明已以較佳實施例公開如上，然其並非用以限定本 發明，任何本領域普通技術人員，在不脫離本發明的精神和範圍內，當可作 各種更動與潤飾，因此本發明的保護範圍當以隨附的權利要求所界定的範圍 為準。
權利要求
1.一種計算機系統，其特徵是，上述計算機系統包含觸發裝置；以及主板，連接上述觸發裝置，上述主板包含內存，用以存儲基本輸入輸出系統的設定參數；及計數器，連接於上述觸發裝置與上述內存之間；其中，在上述計算機系統無法成功執行上述基本輸入輸出系統時，根據上述觸發裝置產生的變化信號，上述計數器輸出清除信號至上述內存，用以清除上述內存。
2. 根據權利要求1所述的計算機系統，其特徵是，其中，上述內存為互 補金屬氧化物半導體內存。
3. 根據權利要求1所述的計算機系統，其特徵是，其中，上述變化信號 是連續壓下上述觸發裝置多次後所產生。
4. 根據權利要求3所述的計算機系統，其特徵是，其中，每次壓下上述 觸發裝置短於四秒。
5. 根據權利要求1所述的計算機系統，其特徵是，其中，清除上述內存 是將上述基本輸入輸出系統的上述設定參數還原至初始值。
6. 根據權利要求1所述的計算機系統，其特徵是，上述計數器還包含N 級串接D型正反器，其中，第一級D型正反器的信號輸入端經由第一電阻 連接至電壓源，且上述電壓源用以提供第二電平信號，第二級至第N級D 型正反器的信號輸入端連接至前一級D型正反器的信號輸出端；上述第一級 至上述第N級D型正反器的時鐘脈衝端經由第二電阻連接至上述觸發裝置， 用以接收上述變化信號；第N級D型正反器的互補信號輸出端輸出上述清 除信號。
7. 根據權利要求6所述的計算機系統，其特徵是，其中在上述計算機系 統無法成功執行上述基本輸入輸出系統後且在上述觸發裝置產生的上述變 化信號前，上述N級串接D型正反器的信號輸出端設定為第一電平。
8. 根據權利要求6所述的計算機系統，其特徵是，其中上述第一級至上 述第N級D型正反器的預置端經由第二電陽連接至卜述電.ff源；卜述第一 級至上述第N級D型正反器的清除端經由第四電阻連接至上述電壓源；及 上述第一級至上述第N級D型正反器的上述清除端經由電容連接至接地端。
9. 根據權利要求6所述的計算機系統，其特徵是，其中上述第一級D 型正反器的上述信號輸入端可經由第五電阻接收通用信號，且當上述計算機 系統成功執行上述基本輸入輸出系統後，上述通用信號可使上述第一級D型 正反器的上述信號輸入端維持在第一電平。
10. 根據權利要求1所述的計算機系統，其特徵是，其中上述觸發裝置 可為電源按鈕、重置按鈕、指紋辨識裝置，或鍵盤上的按鍵或多個組合鍵。
11. 一種清除具有基本輸入輸出系統的內存的方法，應用於計算機系統， 且上述計算機系統包含觸發裝置與計數器，其特徵是，上述方法包含下列歩 驟在上述計算機系統無法成功執行上述基本輸入輸出系統後，觸發上述觸 發裝置以產生的變化信號；以及上述計數器根據上述觸發裝置所產生上述變化信號，輸出清除信號至上 述內存，用以清除上述內存。
12. 根據權利要求ll所述的方法，其特徵是，其中，上述內存為互補金 屬氧化物半導體內存。
13. 根據權利要求ll所述的方法，其特徵是，其中，上述變化信號是連 續壓下上述觸發裝置多次後所產生。
14. 根據權利要求13所述的方法，其特徵是，其中，每次壓下上述觸發 裝置短於四秒。
15. 根據權利要求ll所述的方法，其特徵是，其中，清除上述內存是將 上述基本輸入輸出系統的設定參數還原至初始值。
16. 根據權利要求11所述的方法，其特徵是，上述計數器可由N級串 接D型正反器所實現。
17. 根據權利要求ll所述的方法，其特徵是，其中當上述計算機系統可 成功執行上述基本輸入輸出系統後，上述計數器不輸出上述清除信號至上述 內存。
18. 根據權利要求ll所述的方法，其特徵是，其中上述觸發裝置可為電 源按鈕、重置按鈕、指紋辨識裝置，或鍵盤上的按鍵或多個組合鍵。
全文摘要
本發明為一種清除具有基本輸入輸出系統的內存的方法及其計算機系統，計算機系統包含一觸發裝置及連接該觸發裝置的一主板，主板包含一內存，用以存儲一基本輸入輸出系統的一設定參數；及一計數器，連接於觸發裝置與內存之間；其中，在計算機系統無法成功執行基本輸入輸出系統時，根據觸發裝置產生的一變化信號，計數器輸出一清除信號至內存，用以清除內存。通過本發明的清除具有基本輸入輸出系統的內存的方法及其計算機系統可以避免使用者在清除CMOS RAM時，必須拆卸和重新安裝計算機系統的機殼。
文檔編號H03K23/40GK101359298SQ20081016890
公開日2009年2月4日 申請日期2008年9月26日 優先權日2008年9月26日
發明者孫培華, 鄭旭宏, 金忠達 申請人:華碩電腦股份有限公司