一種信號源及其多頻率輸出補償方法、系統與流程

2023-08-02 07:04:36

本發明涉及信號源領域，具體涉及信號源及其多頻率輸出補償方法、系統。

背景技術：

在信號源(信號發生器)領域，頻率的輸出通常由dds晶片(直接數字式頻率合成器)控制完成。信號源根據用戶選定的頻率，將頻率經過比例運算後轉換成頻率控制字(累加器的步長)，dds晶片根據頻率控制字輸出對應的頻率。

由於現有的信號源在運算過程中採用的是整數算術運算，但是處理器在做整數運算時存在小數點以後的數據捨棄誤差，例如，定義兩個整數變量inta＝1000；b＝3；當計算intc＝a/b時，得到的c為3而不是3.33333…；這種數據捨棄誤差會導致當雙通道輸出時，用戶配置的兩個頻率輸出值是整數倍數關係，而實際信號源輸出的兩個頻率不是整數倍數關係，從而影響到兩個輸出頻率的對應關係。例如：信號源的輸出通道1需要輸出1khz正弦信號，輸出通道2需要輸出10khz正弦信號。在沒有做任何補償的情況下，使用示波器觀察兩個通道(通道1做觸發)，會發現通道2信號相位會隨著時間的變化而變化。這樣一個通道的相位相對於另外一個通道在漂移，從而影響了兩個通道的輸出頻率之間的對應關係。

因此，現有技術有待改進和提高。

技術實現要素：

本申請提供一種信號源及其多頻率輸出補償方法、系統，在初始設置了兩個成整數倍數的頻率後，信號源實際輸出的兩個頻率保持成整數倍數關係。

根據本發明的第一方面，本發明提供一種信號源的多頻率輸出補償方法，包括如下步驟：

判斷用戶設置的第一頻率和第二頻率之間是否成整數倍數關係；

第一頻率與第二頻率成整數倍數關係，則比較第一頻率控制字與第二頻率控制字的大小；其中，第一頻率控制字由第一頻率根據預設公式計算得到，第二頻率控制字由第二頻率根據預設公式計算得到；

對其中一個頻率控制字進行補償，使第一頻率控制字與第二頻率控制字成整數倍數關係。

所述的信號源的多頻率輸出補償方法，其中，被補償的頻率控制字為數值大的頻率控制字。

所述的信號源的多頻率輸出補償方法，其中，所述「對大的頻率控制字進行補償，使大的頻率控制字與小的頻率控制字成整數倍數關係」的步驟具體包括：

數值大的頻率控制字被數值小的頻率控制字取餘；計算數值小的頻率控制字與餘數的差值；比較餘數與所述差值的大小，在餘數小於所述差值時，將數值大的頻率控制字減去所述餘數，得到補償後的數值大的頻率控制字；根據補償後的數值大的頻率控制字、數值小的頻率控制字，分別輸出對應的頻率；

或者，數值大的頻率控制字被數值小的頻率控制字取餘；將餘數與數值小的頻率控制字的二分之一做比較，在餘數大時，將數值大的頻率控制字加上數值小的頻率控制字與所述餘數的差值，得到補償後的數值大的頻率控制字；在餘數小時，將數值大的頻率控制字減去所述餘數，得到補償後的數值大的頻率控制字；根據補償後的數值大的頻率控制字、數值小的頻率控制字，分別輸出對應的頻率。

所述的信號源的多頻率輸出補償方法，其中，所述第一頻率、第二頻率、第一頻率控制字和第二頻率控制字均為整數。

根據本發明的第二方面，本發明還提供一種信號源的多頻率輸出補償方法，包括：

在用戶設置的n個頻率中選出數值最小的頻率nmin，判斷其它頻率與最小的頻率nmin之間是否成整數倍數關係，得到m個與最小的頻率nmin成整數倍數關係的頻率；其中，n≥m＞2，n和m均為整數；

根據預設公式計算得到所述m個頻率的頻率控制字；

對所述m個頻率的頻率控制字或者最小的頻率nmin的頻率控制字進行補償，使m個頻率的頻率控制字與最小的頻率nmin的頻率控制字成整數倍數關係。

根據本發明的第三方面，本發明提供一種信號源的多頻率輸出補償系統，包括：

倍數判斷模塊，用於判斷用戶設置的第一頻率與第二頻率之間是否成整數倍數關係；

比較模塊，用於在第一頻率與第二頻率成整數倍數關係時，比較第一頻率控制字與第二頻率控制字的大小；其中，第一頻率控制字由第一頻率根據預設公式計算得到，第二頻率控制字由第二頻率根據預設公式計算得到；

補償運算模塊，用於對其中一個頻率控制字進行補償，使第一頻率控制字與第二頻率控制字成整數倍數關係。

所述的信號源的多頻率輸出補償系統，其中，所述補償運算模塊包括：

取餘單元，用於將數值大的頻率控制字除以數值小的頻率控制字，得到餘數；

補償單元，用於計算數值小的頻率控制字與餘數的差值；比較餘數與所述差值的大小，在餘數小於所述差值時，將數值大的頻率控制字減去所述餘數，得到補償後的數值大的頻率控制字；根據補償後的數值大的頻率控制字、數值小的頻率控制字，分別輸出對應的頻率；

或者，用於將餘數與數值小的頻率控制字的二分之一做比較，在餘數大時，將數值大的頻率控制字加上數值小的頻率控制字與所述餘數的差值，得到補償後的數值大的頻率控制字；在餘數小時，將數值大的頻率控制字減去所述餘數，得到補償後的數值大的頻率控制字；根據補償後的數值大的頻率控制字、數值小的頻率控制字，分別輸出對應的頻率。

所述的信號源的多頻率輸出補償系統，其中，所述第一頻率、第二頻率、第一頻率控制字和第二頻率控制字均為整數。

根據本發明的第四方面，本發明還提供一種信號源的多頻率輸出補償系統，包括：

倍數判斷模塊，用於在用戶設置的n個頻率中選出數值最小的頻率nmin，判斷其它頻率與最小的頻率nmin之間是否成整數倍數關係，得到m個與最小的頻率nmin成整數倍數關係的頻率；其中，n≥m＞2，n和m均為整數；

比較模塊，用於根據預設公式計算得到所述m個頻率的頻率控制字；

補償運算模塊，用於對所述m個頻率的頻率控制字或者最小的頻率nmin的頻率控制字進行補償，使m個頻率的頻率控制字與最小的頻率nmin的頻率控制字成整數倍數關係。

根據本發明的第五方面，本發明還提供一種信號源，包括：如上所述的多頻率輸出補償系統和dds晶片，所述dds晶片的輸入端與補償運算模塊的輸出端連接。

本發明的有益效果：在用戶設置的兩個頻率之間存在整數倍數關係時，通過比較其頻率控制字的大小，對其中一個頻率控制字進行補償，使的兩個頻率控制字成整數倍數關係。由此，信號源最終通過頻率控制字對應輸出頻率時，輸出的兩個頻率滿足整數倍數關係。

附圖說明

圖1為本發明提供的信號源的多頻率輸出補償方法一實施例的流程圖；

圖2為本發明提供的信號源的多頻率輸出補償方法的一實施例的具體流程圖；

圖3為本發明提供的信號源的多頻率輸出補償系統的一實施例的結構框圖。

具體實施方式

下面通過具體實施方式結合附圖對本發明作進一步詳細說明。

在本發明實施例中，先判斷用戶設置的兩個頻率之間是否存在整數倍數關係，若存在，則在對這兩個頻率分別進行比例變換後，得到用於控制信號源的輸出頻率的頻率控制字，進而對其中一個頻率控制字進行補償，使兩個頻率控制字保持整數倍數關係，最後信號源根據這兩個頻率控制字而輸出的兩個頻率仍然能保持整數倍數關係。

本發明提供的信號源的多頻率輸出補償方法中，圖1為實施例一的方法流程圖，本實施例中，所述多頻率輸出補償方法包括如下步驟：

s10、在信號源(信號發生器)接收到用戶設置了兩個頻率(第一頻率和第二頻率)需要輸出時，判斷用戶設置的第一頻率和第二頻率之間是否成整數倍數關係。具體的，判斷第一頻率是否為第二頻率的整數倍，判斷第二頻率是否為第一頻率的整數倍，有一個頻率是另一個頻率的整數倍即可。所述補償方法優選運用在信號源的電腦程式中。具體的，如圖2所示，所述步驟s10包括步驟s110、s120和s130。

s110、信號源的頻率通道設置模塊傳入兩個通道的頻率ch1_frq,ch2_frq，即信號源的頻率通道設置模塊接收用戶設置的第一頻率通道需要輸出的第一頻率ch1_frq和第二頻率通道需要輸出的第二頻率ch2_frq。

s120、根據預設公式計算第一頻率對應的第一頻率控制字ch1_ftw、第二頻率對應的第二頻率控制字ch2_ftw。所述預設公式優選為dds晶片(直接數字式頻率合成器)計算輸出頻率的公式：m＝fout×2n÷fc，m為dds晶片中累加器的步長，也就是頻率控制字；fout為dds晶片需要輸出的頻率，也就是用戶設置的頻率；fc為時鐘頻率，2n為dds晶片相位累加器的位寬。可見，頻率控制字的運算是需要經過比例運算的。

s130、判斷第一頻率與第二頻率是否成整數倍數關係，若是整數倍數，即進入頻率補償流程。

s20、第一頻率與第二頻率成整數倍數關係(即第一頻率是第二頻率的整數倍，或者第二頻率是第一頻率的整數倍)，則比較第一頻率控制字與第二頻率控制字的大小；以頻率控制字的大小來判斷哪個頻率輸出通道的輸出頻率需要補償。若第一頻率與第二頻率不成整數倍數關係，則dds晶片直接通過第一頻率控制字、第二頻率控制字輸出第一頻率和第二頻率即可。所述第一頻率、第二頻率、第一頻率控制字和第二頻率控制字均為整數；所述第一頻率控制字由第一頻率計算得到，其程序運算均採用整形變量；所述第二頻率控制字由第二頻率計算得到，其程序運算均採用整形變量。

s30、對其中一個頻率控制字進行補償，使第一頻率控制字與第二頻率控制字成整數倍數關係。優選的，本實施例中，被補償的頻率控制字為數值大的頻率控制字。被補償通道為頻率控制字大的一方，在保證兩個輸出的頻率成整數倍關係的同時，避免對輸出頻率本身精度的影響。由此，本實施例一中，即便第一頻率和第二頻率經過了電腦程式的整數算術運算，得到的第一頻率控制字和第二頻率控制字可能已不成整數倍數關係，但經過對數值大的頻率控制字進行補償，使得兩個頻率控制字之間成整數倍數關係，在測量領域，需要兩個成倍數關係的頻率進行數據處理時，這一補償尤為重要，提高了測量檢測領域的精度。

進一步的，所述步驟s30具有兩個具體的方案，在方案一中，所述步驟s30具體包括：數值大的頻率控制字被數值小的頻率控制字取餘；計算數值小的頻率控制字與餘數的差值；比較餘數與所述差值的大小，在餘數小於所述差值時，將數值大的頻率控制字減去所述餘數，得到補償後的數值大的頻率控制字；根據補償後的數值大的頻率控制字、數值小的頻率控制字，分別輸出對應的頻率。

在本實施例一中，所述步驟s30進一步包括：

s310、在第一頻率控制字大於第二頻率控制字時，將第一頻率控制字除以第二頻率控制字，得到餘數reminder；計算第二頻率控制字與餘數的差值minused_reminder；設置第一標誌位refrence_frq_word_bigger為真(true)。在第二頻率控制字大於第一頻率控制字時，將第二頻率控制字除以第一頻率控制字，得到餘數reminder；計算第一頻率控制字與餘數的差值minused_reminder；設置第二標誌位changing_frq_word_bigger為真(true)。

s320、比較餘數與所述差值的大小，在餘數小於所述差值時，進入步驟s330，在餘數大於所述差值時，進入步驟s340。

s330、判斷第二標誌位是否為真，若是則進入步驟s350，若否則進入步驟s360。

s340、判斷第二標誌位是否為真，若是則進入步驟s370，若否則進入步驟s380。

s350、將第二頻率控制字減去所述餘數，得到新的第二頻率控制字；即將第二頻率控制字減去餘數後得到的數值賦值給第二頻率控制字，完成對第二頻率控制字的補償。

s360、將第一頻率控制字減去所述餘數，得到新的第一頻率控制字；即將第一頻率控制字減去餘數後得到的數值賦值給第一頻率控制字，完成對第一頻率控制字的補償。

s370、將第二頻率控制字加上所述差值minused_reminder，得到新的第二頻率控制字；即將第二頻率控制字加上差值minused_reminder後得到的數值賦值給第二頻率控制字，完成對第二頻率控制字的補償。

s380、將第一頻率控制字加上所述差值minused_reminder，得到新的第一頻率控制字；即將第一頻率控制字加上差值minused_reminder後得到的數值賦值給第一頻率控制字，完成對第一頻率控制字的補償。

s390、dds晶片使用第一頻率控制字、第二頻率控制字，分別輸出對應的頻率。

圖2所示的整個流程在信號源中所作運算都是用的是整形變量。

在方案二中，數值大的頻率控制字被數值小的頻率控制字取餘；將餘數與數值小的頻率控制字的二分之一做比較，在餘數大時，將數值大的頻率控制字加上數值小的頻率控制字與所述餘數的差值，得到補償後的數值大的頻率控制字；在餘數小時，將數值大的頻率控制字減去所述餘數，得到補償後的數值大的頻率控制字；dds晶片根據補償後的數值大的頻率控制字、數值小的頻率控制字，分別輸出對應的頻率。

由此可知，在信號源的雙通道信號頻率輸出過程中，用戶需要輸出兩個成整數倍數關係頻率，採用本發明提供的補償方法，其輸出的兩個頻率在示波器中觀察，可看到兩個通道的信號值是固定的，即輸出也保持了成整數倍數關係，提高了輸出頻率的一致性和準確性。

實施例二：

實施例一給出了兩個通道的頻率輸出的補償方法，本實施例二則考慮多個通道(通道數大於二)的情況。故本實施例中的補償方法如下：

s10』、在信號源接收到用戶設置了n個頻率需要輸出時，在用戶設置的n個頻率中選出數值最小的頻率nmin，判斷其它頻率與最小的頻率nmin之間是否成整數倍數關係，得到m個與最小的頻率nmin成整數倍數關係的頻率；其中，n≥m＞2，n和m均為整數。

s20』、根據預設公式計算得到所述m個頻率的頻率控制字，並分別比較所述m個頻率的頻率控制字與頻率nmin的頻率控制字的大小。

s30』、對所述m個頻率的頻率控制字或者最小的頻率nmin的頻率控制字進行補償，使m個頻率的頻率控制字與最小的頻率nmin的頻率控制字成整數倍數關係。本實施例中，分別對m個頻率的頻率控制字進行補償，使m個頻率的頻率控制字與最小的頻率nmin的頻率控制字成整數倍數關係。換而言之，在用戶需要輸出2個以上的頻率時，選出(計算出)最小的頻率，將其餘的頻率的頻率控制字分別與最小頻率的頻率控制字進行一些列運算(如實施例一)，從而對其餘的頻率控制字進行補償，這樣最終輸出的多個頻率，均與最小頻率保持整數倍數關係。分別對m個頻率的頻率控制字進行補償，其具體補償過程在實施例一的步驟s30中已詳細描述，即，m個頻率中需要補償的頻率控制字相當於實施例一中數值大的頻率控制字，最小頻率的頻率控制字相當於實施例一的數值小的頻率控制字，其補償過程在此不再贅述。

基於上述實施例提供的補償方法，本發明還提供一種信號源的多頻率輸出補償系統，請參考圖3，在實施例三中，所述補償系統包括：頻率通道設置模塊(圖中未示出)、倍數判斷模塊10、比較模塊20和補償運算模塊30。

所示頻率通道設置模塊，用於接收用戶對頻率輸出通道輸出的頻率的設置。

所述倍數判斷模塊10，用於判斷用戶設置的第一頻率與第二頻率之間是否成整數倍數關係。具體的，所述倍數判斷模塊10用於判斷第一頻率是否為第二頻率的整數倍，判斷第二頻率是否為第一頻率的整數倍，有一個頻率是另一個頻率的整數倍即可。所述補償系統優選運用在信號源的程序中。信號源的頻率通道設置模塊接收用戶設置的第一頻率通道需要輸出的第一頻率ch1_frq和第二頻率通道需要輸出的第二頻率ch2_frq。所述倍數判斷模塊10獲取第一頻率通道的第一頻率ch1_frq和第二頻率通道的第二頻率ch2_frq；判斷第一頻率與第二頻率是否成整數倍數關係，若是整數倍數，即進入頻率補償流程。

所述比較模塊20，用於根據預設公式計算第一頻率對應的頻率控制字ch1_ftw、第二頻率對應的頻率控制字ch2_ftw；在第一頻率與第二頻率成整數倍數關係時(即第一頻率是第二頻率的整數倍，或者第二頻率是第一頻率的整數倍)，比較第一頻率控制字與第二頻率控制字的大小；以頻率控制字的大小來判斷被補償通道。被補償通道為頻率控制字大的一方，以保證最大限度的實現輸出精度補償。若第一頻率與第二頻率不成整數倍數關係，則直接通過第一頻率控制字、第二頻率控制字輸出第一頻率和第二頻率即可。所述第一頻率、第二頻率、第一頻率控制字和第二頻率控制字均為整數；所述第一頻率控制字由第一頻率計算得到，其程序運算均採用整形變量；所述第二頻率控制字由第二頻率計算得到，其程序運算均採用整形變量。本補償系統中的各個模塊在計算機中所作運算也都採用整形變量。所述預設公式優選為dds晶片(直接數字式頻率合成器)計算輸出頻率的公式：m＝fout×2n÷fc，m為dds晶片中累加器的步長，也就是頻率控制字；fout為dds晶片需要輸出的頻率，也就是用戶設置的頻率；fc為時鐘頻率，2n為dds晶片相位累加器的位寬。

所述補償運算模塊30，用於對其中一個頻率控制字進行補償，使第一頻率控制字與第二頻率控制字成整數倍數關係。優選的，本實施例中，被補償的頻率控制字為數值大的頻率控制字。由此，本實施例三中，即便第一頻率和第二頻率經過了電腦程式的整數算術運算，得到的第一頻率控制字和第二頻率控制字可能已不成整數倍數關係，但經過對數值大的頻率控制字進行補償，使得兩個頻率控制字之間成整數倍數關係，在測量領域，需要兩個成倍數關係的頻率進行數據處理時，這一補償尤為重要，提高了測量檢測領域的精度。

進一步的，所述補償運算模塊30包括取餘單元310和補償單元320。

所述取餘單元310，用於將數值大的頻率控制字除以數值小的頻率控制字，得到餘數。

所述補償單元320有兩種方案，方案一中，所述補償單元320計算數值小的頻率控制字與餘數的差值；比較餘數與所述差值的大小，在餘數小於所述差值時，將數值大的頻率控制字減去所述餘數，得到補償後的數值大的頻率控制字；根據補償後的數值大的頻率控制字、數值小的頻率控制字，分別輸出對應的頻率。

具體的，所述補償單元320在第一頻率控制字大於第二頻率控制字時，將第一頻率控制字除以第二頻率控制字，得到餘數reminder；計算第二頻率控制字與餘數的差值minused_reminder；設置第一標誌位refrence_frq_word_bigger為真(true)；在第二頻率控制字大於第一頻率控制字時，將第二頻率控制字除以第一頻率控制字，得到餘數reminder；計算第一頻率控制字與餘數的差值minused_reminder；設置第二標誌位changing_frq_word_bigger為真(true)；比較餘數與所述差值的大小並判斷第二標誌位是否為真，在餘數小於所述差值且第二標誌位為真時，則將第二頻率控制字減去所述餘數，得到新的第二頻率控制字，完成對第二頻率控制字的補償；在餘數小於所述差值且第二標誌位不為真時，則將第一頻率控制字減去所述餘數，得到新的第一頻率控制字，完成對第一頻率控制字的補償；在餘數大於所述差值且第二標誌位為真時，將第二頻率控制字加上所述差值minused_reminder，得到新的第二頻率控制字，完成對第二頻率控制字的補償；在餘數大於所述差值且第二標誌位不為真時，將第一頻率控制字加上所述差值minused_reminder，得到新的第一頻率控制字，完成對第一頻率控制字的補償；最後使用第一頻率控制字、第二頻率控制字，分別輸出對應的頻率。

在方案二中，所述補償單元320將餘數與數值小的頻率控制字的二分之一做比較，在餘數大時，將數值大的頻率控制字加上數值小的頻率控制字與所述餘數的差值，得到補償後的數值大的頻率控制字；在餘數小時，將數值大的頻率控制字減去所述餘數，得到補償後的數值大的頻率控制字；根據補償後的數值大的頻率控制字、數值小的頻率控制字，分別輸出對應的頻率。

上述補償系統，給出了兩個通道的輸出頻率補償，在用戶設置兩個以上的頻率時，本補償系統同樣能進行補償。如實施例四：

所述倍數判斷模塊10，還用於在用戶設置了n個頻率時，在用戶設置的n個頻率中選出數值最小的頻率nmin，判斷其它頻率與最小的頻率nmin之間是否成整數倍數關係，得到m個與最小的頻率nmin成整數倍數關係的頻率；其中，n≥m＞2，n和m均為整數。

所述比較模塊20，還用於根據預設公式計算得到所述m個頻率的頻率控制字，並分別比較所述m個頻率的頻率控制字與頻率nmin的頻率控制字的大小。

所述補償運算模塊30，還用於對所述m個頻率的頻率控制字或者最小的頻率nmin的頻率控制字進行補償，使m個頻率的頻率控制字與最小的頻率nmin的頻率控制字成整數倍數關係。本實施例中，分別對m個頻率的頻率控制字進行補償，使m個頻率的頻率控制字與最小的頻率nmin的頻率控制字成整數倍數關係。換而言之，在用戶需要輸出2個以上的頻率時，選出(計算出)最小的頻率，將其餘的頻率的頻率控制字分別與最小頻率的頻率控制字進行一些列運算(如實施例三)，從而對其餘的頻率控制字進行補償，這樣最終輸出的多個頻率，均與最小頻率保持整數倍數關係。分別對m個頻率的頻率控制字進行補償，其具體補償過程在實施例三中已詳細描述，即，m個頻率中需要補償的頻率控制字相當於實施例三中數值大的頻率控制字，最小頻率的頻率控制字相當於實施例三的數值小的頻率控制字，其補償過程在此不再贅述。

基於上述實施例提供的多頻率輸出補償系統，本發明還提供一種信號源，所述信號源包括上述的多頻率輸出補償系統，以及dds晶片，所述dds晶片的輸入端與補償運算模塊的輸出端連接。即補償系統輸出第一頻率控制字和第二頻率控制字給dds晶片。所述dds晶片輸入的信號包括頻率控制字m、相位控制字和時鐘頻率fc，所述dds晶片內置有相位累加器、正弦查詢表和dac(數字模擬轉換器)、低通濾波器等。所述相位累加器包括加法器和相位寄存器。每來一個時鐘，相位寄存器以步長增加，相位寄存器的輸出與相位控制字相加，然後輸入到正弦查詢表地址上。正弦查詢表包含一個周期正弦波的數字幅度信息，每個地址對應正弦波中0-360°範圍的一個相位點。正弦查詢表把輸入的地址相位信息映射成正弦波幅度的數字量信號，驅動dac，輸出模擬量。相位寄存器每經過2n÷m個fc時鐘後回到初始狀態，相應地正弦查詢表經過一個循環回到初始位置，整個dds晶片輸出一個正弦波。該正弦波的頻率為：fout＝m×fc÷2n。

由於所述信號源的頻率輸出補償的原理在上述實施例中已詳細闡述，在此不再贅述。

本領域技術人員可以理解，上述實施方式中各種方法的全部或部分步驟可以通過程序來指令相關硬體完成，該程序可以存儲於一計算機可讀存儲介質中，存儲介質可以包括：只讀存儲器、隨機存儲器、磁碟或光碟等。

以上應用了具體個例對本發明進行闡述，只是用於幫助理解本發明，並不用以限制本發明。對於本發明所屬技術領域的技術人員，依據本發明的思想，還可以做出若干簡單推演、變形或替換。