可調整柵極氧化層厚度的半導體器件製造方法

2023-07-30 13:01:51

專利名稱：可調整柵極氧化層厚度的半導體器件製造方法
技術領域：
本發明涉及半導體製造技術領域，特別涉及一種可調整柵極氧化層 厚度的半導體器件製造方法。
背景技術：
隨著半導體製造技術的飛速發展，半導體器件日益具有更快的運算 速度、更大的數據存儲量以及更多的功能。金屬氧化物場效應電晶體
(MOSFETs),以下簡稱MOS電晶體，是集成電路中最廣受使用的器件 之一，其製造工藝具有高度的可重複性和可控制性。隨著半導體製造工 藝進入深亞微米技術節點，MOS電晶體的體積不斷縮小，製造集成度越 來越高，在各種超大規模存儲和邏輯集成電路得到日益廣泛的應用。
MOS電晶體由導體襯底中形成的源極和漏極以及一導電的柵極 乂gate)組成。其中，源極和漏極位於溝道區兩側的襯底中，在溝道上方 襯底表面形成柵極氧化層(gate oxide)和柵極。通過對襯底進行不同類 型雜質的摻雜，可以形成NMOS電晶體或PMOS電晶體。圖l為金屬氧化 物場效應電晶體的簡化結構示意圖，如圖l所示，製造MOS電晶體的工藝 過程通常是先在襯底10表面生長一層柵極氧化層11,通常是利用熱氧化 工藝生成一均勻且緊密的氧化物層，其具有可控制的厚度與低程度的固 定電荷。接著，在上述柵極氧化層表面沉積一多晶矽層，並利用光刻、 刻蝕形成柵極12,可利用在沉積過程之中的原位(insitu)摻雜，或用擴 散工藝，或在沉積後進行離子注入，使該多晶矽層具有導電性。通常， 在多晶矽層上方生成一層金屬或金屬矽化物(salicide ),用以降低柵極 的電阻率。然後對片冊極兩側襯底進行離子注入，形成源極12和漏極13, 該源極12、漏極13與溝道區自行對準於柵極12。
MOS電晶體最重要的電學特性參數包括閾值電壓和飽和漏電流。通 常情況下P爭低飽和漏電流的做法是通過減小源極和漏極的輕摻雜區的離
子注入劑量。研究表明，MOS場效應電晶體閾值電壓的上限主要與柵極 氧化物層可承受的擊穿電壓有關，此電壓主要決定於柵極氧化物層的厚
度。由於不同用途的MOS電晶體在不同的閾值電壓下工作，因此實際應
用的場效應電晶體應有不同的柵極氧化物層厚度，以適應在不同闊值電 壓下工作的需要。目前在同一晶片上的電路設計中大多包括邏輯電路和
存儲電路，前者的MOS電晶體顯然應具有較薄的柵極氧化物，而後者的 MOS電晶體則應具有較厚的柵極氧化物。甚至於快閃記憶體(flashmemory), 為滿足穿隧氧化層(tunnel oxide)的需求，亦需具有不同厚度的柵極氧化 層。
專利號為ZL01109732.9的中國專利文件中公開了 一種形成不同厚度 的柵極氧化層的方法，該方法是利用熱氧化法生長不同厚度的氧化層。 然而，在對柵極氧化層的厚度控制要求越來越薄的情況下，熱氧化法對 精確控制生成的柵極氧化層的厚度是比較難於實現的。

發明內容
本發明的目的在於提供一種可調整柵極氧化層厚度的半導體器件制 造方法，能夠精確地控制柵極氧化層的厚度，滿足不同閾值電壓的需要。
一方面提供了一種可調整柵極氧化層厚度的半導體器件製造方法， 包括
提供半導體襯底；
在所述半導體村底表面生長第一氧化層； 圖案化所述第一氧化層，以暴露對應柵極位置的第一氧化層； 去除該暴露對應柵極位置的第 一氧化層； 將所述襯底浸泡在去離子水中生長第二氧化層； 在所述第一氧化層和第二氧化層表面形成多晶矽層； 刻蝕所述多晶矽層形成片冊極。
優選地，所述方法還包括對所述去離子水進行加熱的步驟。所述第
一氧化層利用爐管熱氧化法生長。所述對應^^及位置的第一氧化層利用 氳氟酸去除。
另一方面提供了一種可調整柵極氧化層厚度的半導體器件製造方
法，包括
提供半導體襯底；
在所述半導體襯底表面生長第一氧化層；
圖案化所述第一氧化層，以暴露對應柵極位置的第一氧化層；
去除該暴露對應柵極位置的第 一氧化層；
將所述襯底浸泡在去離子水中生長第二氧化層。
優選地，所述方法還包括對所述去離子水進行加熱的步驟。所述第 一氧化層利用爐管熱氧化法生長。所述對應柵極位置的第一氧化層利用 氫氟酸去除。
另一方面提供了一種可調整柵極氧化層厚度的半導體器件製造方 法，包括
提供半導體襯底；
在所述半導體襯底表面生長第一氧化層；
圖案化所述第 一氧化層，以暴露對應柵極位置的第 一氧化層；
去除該暴露對應柵極位置的第 一氧化層；
將所述襯底浸泡在去離子水中生長第二氧化層；
在所述第一氧化層和第二氧化層表面形成第三氧化層；
在所述第三氧化層表面形成多晶矽層；
刻蝕所述多晶矽層形成柵極。
優選地，所述方法還包括對所述去離子水進行加熱的步驟。所述第 一氧化層利用爐管熱氧化法生長。所述對應棚4及位置的第一氧化層利用 氫氟酸去除。所述第三氧化層利用爐管熱氧化法或化學氣相澱積法形 成。
另一方面提供了一種可調整柵極氧化層厚度的半導體器件製造方
法，包括
提供半導體襯底；
在所述半導體襯底表面生長第一氧化層；
圖案化所述第一氧化層，以暴露對應柵極位置的第一氧化層；
去除該暴露對應4冊極位置的第 一氧化層；
將所述襯底浸泡在去離子水中生長第二氧化層；
在所述第 一氧化層和第二氧化層表面形成第三氧化層。
優選地，所述方法還包括對所述去離子水進行加熱的步驟。所述第 一氧化層利用爐管熱氧化法生長。所述對應棚-極位置的第一氧化層利用 氫氟酸去除。所述第三氧化層利用爐管熱氧化法或化學氣相澱積法形 成。
與現有技術相比，本發明技術方案具有以下優點
本發明的技術方案，在襯底表面形成柵極氧化層之後，利用光刻和 刻蝕工藝刻蝕掉對應柵極位置的柵極氧化層，然後將襯底放入去離子水 中浸泡，再次生長對應柵極位置的柵極氧化層。在去離子水中，氧化層 生長速度均勻，厚度能夠精確控制，因此通過控制在去離子水中浸泡的 時間便可精確控制柵極氧化層生長的厚度。新生長的柵極氧化層厚度即 可以厚於原來生長的源極和漏極表面柵極氧化層的厚度，也可以薄於源 極和漏極表面柵極氧化層的厚度，而且在調整閾值電壓的同時不會影響 輸入輸出性能，適合於低閾值電壓器件的需要。此外，在去離子水中生 長氧化層之後，本發明的技術方案中還可於襯底表面繼續生長柵極氧化 層，該柵極氧化層覆蓋初次生長的柵極氧化層和在去離子水中生長的氧 化層，進一步增加了柵極氧化層的厚度，以滿足高閾值電壓和低飽和漏 電流器件的需要。本發明的方法能夠靈活控制柵極氧化層的厚度，在不
改變MOS電晶體輸入輸出特性的情況下靈活地調整閾值電壓，改善了器
件性能。


通過附圖中所示的本發明的優選實施例的更具體說明，本發明的上 述及其它目的、特徵和優勢將更加清晰。在全部附圖中相同的附圖標記 指示相同的部分。並未刻意按比例繪製附圖，重點在於示出本發明的主 旨。在附圖中，為清楚明了，放大了層和區域的厚度。
圖1為金屬氧化物場效應電晶體的簡化結構示意圖2至圖18為根據本發明實施例的半導體器件製造方法簡化示意圖。
所述示意圖只是實例，其在此不應過度限制本發明保護的範圍。
具體實施例方式
為使本發明的上述目的、特徵和優點能夠更加明顯易懂，下面結合 附圖對本發明的具體實施方式
做詳細的說明。
在下面的描述中闡述了具體細節以便於充分理解本發明。但是本發
明能夠以很多不同於在此描述的其它方式來實施，本領域技術人員可以 在不違背本發明內涵的情況下做類似推廣。因此本發明不受下面公開的
具體實施的限制。
本發明提供的方法不僅適用於邏輯器件，也適用於存儲器件。特別 適用於特徵尺寸在0.18um及以下的用於邏輯電路的MOS電晶體。所述 MOS電晶體可以是CMOS (互補金屬氧化物半導體器件)中的PMOS晶體 管或NMOS電晶體。
半導體集成電路的設計已朝著利用具有不同厚度柵極氧化物的MOS 電晶體、在同一晶片上結合成電路，並使用在不同的閾值電壓下藉以改 變工作特性的方向發展。例如，場效應電晶體亦可利用不同厚度的柵極 氧化物層，達到場效應電晶體的高工作速度(較薄的柵極氧化層)或低
漏電流量(leakagecurrent)(較厚的柵極氧化層)的效果。因此，在內存組 件內的MOS電晶體，其柵極氧化層具有較厚的厚度，而在高速、低電壓 的邏輯電路中的MOS電晶體則具有明顯較薄的柵極氧化層厚度。在集成 電路組件中，不同功能的電路需要具有不同開關特性的MOS電晶體密切 配合。例如，圖形處理器或圖形加速器的核心功能是通過鑑定類似微處 理器或數位訊號處理器的電路來執行的。處理器一般是高速MOS電晶體 邏輯電路，使用具有低閾值電壓和薄的柵極氧化層的高速MOS電晶體。 通常，高速微控制器與微處理器，其內部使用高速且低闊值電壓的 邏輯電路，但是在與晶片核心電路交界的外圍電路，則可能需要使用較 堅固且較高閾值電壓的1/0電路，需在MOS場效應電晶體的部分襯底提供 一固定的邏輯電路，其中包括較厚的柵極氧化物層以及較為合適的高操 作電壓。也就是說，對於製造工藝要求在晶片不同位置的MOS電晶體具 有不同的柵極氧化層的厚度。
圖2至圖18為根據本發明實施例的半導體器件製造方法簡化示意 圖，所述示意圖只是實例，其在此不應過度限制本發明保護的範圍。如 圖2所示，根據本發明的實施例，在半導體襯底100表面形成柵極氧化 層110。襯底100可以是單晶、多晶或非晶結構的矽或矽鍺(SiGe), 也可以是絕緣體上矽(SOI)。或者還可以包括其它的材料，例如銻化 銦、碲化鉛、砷化銦、磷化銦、砷化鎵或銻化鎵。雖然在此描述了可以 形成襯底100的材料的幾個示例，但是可以作為半導體襯底的任何材料 均落入本發明的精神和範圍。上述柵極氧化層110可以是氧化矽(Si02 ) 或氮氧化矽(SiNO)。在65nm以下工藝節點，柵極氧化層110的材料優 選為高介電常數材料，例如氧化鉿、氧化鉿矽、氮氧化鉿矽、氧化鑭、 氧化鋯、氧化鋯矽、氧化鈦、氧化鉭、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶 鈦、氧化鋁等。特別優選的是氧化鉿、氧化鋯和氧化鋁。雖然在此描述 了可以用來形成柵極氧化層110的材料的少數示例，但是該層可以由減 小柵極漏電流的其它材料形成。柵極氧化層110的生長方法可以是熱氧
化法和任何常規真空鍍膜技術，比如原子層沉積(ALD)、化學氣相澱積 (CVD )、等離子體增強型化學氣相澱積(PECVD)工藝。優選爐管 (ftimace)熱氧化法，該方法形成的柵極氧化層110的厚度和緻密程度 較為均勻。
接下來如圖3所示，在4冊極氧化層110表面塗布光刻膠，並利用曝 光、顯影等工藝圖案化光刻膠，形成以定義柵極的位皇光刻膠圖形120。 隨後，如圖4所示，利用光刻膠圖形120為掩膜刻蝕暴露的柵極氧化層 110，刻蝕的方法優選為溼法腐蝕，本實施例中選用氫氟酸(HF)作為 腐蝕劑。
在接下來的工藝步驟中，如圖5所示，將半導體襯底放入裝有去離 子水的水槽中浸泡。對應4冊才及位置的襯底部分表面在去離子水中再次生 長柵極氧化層112。這層柵極氧化層112的厚度可以通過控制浸泡時間 來控制。在本實施例中，重新生長的柵極氧化層112的厚度較薄，比原 生長的柵極氧化層IIO薄。接下來如圖6所示，利用硫酸溼法去除光刻 膠圖形120。利用PECVD或高密度等離子化學氣相澱積(HDP-CVD) 工藝在襯底表面沉積多晶矽層140,如圖7所示。隨後刻蝕上述多晶矽 層140形成斥冊才及150，如圖8所示。
在本發明的另一個實施例中，如圖9所示，在^JH及氧化層IIO和112 表面繼續利用熱氧化工藝，優選爐管熱氧化法，生長一氧化層130。該 層的作用實際上增加了柵極氧化層的厚度。然後在氧化層130表面沉積 多晶矽層140,如圖10所示。隨後刻蝕多晶矽層140形成柵極150,如 圖11所示。
在本發明的另 一個實施例中，襯底在去離子水的水槽中浸泡的時間 較長，生長的柵極氧化層114的厚度較厚，甚至厚於原生長的柵極氧化 層IIO,如圖12所示。隨後如圖13所示，用硫酸溼法去除光刻膠圖形 120。在柵極氧化層IIO和114表面利用PECVD或高密度等離子化學氣 相澱積(HDP-CVD)工藝沉積多晶矽層140,如圖14所示。隨後刻蝕
上述多晶矽層140形成柵極150,如圖15所示。
在本發明的另一個實施例中，如圖16所示，在柵極氧化層110和 114表面繼續利用熱氧化工藝，優選爐管熱氧化法，生長氧化層130'。 該層的作用進一步增加了柵極氧化層的厚度。然後在氧化層130，表面沉 積多晶矽層140,如圖17所示。隨後刻蝕多晶矽層140形成柵極150, 如圖18所示。
以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形 式上的限制。雖然本發明已以較佳實施例揭露如上，然而並非用以限定 本發明。任何熟悉本領域的技術人員，在不脫離本發明技術方案範圍情 況下，都可利用上述揭示的方法和技術內容對本發明技術方案作出許多 可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫 離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的 任何簡單修改、等同變化及修飾，均仍屬於本發明技術方案保護的範圍 內。
權利要求
1、一種可調整柵極氧化層厚度的半導體器件製造方法，包括提供半導體襯底；在所述半導體襯底表面生長第一氧化層；圖案化所述第一氧化層，以暴露對應柵極位置的第一氧化層；去除該暴露對應柵極位置的第一氧化層；將所述襯底浸泡在去離子水中生長第二氧化層；在所述第一氧化層和第二氧化層表面形成多晶矽層；刻蝕所述多晶矽層形成柵極。
2、 根據權利要求1所述的方法，其特徵在於所述方法還包括對 所述去離子水進行加熱的步驟。
3、 根據權利要求1所述的方法，其特徵在於所述第一氧化層利 用爐管熱氧化法生長。
4、 根據權利要求1所述的方法，其特徵在於所述對應柵極位置 的第一氧化層利用氫氟酸去除。
5、 一種可調整柵極氧化層厚度的半導體器件製造方法，包括 提供半導體襯底；在所述半導體襯底表面生長第一氧化層； 圖案化所述第一氧化層，以暴露對應柵極位置的第一氧化層； 去除該暴露對應棚4及位置的第 一氧化層； 將所述襯底浸泡在去離子水中生長第二氧化層。
6、 根據權利要求5所述的方法，其特徵在於所述方法還包括對 所述去離子水進行加熱的步驟。
7、 根據權利要求5所述的方法，其特徵在於所述第一氧化層利 用爐管熱氧化法生長。
8、 根據權利要求5所述的方法，其特徵在於所述對應柵極位置的第 一氧化層利用氫氟酸去除。
9、 一種可調整柵極氧化層厚度的半導體器件製造方法，包括提供半導體襯底；在所述半導體襯底表面生長第一氧化層；圖案化所述第一氧化層，以暴露對應柵極位置的第一氧化層；去除該暴露對應柵極位置的第一氧化層；將所述襯底浸泡在去離子水中生長第二氧化層；在所述第 一氧化層和第二氧化層表面形成第三氧化層；在所述第三氧化層表面形成多晶矽層；刻蝕所述多晶矽層形成柵極。
10、 根據權利要求9所述的方法，其特徵在於所述方法還包括對 所述去離子水進行加熱的步驟。
11、 根據權利要求9所述的方法，其特徵在於所述第一氧化層利 用爐管熱氧化法生長。
12、 根據權利要求9所述的方法，其特徵在於所述對應柵極位置 的第 一氧化層利用氫氟酸去除。
13、 根據權利要求9所述的方法，其特徵在於所述第三氧化層利 用爐管熱氧化法或化學氣相澱積法形成。
14、 一種可調整4冊極氧化層厚度的半導體器件製造方法，包括 提供半導體村底；在所述半導體村底表面生長第一氧化層；圖案化所述第一氧化層，以暴露對應柵極位置的第一氧化層；去除該暴露對應柵極位置的第 一 氧化層；將所述襯底浸泡在去離子水中生長第二氧化層；在所述第一氧化層和第二氧化層表面形成第三氧化層。
15、 根據權利要求14所述的方法，其特徵在於所述方法還包括 對所述去離子水進行加熱的步驟。
16、 根據權利要求14所述的方法，其特徵在於所述第一氧化層 利用爐管熱氧化法生長。
17、 根據權利要求14所述的方法，其特徵在於所述對應柵極位 置的第一氧化層利用氫氟酸去除。
18、 根據權利要求14所述的方法，其特徵在於所述第三氧化層 利用爐管熱氧化法或化學氣相澱積法形成。
全文摘要
公開了一種可調整柵極氧化層厚度的半導體器件製造方法，包括提供半導體襯底；在所述半導體襯底表面生長第一氧化層；圖案化所述第一氧化層，以暴露對應柵極位置的第一氧化層；去除該暴露對應柵極位置的第一氧化層；將所述襯底浸泡在去離子水中生長第二氧化層；在所述第一氧化層和第二氧化層表面形成多晶矽層；刻蝕所述多晶矽層形成柵極。本發明的可調整柵極氧化層厚度的半導體器件製造方法能夠精確地控制柵極氧化層的厚度，滿足不同閾值電壓的需要。
文檔編號H01L21/316GK101364535SQ20071004480
公開日2009年2月11日 申請日期2007年8月9日 優先權日2007年8月9日
發明者心 王, 陳泰江 申請人:中芯國際集成電路製造(上海)有限公司