改進型編程器i/o保護電路的製作方法

2023-07-22 21:10:26

專利名稱：改進型編程器i/o保護電路的製作方法
技術領域：
本實用新型應用於通用編程器領域，更具體地說是涉及一種通用編程器I/O 口保 護電路方案。
背景技術：
隨著電子工業的發展，晶片的容量越來越大，讀寫速度越來越快，隨之對編程器的 要求也變得越來越苛刻。而通用編程器為能適應各種晶片的編程要求，需要有非常靈活的 編程器引腳，通常要求編程器編程引腳可以實現在高速數位訊號輸入輸出以及多路電源輸 出間進行靈活切換。因此其電路便需要能夠對高壓電源及內部高速時序邏輯進行有效隔 離，以保證編程引腳用作電源輸出高壓時不會損壞編程器電路的其他系統，同時不能影響 高速數位訊號的輸出質量。傳統的方法是通過電阻及電容進行隔離(如附圖4)。通過一個較大阻值的電阻隔 離在時序邏輯電路與電源開關陣列之間，當電源開關陣列選通時，編程引腳用作電源輸出， 此時由電阻R1及二極體D1將時序邏輯電路接口 DIO端的電壓箝位在額定電壓之內，以保證 時序邏輯電路的安全。而串接一較大電阻後，會直接影響數位訊號的邊沿速度，因此就很難 滿足目前大容量高速晶片對編程速度的要求。為彌補較大電阻對編程速度的影響，很多應 用中會在隔離電阻R1上並上一個電容C1,以加速信號的邊沿。這種方法雖然提高了數字信 號的邊沿速度，卻也使得輸出波形出現較大失真。失真的主要原因在於電容的出現使得信 號出現較嚴重的過衝，同時電容中存儲的部分電荷短時間內無法釋放掉而使輸出電平出現 一定偏差。如附圖5，上方為輸入波形，下方為傳統I/O保護電路輸出波形，從波形上可以看 出信號出現了一定的失真。

實用新型內容本實用新型的目的在於，提供一種編程器I/O保護電路結構，以優化傳統的編程 器I/O保護電路，減小保護電路對數位訊號的影響，提高編程器燒錄的穩定性，並且降低了 系統的靜態功耗。本實用新型是利用以下技術手段實現上述目的。本設計公開了一種改進型編程器I/O保護電路結構，包括限流保護電路(2)、電壓 箝位電路(3)、箝位控制電路(4)。其中限流保護電路(2)由電流檢測電阻R1、限流控制晶 體管Q2、基極電阻R3組成；電壓箝位電路(3)由箝位二極體D1、電壓箝位MOSFET Q1組成； 箝位控制電路⑷則由柵極電阻R2與柵極電源Ve組成。本實用新型是利用MOSFET的開關特性來實現通用編程器時序邏輯電路與編程電 源之間的隔離(如附圖2)。控制Ve使得MOSFET的柵壓等於VQH(MX)+Vesmfi (其中VQH_為 時序邏輯電路的最大高電平輸出電壓)，因為正常的邏輯電平一定是在OV至Vra_之間，此 時MOSFET處於導通狀態，Rds較小，因此數位訊號便可以有效通過；而當電壓高過VQH(MX)時 Rds迅速增大，MOSFET趨於截止。同時因為等效隔離電阻可變，在高壓編程時，MOSFET處於截止狀態，因此相對於傳統RC隔離方式，這種保護方式的靜態功耗非常低。二極體D1是用來確保MOSFET箝位電壓不會超過邏輯電路的極限電壓。因為正常 情況下，MOSFET會在源極電壓升至其極限電壓前便已截止，所以一般情況下二極體D1並不 會導通，它只是為系統在惡劣條件下出現異常時預留的保護手段。限流保護電路(2)是用來保護當內部邏輯電路輸出低電平而電源開關陣列切換 到電源端或外部向其輸入高電平時，不會產生大電流使晶片燒毀。當DIO端輸出低電平， PIN端加高電平或電源電壓時，因為MOSFET源端電壓接近0V，MOSFET完全導通，此時信號 通道上的電流會在電流檢測電阻R1上產生壓降，當電流超過設定值時R1上的壓降便使得限 流控制電晶體Q2導通，MOSFET柵壓被拉下來，迫使MOSFET截止，從而達到限流目的。其中 限流控制電晶體Q2視具體應用可以為三極體或場效應管，選擇不同類型的電晶體可以實現 不同的限流閥值。而當編程器I/O應用較簡單時，可省去限流控制電晶體Q2與基極電阻R3。 但電流檢測電阻R1因為同時起到抑制過衝的作用，因此不可省去。從附圖6可以看出改進型I/O保護電路輸出波形相對傳統電路有了明顯改善，過 衝得到了有效抑制，失真也控制在非常小的範圍內。(圖中上方為輸入波形，下方為輸出波 形。)

附圖1為改進型編程器I/O保護電路結構圖；附圖2為帶限流保護的改進型編程器I/O保護電路；附圖3為不帶限流保護的改進型編程器I/O保護電路；附圖4為傳統編程器I/O保護電路；附圖5為傳統I/O保護電路輸出波形；附圖6為改進型編程器I/O保護電路輸出波形。
具體實施方式
應當理解，此處實例只用於說明與解釋本發明，並不用於限定本發明。
0018]如附圖2所示為這種I/O保護電路的典型應用電路，系統在Ve端加以柵壓取值為 VOH(MAX)+Vgs(TH)(因為MOSFET的開啟電壓在不同管子之間存在一定差異，一般取最大Vesmo以 保證所有管子在漏極或源極加電Svraimx)時均能正常導通)。當編程引腳用作時序邏輯接 口時，MOSFET源極或漏極通過的信號電壓均在0V-VQH(MAX)之間，所加柵壓可以保證MOSFET 處於導通狀態，因此信號正常通過。而當編程引腳用作編程電源時，當編程電壓小於或等於 V0H(MX)時，則時序邏輯電路可以承受，無需保護；當編程電壓高於時，MOSFET趨於截 止，源端電壓會被箝位於稍高於VQH(MA)0處。這樣MOSFET Q1便能夠隔離邏輯電路與高壓電 源電路，而讓邏輯電平順利通過。當有較大電流流向DIO端時，電晶體Q2會在檢流電阻R1上電流超過規定值時被導 通，拉低Q1柵極電壓，限制導通電流值。箝位二極體D1可以確保在系統異常時，內部邏輯電 路上的電壓不會超過其極限值。如附圖3所示為沒有限流電路的編程器I/O保護電路原理圖。它省略了限流保 護電路，在不需要限流保護的應用場合，這種電路更加簡潔。系統在\端加以柵壓取值為Vffl_)+Ves(TH)。因此當編程引腳PIN端的電壓小於或等於Vra_)時，MOSFET導通，而電壓也 在時序邏輯電路承受範圍之間，系統安全；當編程引腳PIN端的電壓高於VQH(MAX)時，MOSFET 便會因柵壓達不到開啟電壓而趨於截止狀態，源端電壓便被箝位於稍高於Vra(MX)處，系統 安全。
權利要求一種改進型編程器I/O保護電路，包括限流保護電路(2)、電壓箝位電路(3)和箝位控制電路(4)，其中限流保護電路(2)和電壓箝位電路(3)串接在數位訊號的傳輸路徑上，箝位控制電路(4)分別與限流保護電路(2)和電壓箝位電路(3)相連。
2.根據權利要求1所述的一種改進型編程器I/O保護電路，其特徵在於採用MOSFET 對時序邏輯電路⑴和電源開關陣列(5)進行隔離。
3.根據權利要求1所述的一種改進型編程器I/O保護電路，其特徵在於限流保護電 路(2)連接到箝位控制電路(4)和電壓箝位電路(3)，限流保護電路(2)通過箝位控制電路 ⑷控制電壓箝位電路⑶實現限流保護功能。
4.根據權利要求3所述的一種改進型編程器I/O保護電路，其特徵在於限流保護電 路⑵由限流控制電晶體Q2、電流檢測電阻R1和偏置電阻R3組成。
5.根據權利要求4所述的一種改進型編程器I/O保護電路，其特徵在於限流保護電 路(2)中的電流檢測電阻R1同時起到抑制信號過衝的作用，在無限流保護功能的簡化電路 中，R1用來抑制過衝。
專利摘要本實用新型公開了一種改進型編程器I/O保護電路結構，包括限流保護電路(2)、電壓箝位電路(3)、箝位控制電路(4)。其中限流保護電路(2)由電流檢測電阻R1、限流控制電晶體Q2、基極電阻R3組成；電壓箝位電路(3)由箝位二極體D1、電壓箝位MOSFET Q1組成；箝位控制電路(4)則由柵極電阻R2與柵極電源VG組成。其目的在於，提供一種編程器I/O保護電路結構，以優化傳統的編程器I/O保護電路，減小保護電路對數位訊號的影響，提高編程器燒錄的穩定性，並且降低了系統的靜態功耗。
文檔編號H02H9/02GK201656462SQ20102016664
公開日2010年11月24日 申請日期2010年4月16日 優先權日2010年4月16日
發明者周立功 申請人:廣州致遠電子有限公司