金屬硬質掩模結構的修複方法
2023-07-23 10:46:01 1
專利名稱：金屬硬質掩模結構的修複方法
技術領域：
本發明涉及半導體工藝技術領域，尤其涉及一種金屬硬質掩模結構的修複方法。
背景技術：
隨著半導體集成電路特徵尺寸的持續減小，後段互連電阻電容(ResistorCapacitor,簡稱RC)延遲呈現顯著增加的趨勢，為了減少後段互連RC延遲，引入低介電常數(Low-k)材料，並且銅互連取代鋁互連成為主流工藝。由於銅互連線的製作方法不能像鋁互連線那樣通過刻蝕金屬層而形成，因此銅大馬士革鑲嵌工藝成為銅互連線製作的標準方法。銅大馬士革工藝製程為:在平面基體上澱積一介電層以及金屬硬質掩膜層；通過光刻和刻蝕工藝將圖形轉移至金屬硬質掩膜層；以金屬硬質掩膜層為掩模將圖形轉移至介電層，在介電層中形成鑲嵌的通孔和溝槽；澱積金屬阻擋層和銅籽晶層；電鍍金屬銅填滿介電層中通孔和溝槽；化學機械研磨(CMP)平坦化去除介電層上多餘金屬，形成平面銅互連。在進入45nm技術節點之後，後段互連製程普遍使用低k值介質(Low-k)以至多孔低k值介質(ultra low_k)，用以減小在極小關鍵尺度時信號傳輸的阻容遲滯效應(RCdelay)。但是由於光刻條件，刻蝕腔體條件以及刻蝕工藝條件限制，金屬硬質掩膜蝕刻比較容易造成致命缺陷。通常這種缺陷直接導致開硬質掩膜失敗而導致wafer報廢，通常在45奈米技術節點及以下工藝中，採用硬質掩膜的金屬層數都在7 8層以上(包括Ml和IXDD),報廢發生在整個工藝流程中越靠後段，產生的報廢成本將越高，因此研究有效的金屬硬質掩膜結構的修複方法越來越凸顯重要意義。因此，有必要提出一種簡單有效的金屬硬質掩膜結構的修複方法，以減少刻蝕金屬硬質掩膜時產生的缺陷所引起的wafer報廢情況。
發明內容
本發明的目的在於提供一種金屬硬質掩膜結構的修複方法，用於修復半導體器件上在刻蝕過程中產生缺陷的金屬硬質掩模層，以減少金屬硬質掩膜層缺陷所導致的wafer報廢情況。為解決上述問題，本發明提出一種金屬硬質掩膜結構的修複方法，包括如下步驟:提供半導體器件，所述半導體器件上已形成有第N層金屬層以及第N+1層金屬層的層間介質層，該層間介質層包括第一介質層、初始氧化層、低k介質層、第二介質層、金屬硬質掩模層、第三介質層以及第四介質層；所述金屬硬質掩模層在刻蝕過程中產生缺陷；對所述第四介質層、第三介質層以及金屬硬質掩模層進行刻蝕，去除所述第四介質層、第三介質層以及金屬硬質掩模層；對所述第二介質層以及低k介質層進行化學機械研磨，去除所述第二介質層以及部分低k介質層；對剩餘的所述低k介質層以及所述初始氧化層進行刻蝕，去除所述剩餘的低k介質層以及所述初始氧化層。可選的，該方法在去除所述剩餘的低k介質層以及所述初始氧化層的步驟之後還包括對所述第一介質層進行厚度和均勻性的測量，確保其符合工藝規格的步驟。可選的，該方法在確保所述第一介質層的厚度和均勻性符合工藝規格的步驟之後還包括在所述第一介質層上重新製備第N+1層金屬層的步驟。可選的，所述剩餘的低k介質層的厚度為40 60nm。可選的，所述剩餘的低k介質層的厚度為50nm。可選的，所述第一介質層的材料為SiC。可選的，所述初始氧化層及所述第四介質層的材料為Si02。可選的，所述低k介質層的材料為SiOCH。可選的，所述第二介質層及所述第三介質層的材料為S10N。可選的，所述低金屬硬質掩膜層的材料為TiN。可選的，所述刻蝕第四介質層、第三介質層以及金屬硬質掩模層的工藝為多合一等離子幹法刻蝕工藝。可選的，所述第一介質層的厚度、均勻性以及剩餘低k介質層厚度由膜厚測量機臺測量得到。可選的，所述膜厚測量機臺為美國科磊(KLA-Tencor)半導體設備公司生產的膜厚測量機臺。與現有技術相比，本發明提供的金屬硬質掩膜結構的修複方法，通過對產生缺陷的金屬硬質掩膜結構進行刻蝕及化學機械研磨工藝使其修復，從而避免了因為金屬硬質掩模缺陷導致的晶圓報廢，有效地降低了工藝生產成本。
圖1為本發明實施例提供的金屬硬質掩膜結構的修複方法的流程圖；圖2A至圖2D為本發明實施例提供的金屬硬質掩膜結構的修複方法的各步驟對應的器件結構示意圖。
具體實施例方式以下結合附圖和具體實施例對本發明提出的金屬硬質掩膜結構的修複方法作進一步詳細說明。根據下面說明和權利要求書，本發明的優點和特徵將更清楚。需說明的是，附圖均採用非常簡化的形式且均使用非精準的比率，僅用於方便、明晰地輔助說明本發明實施例的目的。本發明的核心思想在於，提供一種金屬硬質掩膜結構的修複方法，通過對產生缺陷的金屬硬質掩膜結構進行刻蝕及化學機械研磨工藝使其修復，從而避免了因為金屬硬質掩模缺陷導致的晶圓報廢，有效地降低了工藝生產成本。請參考圖1以及圖2A至圖2D，其中，圖1為本發明實施例提供的金屬硬質掩膜結構的修複方法的流程圖，圖2A至圖2D為本發明實施例提供的金屬硬質掩膜結構的修複方法的各步驟對應的器件結構示意圖，結合圖1以及圖2A至圖2D所示，本發明實施例提供的金屬硬質掩膜結構的修複方法包括如下步驟:S101、提供半導體器件，所述半導體器件上已形成有第N層金屬層101以及第N+1層金屬層的層間介質層，該層間介質層包括第一介質層102、初始氧化層103、低k介質層104、第二介質層105、金屬硬質掩模層106、第三介質層107以及第四介質層108 ;所述金屬硬質掩模層在刻蝕過程中產生缺陷201，結構如圖2A所示；S102、對所述第四介質層108、第三介質層107以及金屬硬質掩模層106進行刻蝕，去除所述第四介質層108、第三介質層107以及金屬硬質掩模層106，去除了所述第四介質層108、第三介質層107以及金屬硬質掩模層106之後的結構如圖2B所示；具體地，刻蝕第四介質層108、第三介質層107以及金屬硬質掩模層106的工藝為多合一等離子幹法刻蝕工藝；S103、對所述第二介質層105以及低k介質層104進行化學機械研磨，去除所述第二介質層105以及部分低k介質層104 ;去除了所述第二介質層105以及部分低k介質層104之後的結構如圖2C所示；S104、對剩餘的所述低k介質層104以及所述初始氧化層103進行刻蝕，去除所述剩餘的低k介質層104以及所述初始氧化層103，去除了所述剩餘的低k介質層104以及所述初始氧化層103之後的結構如圖2D所示；至此為止，本發明提供的金屬硬質掩膜結構的修複方法已完成對金屬硬質掩膜結構的修復，修復後的半導體器件回到製備第N+1層金屬層的層間介質層的初始狀態；當然在本實施例中，還可以包括以下步驟:S105、對所述第一介質層102進行厚度和均勻性的測量，確保其符合工藝規格；具體地，採用膜厚測量機臺，如美國科磊(KLA-Tencor)半導體設備公司生產的膜厚測量機臺對第一介質層102的厚度、均勻性進行測量；S106、在所述第一介質層102上重新製備第N+1層金屬層。其中，所述剩餘的低k介質層104的厚度為40 60nm。優選地,所述剩餘的低k介質層104的厚度為50nm ;剩餘的低k介質層104的厚度具體地可通過膜厚測量機臺，如美國科磊(KLA-Tencor)半導體設備公司生產的膜厚測量機臺測量得到。其中，所述第一介質層102的材料為SiC ;所述初始氧化層103及所述第四介質層108的材料為Si02 ;所述低k介質層104的材料為SiOCH ;所述第二介質層105及所述第三介質層107的材料為SION ;所述低金屬硬質掩膜層106的材料為TiN。在具體應用方面，例如在40納米後段的第7層金屬的金屬硬質掩膜層刻蝕後發現大量的塊狀缺陷(Block Etch Defect),通過採用本發明提供的金屬硬質掩膜結構的修複方法，利用兩步刻蝕和一步化學機械研磨工藝來進行修復，達到去除致命缺陷而修復第7層金屬硬質掩模結構的目的，從而避免了晶圓報廢，節省了工藝成本和工藝時間。綜上所述，本發明提供了一種金屬硬質掩膜結構的修複方法，通過對產生缺陷的金屬硬質掩膜結構進行刻蝕及化學機械研磨工藝使其修復，從而避免了因為金屬硬質掩模缺陷導致的晶圓報廢，有效地降低了工藝生產成本。顯然，本領域的技術人員可以對發明進行各種改動和變型而不脫離本發明的精神和範圍。這樣，倘若本發明的這些修改和變型屬於本發明權利要求及其等同技術的範圍之內，則本發明也意圖包含這些改動和變型在內。
權利要求
1.一種金屬硬質掩模結構的修複方法，用於修復半導體器件上在刻蝕過程中產生缺陷的金屬硬質掩模層；其中，所述半導體器件上已形成有第N層金屬層以及第N+1層金屬層的層間介質層，該層間介質層包括第一介質層、初始氧化層、低k介質層、第二介質層、金屬硬質掩模層、第三介質層以及第四介質層；所述金屬硬質掩模層在刻蝕過程中產生缺陷；其特徵在於，包括如下步驟: 對所述第四介質層、第三介質層以及金屬硬質掩模層進行刻蝕，去除所述第四介質層、第三介質層以及金屬硬質掩模層； 對所述第二介質層以及低k介質層進行化學機械研磨，去除所述第二介質層以及部分低k介質層； 對剩餘的所述低k介質層以及所述初始氧化層進行刻蝕，去除所述剩餘的低k介質層以及所述初始氧化層。
2.如權利要求1所述的金屬硬質掩模結構的修複方法，其特徵在於，該方法在去除所述剩餘的低k介質層以及所述初始氧化層的步驟之後還包括對所述第一介質層進行厚度和均勻性的測量，確保其符合工藝規格的步驟。
3.如權利要求2所述的金屬硬質掩模結構的修複方法，其特徵在於，該方法在確保所述第一介質層的厚度和均勻性符合工藝規格的步驟之後還包括在所述第一介質層上重新製備第N+1層金屬層的步驟。
4.如權利要求1所述的金屬硬質掩模結構的修複方法，其特徵在於，所述剩餘的低k介質層的厚度為40 60nm。
5.如權利要求4所述的金屬硬質掩模結構的修複方法，其特徵在於，所述剩餘的低k介質層的厚度為50nm。
6.如權利要求1所述的金屬硬質掩模結構的修複方法，其特徵在於，所述第一介質層的材料為SiC。
7.如權利要求1所述的金屬硬質掩模結構的修複方法，其特徵在於，所述初始氧化層及所述第四介質層的材料為Si02。
8.如權利要求1所述的金屬硬質掩模結構的修複方法，其特徵在於，所述低k介質層的材料為SiOCH。
9.如權利要求1所述的金屬硬質掩模結構的修複方法，其特徵在於，所述第二介質層及所述第三介質層的材料為S10N。
10.如權利要求1所述的金屬硬質掩模結構的修複方法，其特徵在於，所述低金屬硬質掩膜層的材料為TiN。
11.如權利要求1所述的金屬硬質掩模結構的修複方法，其特徵在於，所述刻蝕第四介質層、第三介質層以及金屬硬質掩模層的工藝為多合一等離子幹法刻蝕工藝。
12.如權利要求2或4所述的金屬硬質掩模結構的修複方法,其特徵在於,所述第一介質層的厚度、均勻性以及剩餘低k介質層厚度由膜厚測量機臺測量得到。
13.如權利要求12所述的金屬硬質掩模結構的修複方法，其特徵在於，所述膜厚測量機臺為美國科磊(KLA-Tencor)半導體設備公司生產的膜厚測量機臺。
全文摘要
本發明公開了一種金屬硬質掩模結構的修複方法，對產生金屬硬質掩膜層缺陷的半導體器件，通過刻蝕及化學機械研磨去除器件中有缺陷的金屬層間介質層，使其回到製備該層金屬層間介質層的初始結構，完成對金屬硬質掩膜層缺陷的修復，然後返回正常工藝流程，從低k值介質層開始按順序重新生長整個金屬層間介質層；該方法避免了因刻蝕過程中產生的金屬硬質膜層致命缺陷造成的產品報廢，節約了生產成本，同時不影響電性能、良品率以及器件可靠性。
文檔編號H01L21/768GK103208455SQ20131008450
公開日2013年7月17日 申請日期2013年3月15日 優先權日2013年3月15日
發明者黃君, 張瑜, 黃海 申請人:上海華力微電子有限公司