基於鏈式分數階積分電路模塊的0.3階Lü混沌系統電路實現的製作方法

2023-07-11 23:07:01

基於鏈式分數階積分電路模塊的0.3 階Lü混沌系統電路實現的製作方法
【專利摘要】本發明提供一種基於鏈式分數階積分電路模塊的0.3階Lü混沌系統電路，鏈式分數階積分電路模塊，電阻Rx與電容Cx並聯，形成第一部分，電阻Ry與電容Cy並聯，形成第二部分，電阻Rz與電容Cz並聯，形成第三部分，電阻Rw與電容Cw並聯，形成第四部分，級聯輸入引腳PI1、PI2和輸出引腳P接第一部分，第一部分接輸出引腳P1和第二部分，第二部分接輸出引腳P2和第三部分，第三部分接輸出引腳P3和第四部分，第四部分接輸出引腳P4和級聯輸出引腳PO1、PO2。本發明採用鏈式結構，設計製作了PCB電路，0.3階分數階積分電路由五部分組成，因此要用2個基於鏈式分數階積分模塊電路進行串聯組成，採用這種方法的實現0.3階分數階混沌系統電路，可靠性高，不易出錯。
【專利說明】基於鏈式分數階積分電路模塊的0. 3階LU混沌系統電路 實現

【技術領域】
[0001] 本發明涉及一種通用分數階積分電路模塊及其〇. 3階混沌系統電路實現，特別涉 及一個基於鏈式分數階積分電路模塊的〇. 3階LU混沌系統及模擬電路實現。

【背景技術】
[0002] 因為實現分數階混沌系統的電路的電阻和電容都是非常規電阻和電容，一般採用 電阻串聯和電容並聯的方法實現，目前，實現的主要方法是利用現有的電阻和電容在麵包 板上組合的方法，這種方法可靠性和穩定性比較低，並且存在容易出錯，出錯後不易查找等 問題，本發明為克服這個問題，採用鏈式結構，設計製作了 PCB電路，電路由四部分組成，每 部分又由四個電阻和一個電位器串聯後，與四個電容並聯組成的通用分數階積分模塊電 路，〇. 3階分數階積分電路由五部分組成，因此要用2個通用分數階積分模塊電路進行串聯 組成，採用這種方法的實現〇. 3階分數階混沌系統電路，可靠性高，不易出錯。


【發明內容】

[0003] 本發明要解決的技術問題是提供一種基於鏈式分數階積分電路模塊的0. 3階LU 混沌系統及模擬電路實現，本發明採用如下技術手段實現發明目的：
[0004] 1、一種鏈式分數階積分電路模塊，其特徵是在於：電阻RX與電容Cx並聯，形成第 一部分，電阻Ry與電容Cy並聯，形成第二部分，電阻Rz與電容Cz並聯，形成第三部分，電 阻 Rw與電容Cw並聯，形成第四部分，級聯輸入引腳PI1、PI2和輸出引腳P接第一部分，第 一部分接輸出引腳P1和第二部分，第二部分接輸出引腳P2和第三部分，第三部分接輸出引 腳P3和第四部分，第四部分接輸出引腳P4和級聯輸出引腳P01、P02。
[0005] 2、根據權利要求1所述一種鏈式分數階積分電路模塊，其特徵在於：所述電阻Rx 由電位器Rxl和電阻Rx2、Rx3、Rx4、Rx5串聯組成，所述電容Cx由電容Cxi、Cx2、Cx3、Cx4 並聯組成；所述電阻Ry由電位器Ryl和電阻Ry2、Ry3、Ry4、Ry5串聯組成，所述電容Cy由 電容〇71、〇72、〇73、〇74，並聯組成；所述電阻1^由電位器1^1和電阻1^2、1^3、1^4、1^5串 聯組成，所述電容Cz由電容Czl、Cz2、Cz3、Cz4並聯組成；所述電阻Rw由電位器Rwl和電 阻1^2、1^3、1^4、1^5串聯組成，所述電容〇￥由電容〇￥1、〇￥2、〇￥3、〇￥4並聯組成。
[0006] 3、根據權利要求1所述一種鏈式分數階積分電路模塊，所述0. 3階積分電路模塊， 其特徵在於：所述0. 3階積分電路模塊由鏈式分數階積分電路I和鏈式分數階積分電路II 級聯組成，所述鏈式分數階積分電路I級聯輸入引腳PIUPI2懸空，所述鏈式分數階積分電 路I輸出引腳P1、P2、P3、P4懸空，所述鏈式分數階積分電路I級聯輸出引腳P01接鏈式分 數階積分電路II的PI1，鏈式分數階積分電路I的P02接鏈式分數階積分電路II的PI2， 鏈式分數階積分電路Π 的P、P2、P3、P4和P01、P02均懸空，所述鏈式分數階積分電路I的 電阻Rx = 2. 05M，所述鏈式分數階積分電路I的電位器Rxl = 51K，所述鏈式分數階積分電 路I的電阻Rx2 = 2M、Rx3 = OK、Rx4 = OK、Rx5 = 0K，所述鏈式分數階積分電路I的電容 Cx = 22. 64uF，所述鏈式分數階積分電路I的電容Cxi = 10uF、Cx2 = 10uF、Cx3 = 2. 2uF、 Cx4 = 470nF ;所述鏈式分數階積分電路I的電阻Ry = 0. 938M，所述鏈式分數階積分電路I 的電位器Ryl = 〇. 5M，所述鏈式分數階積分電路I的電阻Ry2 = 200K、Ry3 = 200K、Ry4 = 20K、Ry5 = 20K，所述鏈式分數階積分電路I的電容Cy = 5. 52uF，所述鏈式分數階積分電路 I的電容Cyl = 2. 2uF、Cy2 = 2. 2uF、Cy3 = luF、Cy4 = 100nF ;所述鏈式分數階積分電路I 的電阻Rz = 0.483M，所述鏈式分數階積分電路I的電位器Rzl = 51K，所述鏈式分數階積 分電路I的電阻Rz2 = 200K、Rz3 = 200K、Rz4 = 20K、Rz5 = 10K，所述鏈式分數階積分電 路I的電容Cz = 1. 2uF，所述鏈式分數階積分電路I的電容Czl = luF、Cz2 = 100nF、Cz3 =100nF、Cz4懸空；所述鏈式分數階積分電路I的電阻Rw = 0. 262M，所述鏈式分數階積分 電路I的電位器Rwl = 51K，所述鏈式分數階積分電路I的電阻Rw2 = 200K、Rw3 = 10K、 Rw4 = 1K、Rw5 = 0K，所述鏈式分數階積分電路I的電容Cw = 0. 246uF，所述鏈式分數階積 分電路 I 的電容 Cwl = 220nF、Cw2 = 10nF、Cw3 = 10nF、Cw4 懸空；
[0007] 所述鏈式分數階積分電路II的電阻RX = 0. 2498M，所述鏈式分數階積分電路II 的電位器Rxl = 25. 5K，所述鏈式分數階積分電路II的電阻Rx2 = 200K、Rx3 = 20K、Rx4 =2K、Rx5 = 2K，所述鏈式分數階積分電路II的電容Cx = 0. 029uF，所述鏈式分數階積分 電路Π 的電容Cxi = 10nF、Cx2 = 10nF、Cx3 = 10nF、Cx4懸空；所述鏈式分數階積分電路 II的電位器Ryl，所述鏈式分數階積分電路II的電阻Ry2、Ry3、Ry4、Ry5均懸空；所述鏈式 分數階積分電路Π 的電容Cyl、Cy2、Cy3、Cy4均懸空；所述鏈式分數階積分電路II的電位 器Rzl，所述鏈式分數階積分電路II的電阻Rz2、Rz3、Rz4、Rz5均懸空；所述鏈式分數階積 分電路II的電容Czl、C Z2、CZ3、Cz4均懸空；所述鏈式分數階積分電路II的電位器Rwl，所 述鏈式分數階積分電路Π 的電阻Rw2、Rw3、Rw4、Rw5均懸空；所述鏈式分數階積分電路II 的電容Cwl、Cw2、Cw3、Cw4均懸空；
[0008] 4、基於鏈式分數階積分電路模塊的0. 3階LU混沌系統電路，其特徵在於：
[0009] (1)LU混沌系統i為： dx , 、 -= a(v-x) dt
[0010] ' - = cv -xz i a = 36. b = 3, c = 2U dt - dz , --= xv-bz dt "
[0011] (2) 0. 3階LU混沌系統ii為： 'dax f 、 -= a{v-x) dta dav ..
[0012] i-- = cv - xz ii a = 36. b = 3, c = 20, a = 0.3 - daz , -= XV-〇Z dta '
[0013] (2)根據0. 3階LU混沌系統ii構造模擬電路，利用運算放大器Ul、運算放大器U2 及電阻和0. 3階積分電路模塊U5、0. 3階積分電路模塊U6、0. 3階積分電路模塊U7構成反 相加法器和反相0. 3階積分器，利用乘法器U3和乘法器U4實現乘法運算，所述運算放大器 U1和運算放大器U2採用LF347N，所述乘法器U3和乘法器U4採用AD633JN ;
[0014] 所述運算放大器U1連接運算放大器U2、乘法器U3、乘法器U4和0. 3階積分電路 模塊U5、0. 3階積分電路模塊U6，所述運算放大器U2連接乘法器U3和0. 3階積分電路模塊 U7，所述乘法器U3連接運算放大器U1，所述乘法器U4連接運算放大器U2 ;
[0015] 所述運算放大器U1的第1引腳通過電阻R8與U1的第6引腳相接，第2引腳通過 電阻R6與第1引腳相接，第3、5、10、12引腳接地，第4引腳接VCC，第11引腳接VEE，第6 引腳接鏈式分數階積分電路U7的P引腳，第7引腳接輸出y，通過電阻R1與第13引腳相 接，通過電阻R5與第2引腳相接，接乘法器U4的第1引腳，接鏈式分數階積分電路U8的P1 引腳，第8引腳接輸出X，通過電阻R4與第9引腳相接，接乘法器U3的第1引腳，接乘法器 U4的第3引腳，接鏈式分數階積分電路U6的P1引腳，第9引腳接鏈式分數階積分電路U5 的P引腳，第13引腳通過電阻R2與第14引腳相接，第14引腳通過電阻R3與第9引腳相 接；
[0016] 所述運算放大器U2的第1、2、6、7引腳懸空，第3、5、10、12引腳接地，第4引腳接 VCC，第11引腳接VEE，第8引腳輸出Z，通過電阻R12與第9引腳相接，接乘法器U3的第3 引腳，接接鏈式分數階積分電路U10的P1引腳，第9引腳接鏈式分數階積分電路U9的P引 腳，第13引腳通過電阻R9接第14引腳，第14引腳通過電阻R11接第9引腳；
[0017] 所述乘法器U3的第1引腳接U1的第8腳，第3引腳接U2的第8引腳，第2、4、6 引腳均接地，第5引腳接VEE，第7引腳通過電阻R7接U1第6引腳，第8引腳接VCC ;
[0018] 所述乘法器U4的第1引腳接U1的第7腳，第3引腳接U1的第8引腳，第2、4、6 引腳均接地，第5引腳接VEE，第7引腳通過電阻R10接U2第13引腳，第8引腳接VCC。
[0019] 所述0. 3階積分電路模塊U5-U6中的U5的PI1、PI2、PI、P2、P3、P4弓丨腳懸空，P 引腳接運算放大器U1的第9引腳，U6的P、P2、P3、P4引腳懸空，P1引腳接接運算放大器U1 的第8引腳，U5級聯輸出引腳P01接U6的PI1，U5的P02接U6的PI2 ;
[0020] 所述0. 3階積分電路模塊U7-U8中的U7的PI1、PI2、PI、P2、P3、P4弓丨腳懸空，P 引腳接運算放大器U1的第6引腳，U8的P、P2、P3、P4引腳懸空，P1引腳接接運算放大器U1 的第7引腳，U7級聯輸出引腳P01接U8的PI1，U7的P02接U8的PI2 ;
[0021] 所述0. 3階積分電路模塊U9-U10中的U9的PI1、PI2、P1、P2、P3、P4引腳懸空，P 引腳接運算放大器U2的第9引腳，U10的P、P2、P3、P4引腳懸空，P1引腳接接運算放大器 U2的第8引腳，U9級聯輸出引腳P01接U10的PI1，U9的P02接U10的PI2。
[0022] 本發明的有益果是：採用鏈式結構，設計製作了 PCB電路，電路由四部分組成，每 部分又由四個電阻和一個電位器串聯後，與四個電容並聯組成的通用分數階積分模塊電 路，〇. 3階分數階積分電路由五部分組成，因此要用2個通用分數階積分模塊電路進行串聯 組成，採用這種方法的實現〇. 3階分數階混沌系統電路，可靠性高，不易出錯。

【專利附圖】

【附圖說明】
[0023] 圖1為本發明的鏈式分數階積分電路模塊內部結構示意圖（a)、內部實際連接圖 (b)和0. 3階積分電路實際連接圖（c)。
[0024] 圖2為本發明優選實施例的電路連接結構示意圖。
[0025] 圖3和圖4為本發明的電路實際連接圖。

【具體實施方式】
[0026] 下面結合附圖和優選實施例對本發明作更進一步的詳細描述，參見圖1-圖4。
[0027] 1、一種鏈式分數階積分電路模塊，其特徵是在於：電阻Rx與電容Cx並聯，形成第 一部分，電阻Ry與電容Cy並聯，形成第二部分，電阻Rz與電容Cz並聯，形成第三部分，電 阻 Rw與電容Cw並聯，形成第四部分，級聯輸入引腳PI1、PI2和輸出引腳P接第一部分，第 一部分接輸出引腳P1和第二部分，第二部分接輸出引腳P2和第三部分，第三部分接輸出引 腳P3和第四部分，第四部分接輸出引腳P4和級聯輸出引腳P01、P02。
[0028] 2、根據權利要求1所述一種鏈式分數階積分電路模塊，其特徵在於：所述電阻Rx 由電位器Rxl和電阻Rx2、Rx3、Rx4、Rx5串聯組成，所述電容Cx由電容Cxi、Cx2、Cx3、Cx4 並聯組成；所述電阻Ry由電位器Ryl和電阻Ry2、Ry3、Ry4、Ry5串聯組成，所述電容Cy由 電容〇71、〇72、〇73、〇74，並聯組成；所述電阻1^由電位器1^1和電阻1^2、1^3、1^4、1^5串 聯組成，所述電容Cz由電容Czl、Cz2、Cz3、Cz4並聯組成；所述電阻Rw由電位器Rwl和電 阻1^2、1^3、1^4、1^5串聯組成，所述電容〇￥由電容〇￥1、〇￥2、〇￥3、〇￥4並聯組成。
[0029] 3、根據權利要求1所述一種鏈式分數階積分電路模塊，所述0. 3階積分電路模塊， 其特徵在於：所述〇. 3階積分電路模塊由鏈式分數階積分電路I和鏈式分數階積分電路II 級聯組成，所述鏈式分數階積分電路I級聯輸入引腳PIUPI2懸空，所述鏈式分數階積分電 路I輸出引腳P1、P2、P3、P4懸空，所述鏈式分數階積分電路I級聯輸出引腳P01接鏈式分 數階積分電路II的PI1，鏈式分數階積分電路I的P02接鏈式分數階積分電路II的PI2， 鏈式分數階積分電路Π 的P、P2、P3、P4和P01、P02均懸空，所述鏈式分數階積分電路I的 電阻Rx = 2. 05M，所述鏈式分數階積分電路I的電位器Rxl = 51K，所述鏈式分數階積分電 路I的電阻Rx2 = 2M、Rx3 = OK、Rx4 = OK、Rx5 = 0K，所述鏈式分數階積分電路I的電容 Cx = 22. 64uF，所述鏈式分數階積分電路I的電容Cxi = 10uF、Cx2 = 10uF、Cx3 = 2. 2uF、 Cx4 = 470nF ;所述鏈式分數階積分電路I的電阻Ry = 0. 938M，所述鏈式分數階積分電路I 的電位器Ryl = 〇. 5M，所述鏈式分數階積分電路I的電阻Ry2 = 200K、Ry3 = 200K、Ry4 = 20K、Ry5 = 20K，所述鏈式分數階積分電路I的電容Cy = 5. 52uF，所述鏈式分數階積分電路 I的電容Cyl = 2. 2uF、Cy2 = 2. 2uF、Cy3 = luF、Cy4 = 100nF ;所述鏈式分數階積分電路I 的電阻Rz = 0.483M，所述鏈式分數階積分電路I的電位器Rzl = 51K，所述鏈式分數階積 分電路I的電阻Rz2 = 200K、Rz3 = 200K、Rz4 = 20K、Rz5 = 10K，所述鏈式分數階積分電 路I的電容Cz = 1. 2uF，所述鏈式分數階積分電路I的電容Czl = luF、Cz2 = 100nF、Cz3 =100nF、Cz4懸空；所述鏈式分數階積分電路I的電阻Rw = 0. 262M，所述鏈式分數階積分 電路I的電位器Rwl = 51K，所述鏈式分數階積分電路I的電阻Rw2 = 200K、Rw3 = 10K、 Rw4 = 1K、Rw5 = 0K，所述鏈式分數階積分電路I的電容Cw = 0. 246uF，所述鏈式分數階積 分電路 I 的電容 Cwl = 220nF、Cw2 = 10nF、Cw3 = 10nF、Cw4 懸空；
[0030] 所述鏈式分數階積分電路II的電阻Rx = 0. 2498M，所述鏈式分數階積分電路II 的電位器Rxl = 25. 5K，所述鏈式分數階積分電路II的電阻Rx2 = 200K、Rx3 = 20K、Rx4 =2K、Rx5 = 2K，所述鏈式分數階積分電路II的電容Cx = 0. 029uF，所述鏈式分數階積分 電路Π 的電容Cxi = 10nF、Cx2 = 10nF、Cx3 = 10nF、Cx4懸空；所述鏈式分數階積分電路 II的電位器Ryl，所述鏈式分數階積分電路II的電阻Ry2、Ry3、Ry4、Ry5均懸空；所述鏈式 分數階積分電路Π 的電容Cyl、Cy2、Cy3、Cy4均懸空；所述鏈式分數階積分電路II的電位 器Rzl，所述鏈式分數階積分電路II的電阻Rz2、Rz3、Rz4、Rz5均懸空；所述鏈式分數階積 分電路II的電容Czl、C Z2、CZ3、Cz4均懸空；所述鏈式分數階積分電路II的電位器Rwl，所 述鏈式分數階積分電路Π 的電阻Rw2、Rw3、Rw4、Rw5均懸空；所述鏈式分數階積分電路II 的電容Cwl、Cw2、Cw3、Cw4均懸空；
[0031] 4、基於鏈式分數階積分電路模塊的0. 3階LU混沌系統電路，其特徵在於：
[0032] (1)LU混沌系統i為： 今= a(y-x) at
[0033] < = cy -xz i a = 36, b = 3, c = 20 dt dz , --=xy-bz dt
[0034] (2) 0· 3階LU混沌系統ii為： 'dax ,、 dta dav ·.
[0035] i--'- - cy - χζ ii a = 36. b = 3. c = 20, a = 0.3 dta daz , -= xv-bz dta ^
[0036] (2)根據0. 3階LU混沌系統ii構造模擬電路，利用運算放大器Ul、運算放大器U2 及電阻和0. 3階積分電路模塊U5、0. 3階積分電路模塊U6、0. 3階積分電路模塊U7構成反 相加法器和反相〇. 3階積分器，利用乘法器U3和乘法器U4實現乘法運算，所述運算放大器 U1和運算放大器U2採用LF347N，所述乘法器U3和乘法器U4採用AD633JN ;
[0037] 所述運算放大器U1連接運算放大器U2、乘法器U3、乘法器U4和0. 3階積分電路 模塊U5、0. 3階積分電路模塊U6，所述運算放大器U2連接乘法器U3和0. 3階積分電路模塊 U7，所述乘法器U3連接運算放大器U1，所述乘法器U4連接運算放大器U2 ;
[0038] 所述運算放大器U1的第1引腳通過電阻R8與U1的第6引腳相接，第2引腳通過 電阻R6與第1引腳相接，第3、5、10、12引腳接地，第4引腳接VCC，第11引腳接VEE，第6 引腳接鏈式分數階積分電路U7的P引腳，第7引腳接輸出y，通過電阻R1與第13引腳相 接，通過電阻R5與第2引腳相接，接乘法器U4的第1引腳，接鏈式分數階積分電路U8的P1 引腳，第8引腳接輸出X，通過電阻R4與第9引腳相接，接乘法器U3的第1引腳，接乘法器 U4的第3引腳，接鏈式分數階積分電路U6的P1引腳，第9引腳接鏈式分數階積分電路U5 的P引腳，第13引腳通過電阻R2與第14引腳相接，第14引腳通過電阻R3與第9引腳相 接；
[0039] 所述運算放大器U2的第1、2、6、7引腳懸空，第3、5、10、12引腳接地，第4引腳接 VCC，第11引腳接VEE，第8引腳輸出Z，通過電阻R12與第9引腳相接，接乘法器U3的第3 引腳，接接鏈式分數階積分電路U10的P1引腳，第9引腳接鏈式分數階積分電路U9的P引 腳，第13引腳通過電阻R9接第14引腳，第14引腳通過電阻R11接第9引腳；
[0040] 所述乘法器U3的第1引腳接U1的第8腳，第3引腳接U2的第8引腳，第2、4、6 引腳均接地，第5引腳接VEE，第7引腳通過電阻R7接U1第6引腳，第8引腳接VCC ;
[0041] 所述乘法器U4的第1引腳接U1的第7腳，第3引腳接U1的第8引腳，第2、4、6 引腳均接地，第5引腳接VEE，第7引腳通過電阻R10接U2第13引腳，第8引腳接VCC。
[0042] 所述0. 3階積分電路模塊U5-U6中的U5的PI1、PI2、PI、P2、P3、P4弓丨腳懸空，P 引腳接運算放大器U1的第9引腳，U6的P、P2、P3、P4引腳懸空，P1引腳接接運算放大器U1 的第8引腳，U5級聯輸出引腳P01接U6的PI1，U5的P02接U6的PI2 ;
[0043] 所述0· 3階積分電路模塊U7-U8中的U7的PI1、PI2、PI、P2、P3、P4弓丨腳懸空，P 引腳接運算放大器U1的第6引腳，U8的P、P2、P3、P4引腳懸空，P1引腳接接運算放大器U1 的第7引腳，U7級聯輸出引腳P01接U8的PI1，U7的P02接U8的PI2 ;
[0044] 所述0. 3階積分電路模塊U9-U10中的U9的PI1、PI2、PI、P2、P3、P4引腳懸空，P 引腳接運算放大器U2的第9引腳，U10的P、P2、P3、P4引腳懸空，P1引腳接接運算放大器 U2的第8引腳，U9級聯輸出引腳P01接U10的PI1，U9的P02接U10的PI2。
[0045] 電路中電阻 R1 = R4 = 2. 78kΩ，R2 = R3 = R6 = R8 = R9 = Rll = 10kΩ，R5 = 5k Ω，R7 = RIO = lk Ω，R12 = 33. 33k Ω。
[0046] 當然，上述說明並非對本發明的限制，本發明也不僅限於上述舉例，本【技術領域】的 普通技術人員在本發明的實質範圍內所做出的變化、改型、添加或替換，也屬於本發明的保 護範圍。
【權利要求】
1. 一種鏈式分數階積分電路模塊，其特徵是在於：電阻Rx與電容Cx並聯，形成第一部 分，電阻Ry與電容Cy並聯，形成第二部分，電阻Rz與電容Cz並聯，形成第三部分，電阻Rw 與電容Cw並聯，形成第四部分，級聯輸入引腳PI1、PI2和輸出引腳P接第一部分，第一部分 接輸出引腳Pl和第二部分，第二部分接輸出引腳P2和第三部分，第三部分接輸出引腳P3 和第四部分，第四部分接輸出引腳P4和級聯輸出引腳P01、P02。
2. 根據權利要求1所述一種鏈式分數階積分電路模塊，其特徵在於：所述電阻Rx由電 位器1^1和電阻1^2、1^3、1^4、1^5串聯組成，所述電容〇1由電容〇11、〇12、〇13、〇14並聯 組成；所述電阻Ry由電位器Ryl和電阻Ry2、Ry3、Ry4、Ry5串聯組成，所述電容Cy由電容 〇71、〇72、〇73、〇74，並聯組成；所述電阻1^由電位器1^1和電阻1^2、1^3、1^4、1^5串聯組 成，所述電容Cz由電容〇21、〇22、〇23、〇24並聯組成；所述電阻1^由電位器1^1和電阻1^2、 Rw3、Rw4、Rw5串聯組成，所述電容Cw由電容Cwl、Cw2、Cw3、Cw4並聯組成。
3. 根據權利要求1所述一種鏈式分數階積分電路模塊，所述0. 3階積分電路模塊，其特 徵在於：所述0. 3階積分電路模塊由鏈式分數階積分電路I和鏈式分數階積分電路II級聯 組成，所述鏈式分數階積分電路I級聯輸入引腳PIUPI2懸空，所述鏈式分數階積分電路I 輸出引腳P1、P2、P3、P4懸空，所述鏈式分數階積分電路I級聯輸出引腳POl接鏈式分數階 積分電路II的PI1，鏈式分數階積分電路I的P02接鏈式分數階積分電路II的PI2,鏈式 分數階積分電路Π的P、P2、P3、P4和P01、P02均懸空，所述鏈式分數階積分電路I的電阻 Rx= 2. 05M，所述鏈式分數階積分電路I的電位器Rxl= 51K，所述鏈式分數階積分電路I 的電阻Rx2 = 2M、Rx3 = 0K、Rx4 = 0K、Rx5 = 0K，所述鏈式分數階積分電路I的電容Cx= 22. 64uF，所述鏈式分數階積分電路I的電容Cxl= 10uF、Cx2 = 10uF、Cx3 = 2. 2uF、Cx4 = 470nF;所述鏈式分數階積分電路I的電阻Ry= 0. 938M，所述鏈式分數階積分電路I的電 位器Ryl= 0. 5M，所述鏈式分數階積分電路I的電阻Ry2 = 200K、Ry3 = 200K、Ry4 = 20K、 Ry5 = 20K，所述鏈式分數階積分電路I的電容Cy= 5. 52uF，所述鏈式分數階積分電路I的 電容Cyl= 2. 2uF、Cy2 = 2. 2uF、Cy3 =luF、Cy4 =IOOnF;所述鏈式分數階積分電路I的 電阻Rz= 0. 483M，所述鏈式分數階積分電路I的電位器Rzl= 51K，所述鏈式分數階積分 電路I的電阻Rz2 = 200K、Rz3 = 200K、Rz4 = 20K、Rz5 = 10K，所述鏈式分數階積分電路 I的電容Cz=I. 2uF，所述鏈式分數階積分電路I的電容Czl=luF、Cz2 = 100nF、Cz3 = 100nF、Cz4懸空；所述鏈式分數階積分電路I的電阻Rw= 0. 262M，所述鏈式分數階積分電 路I的電位器Rwl= 51K，所述鏈式分數階積分電路I的電阻Rw2 = 200K、Rw3 = 10K、Rw4 =IK、Rw5 = 0K，所述鏈式分數階積分電路I的電容Cw= 0. 246uF，所述鏈式分數階積分 電路I的電容Cwl= 220nF、Cw2 = 10nF、Cw3 = 10nF、Cw4 懸空； 所述鏈式分數階積分電路II的電阻Rx= 〇. 2498M，所述鏈式分數階積分電路II的電 位器Rxl= 25. 5K，所述鏈式分數階積分電路II的電阻Rx2 = 200K、Rx3 = 20K、Rx4 = 2K、 Rx5 = 2K，所述鏈式分數階積分電路II的電容Cx= 0. 029uF，所述鏈式分數階積分電路II 的電容Cxl= 10nF、Cx2 = 10nF、Cx3 = 10nF、Cx4懸空；所述鏈式分數階積分電路II的電 位器Ryl，所述鏈式分數階積分電路II的電阻Ry2、Ry3、Ry4、Ry5均懸空；所述鏈式分數階 積分電路Π的電容Cyl、Cy2、Cy3、Cy4均懸空；所述鏈式分數階積分電路II的電位器Rzl， 所述鏈式分數階積分電路II的電阻Rz2、Rz3、Rz4、Rz5均懸空；所述鏈式分數階積分電路 II的電容Czl、CZ2、CZ3、Cz4均懸空；所述鏈式分數階積分電路II的電位器Rwl，所述鏈式 分數階積分電路11的電阻咖2、1^3、1^4、1^5均懸空；所述鏈式分數階積分電路11的電容Cwl、Cw2、Cw3、Cw4 均懸空。
4.基於鏈式分數階積分電路模塊的0. 3階LU混沌系統電路，其特徵在於： (1)Lii混沛系統i為：
(2) 0. 3階LU混沌系統ii為：
(2)根據0. 3階LU混沌系統ii構造模擬電路，利用運算放大器U1、運算放大器U2及 電阻和0. 3階積分電路模塊U5、0. 3階積分電路模塊U6、0. 3階積分電路模塊U7構成反相 加法器和反相〇. 3階積分器，利用乘法器U3和乘法器U4實現乘法運算，所述運算放大器Ul 和運算放大器U2採用LF347N，所述乘法器U3和乘法器U4採用AD633JN; 所述運算放大器Ul連接運算放大器U2、乘法器U3、乘法器U4和0. 3階積分電路模塊U5、0. 3階積分電路模塊U6，所述運算放大器U2連接乘法器U3和0. 3階積分電路模塊U7， 所述乘法器U3連接運算放大器Ul，所述乘法器U4連接運算放大器U2 ; 所述運算放大器Ul的第1引腳通過電阻R8與Ul的第6引腳相接，第2引腳通過電阻R6與第1引腳相接，第3、5、10、12引腳接地，第4引腳接VCC，第11引腳接VEE，第6引腳接 鏈式分數階積分電路U7的P引腳，第7引腳接輸出y，通過電阻Rl與第13引腳相接，通過 電阻R5與第2引腳相接，接乘法器U4的第1引腳，接鏈式分數階積分電路U8的Pl引腳， 第8引腳接輸出X，通過電阻R4與第9引腳相接，接乘法器U3的第1引腳，接乘法器U4的 第3引腳，接鏈式分數階積分電路U6的Pl引腳，第9引腳接鏈式分數階積分電路U5的P 引腳，第13引腳通過電阻R2與第14引腳相接，第14引腳通過電阻R3與第9引腳相接； 所述運算放大器U2的第1、2、6、7引腳懸空，第3、5、10、12引腳接地，第4引腳接VCC， 第11引腳接VEE，第8引腳輸出z，通過電阻R12與第9引腳相接，接乘法器U3的第3引腳， 接接鏈式分數階積分電路UlO的Pl引腳，第9引腳接鏈式分數階積分電路U9的P引腳，第 13引腳通過電阻R9接第14引腳，第14引腳通過電阻Rll接第9引腳； 所述乘法器U3的第1引腳接Ul的第8腳，第3引腳接U2的第8引腳，第2、4、6引腳 均接地，第5引腳接VEE，第7引腳通過電阻R7接Ul第6引腳，第8引腳接VCC; 所述乘法器U4的第1引腳接Ul的第7腳，第3引腳接Ul的第8引腳，第2、4、6引腳 均接地，第5引腳接VEE，第7引腳通過電阻RlO接U2第13引腳，第8引腳接VCC。 所述0. 3階積分電路模塊U5-U6中的U5的PI1、PI2、PI、P2、P3、P4引腳懸空，P引腳 接運算放大器Ul的第9引腳，U6的P、P2、P3、P4引腳懸空，Pl引腳接接運算放大器Ul的 第8引腳，U5級聯輸出引腳POl接U6的PI1，U5的P02接U6的PI2 ; 所述〇. 3階積分電路模塊U7-U8中的U7的PI1、PI2、PI、P2、P3、P4引腳懸空，P引腳 接運算放大器Ul的第6引腳，U8的P、P2、P3、P4引腳懸空，Pl引腳接接運算放大器Ul的 第7引腳，U7級聯輸出引腳POl接U8的PI1，U7的P02接U8的PI2 ; 所述〇. 3階積分電路模塊U9-U10中的U9的？11、？12、？1、？2、？3、？4引腳懸空沖引腳 接運算放大器U2的第9引腳，UlO的？、？2、？3、？4引腳懸空，？1引腳接接運算放大器似的 第8引腳，U9級聯輸出引腳POl接UlO的PI1，U9的P02接UlO的PI2。
【文檔編號】H04L9/00GK104270241SQ201410483822
【公開日】2015年1月7日 申請日期:2014年9月19日 優先權日:2014年9月19日
【發明者】胡春華 申請人:胡春華