薄膜電晶體及其製造方法、陣列基板和顯示裝置與流程

2023-07-12 08:44:11

本發明涉及顯示技術領域，特別涉及一種薄膜電晶體及其製造方法、陣列基板和顯示裝置。

背景技術：

隨著顯示技術領域的發展，碳納米管材料由於其優異的電學性能，經常作為有源層的材料，應用到薄膜電晶體器件。為了保證器件正常工作，需要薄膜電晶體器件的源、漏極和有源層之間形成良好的歐姆接觸，即薄膜電晶體的源、漏極與碳納米管有源層之間具有低的金屬接觸電阻。因此，如何形成良好的歐姆接觸，成為人們廣泛關注的問題。

現有技術中，通常採用鈀(Pd)，金(Au)等高功函數的貴金屬作為薄膜電晶體器件的源、漏極，來形成良好的歐姆接觸。

在實現本發明的過程中，發明人發現現有技術至少存在以下問題：

現有技術中，採用Pd、Au等高功函數的貴金屬作為薄膜電晶體器件的源、漏極，來形成良好的歐姆接觸，製作成本較高。

技術實現要素：

為了解決使用高功函數的貴金屬作為源、漏極，造成的製作成本高的問題，本發明實施例提供了一種薄膜電晶體及其製造方法、陣列基板和顯示裝置。所述技術方案如下：

第一方面，提供了一種薄膜電晶體，所述薄膜電晶體包括：

襯底基板；

在所述襯底基板上形成有固定電荷結構；

在形成有所述固定電荷結構的襯底基板上形成有有源層、源極、漏極和柵極，所述有源層分別與所述源極和所述漏極連接；

其中，所述固定電荷結構上的電荷為固定電荷，所述固定電荷結構包括：第一固定電荷塊和第二固定電荷塊，所述源極在所述第一固定電荷塊上的正投影位於所述第一固定電荷塊所在區域內，所述漏極在所述第二固定電荷塊上的正投影位於所述第二固定電荷塊所在區域內，且所述固定電荷結構與所述有源層接觸。

可選的，所述固定電荷結構上的電荷為負電荷，所述固定電荷結構的材質為三氧化二鋁。

可選的，所述固定電荷結構上的電荷為正電荷，所述固定電荷結構的材質為氮化矽。

可選的，在所述襯底基板上形成有緩衝層；

在所述緩衝層上形成有第一過孔和第二過孔；

在形成有所述緩衝層的所述襯底基板上形成有所述固定電荷結構，所述固定電荷結構與所述緩衝層位於同一層，其中，所述第一固定電荷塊位於所述第一過孔內，所述第二固定電荷塊位於所述第二過孔內；

在形成有所述固定電荷結構的襯底基板上形成有所述有源層；

在形成有所述有源層的襯底基板上形成有所述源極和所述漏極；

在形成有所述源極和所述漏極的襯底基板上依次形成有柵絕緣層和所述柵極。

第二方面，提供了一種陣列基板，所述陣列基板包括：第一方面中任一所述的薄膜電晶體。

第三方面，提供了一種顯示面板，所述顯示面板包括：第二方面所述的陣列基板。

第四方面，提供了一種薄膜電晶體的製造方法，所述製造方法包括：

在襯底基板上形成固定電荷結構；

在形成有所述固定電荷結構的襯底基板上形成有源層、源極、漏極和柵極，所述有源層分別與所述源極和所述漏極連接；

其中，所述固定電荷結構上的電荷為固定電荷，所述固定電荷結構包括：第一固定電荷塊和第二固定電荷塊，所述源極在所述第一固定電荷塊上的正投影位於所述第一固定電荷塊所在區域內，所述漏極在所述第二固定電荷塊上的正投影位於所述第二固定電荷塊所在區域內，且所述固定電荷結構與所述有源層接觸。

可選的，所述固定電荷結構上的電荷為負電荷，所述固定電荷結構的材質為三氧化二鋁。

可選的，所述固定電荷結構上的電荷為正電荷，所述固定電荷結構的材質為氮化矽。

可選的，所述在襯底基板上形成固定電荷結構，所述在形成有所述固定電荷結構的襯底基板上形成有源層、源極、漏極和柵極，所述有源層分別與所述源極和所述漏極連接，包括：

在所述襯底基板上形成緩衝層；

在所述緩衝層上形成第一過孔和第二過孔；

在形成有所述緩衝層的所述襯底基板上形成所述固定電荷結構，所述固定電荷結構與所述緩衝層位於同一層，其中，所述第一固定電荷塊位於所述第一過孔內，所述第二固定電荷塊位於所述第二過孔內；

在形成有所述固定電荷結構的襯底基板上形成所述有源層；

在形成有所述有源層的襯底基板上形成所述源極和所述漏極；

在形成有所述源極和所述漏極的襯底基板上依次形成柵絕緣層和所述柵極。

本發明實施例提供的技術方案帶來的有益效果是：

本發明實施例提供的薄膜電晶體及其製造方法、陣列基板和顯示裝置，通過在襯底基板上形成固定電荷結構，對與源、漏極接觸的有源層區域進行靜電摻雜，改變有源層的費米能級高度及載流子濃度，使得源、漏極與有源層之間形成良好的歐姆接觸。無需使用高功函數的貴金屬作為源、漏極，即可在源、漏極和有源層之間形成良好的歐姆接觸，降低了薄膜電晶體的製造成本。

附圖說明

為了更清楚地說明本發明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。

圖1是本發明一示意性實施例提供的一種薄膜電晶體結構示意圖；

圖2是本發明一示意性實施例提供的另一種薄膜電晶體結構示意圖；

圖3是本發明一示意性實施例提供的一種薄膜電晶體製造方法流程圖；

圖4是本發明一示意性實施例提供的另一種薄膜電晶體製造方法流程圖。

具體實施方式

為使本發明的目的、技術方案和優點更加清楚，下面將結合附圖對本發明實施方式作進一步地詳細描述。

圖1是本發明實施例提供的一種薄膜電晶體的結構示意圖，如圖1所示，該薄膜電晶體包括：

襯底基板11。

在襯底基板11上形成有固定電荷結構12。

在形成有固定電荷結構12的襯底基板11上形成有有源層13、源極14、漏極15和柵極16，有源層13分別與源極14和漏極15連接。其中，有源層13可以由碳納米管制成。

進一步地，固定電荷結構12上的電荷為固定電荷，固定電荷結構12包括：第一固定電荷塊121和第二固定電荷塊122，源極14在第一固定電荷塊121上的正投影位於第一固定電荷塊121所在區域內，漏極15在第二固定電荷塊122上的正投影位於第二固定電荷塊122所在區域內，且固定電荷結構12與有源層13接觸。

綜上所述，本發明實施例提供的薄膜電晶體，通過在襯底基板上形成固定電荷結構，對與源、漏極接觸的有源層區域進行靜電摻雜，改變有源層的費米能級高度及載流子濃度，使得源、漏極與有源層之間形成良好的歐姆接觸。無需使用高功函數的貴金屬作為源、漏極，即可在源、漏極和有源層之間形成良好的歐姆接觸，降低了薄膜電晶體的製造成本。

需要說明的是，圖1所示的薄膜電晶體結構中，柵極和柵絕緣層位於源、漏極之上，這種結構稱為頂柵結構，在實際應用中，柵極和柵絕緣層也可以位於源、漏極之下，具體的結構如圖2所示。圖2中其他結構可以參考圖1，本發明實施例對此不做贅述。

其中，固定電荷結構上的電荷可以為負電荷，該固定電荷結構的材質可以為三氧化二鋁；進一步地，固定電荷結構上的電荷也可以為正電荷，該固定電荷結構的材質可以為氮化矽。具體的，當需要源、漏極和有源層之間形成P型歐姆接觸的時候，可以將具有負電荷的三氧化二鋁設置為固定電荷結構；當需要源、漏極和有源層之間形成N型歐姆接觸的時候，可以將具有正電荷的氮化矽設置為固定電荷結構。

圖1是當本發明實施例提供的薄膜電晶體為採用頂柵結構的薄膜電晶體時的結構示意圖，如圖1所示，在襯底基板11上形成有緩衝層17，該緩衝層的材料可以為氧化矽(SiOx)；在該緩衝層17上形成有第一過孔和第二過孔；在形成有緩衝層17的襯底基板11上形成有固定電荷結構12，該固定電荷結構12與緩衝層17位於同一層，這樣可以使得之後形成的有源層是平坦的一層，有利於減小段差。具體的，第一固定電荷塊121位於第一過孔內，第二固定電荷塊122位於第二過孔內。

進一步地，在形成有固定電荷結構12的襯底基板11上形成有有源層13；在形成有有源層13的襯底基板11上形成有源極14和漏極15；在形成有源極14和漏極15的襯底基板11上依次形成有柵絕緣層18和柵極16；在形成有柵極16的襯底基板11上形成有鈍化層19。

進一步地，鈍化層19上形成有至少一個過孔，每個過孔填充有金屬材料，該至少一個過孔與源極14、漏極15和柵極16中的至少一個連通。也即是，鈍化層19上可以形成一個或多個過孔，示例的，鈍化層上可以形成有3個過孔，源極14可以通過一個過孔與數據線連接，漏極15可以通過一個過孔與像素電極連接，柵極16可以通過一個過孔與信號線連接；實際應用中，柵極和信號線可以同層設置，源極與數據線可以同層設置，此時，只需設置一個過孔來實現漏極與像素電極的連接即可。

示例的，在圖1所示的薄膜電晶體中，鈍化層上設置有通過金屬材料與源極、漏極、柵極分別連通的三個過孔，其中，填充在第一過孔201的金屬材料穿過鈍化層及柵絕緣層與源極連通，填充在第二過孔202的金屬材料穿過鈍化層與柵極連通，填充在第三過孔203的金屬材料穿過鈍化層及柵絕緣層與漏極連通。

在圖2所示的薄膜電晶體中，柵極與信號線同層設置，鈍化層上設置有通過金屬材料與源極、漏極分別連通的兩個過孔，填充在第一過孔201的金屬材料穿過鈍化層與源極連通，填充在第三過孔203的金屬材料穿過鈍化層與漏極連通。其中，該金屬材料可以為氧化銦錫(英文：Indium Tin Oxide；簡稱：ITO)。

需要說明的是，圖1和圖2所示的薄膜電晶體只是示意性說明，凡在圖1和圖2的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。

綜上所述，本發明實施例提供的薄膜電晶體，通過在襯底基板上形成固定電荷結構，對與源、漏極接觸的有源層區域進行靜電摻雜，改變有源層的費米能級高度及載流子濃度，使得源、漏極與有源層之間形成良好的歐姆接觸。無需使用高功函數的貴金屬作為源、漏極，即可在源、漏極和有源層之間形成良好的歐姆接觸，降低了薄膜電晶體的製造成本。

圖3是本發明實施例提供的一種薄膜電晶體的製造方法的流程圖，該薄膜電晶體的製造方法可以應用於製造本發明實施例提供的薄膜電晶體。該薄膜電晶體的製造方法可以包括如下幾個步驟：

步驟301、在襯底基板上形成固定電荷結構。

步驟301、在形成有固定電荷結構的襯底基板上形成有源層、源極、漏極和柵極，有源層分別與源極和漏極連接。

其中，固定電荷結構上的電荷為固定電荷，該固定電荷結構包括：第一固定電荷塊和第二固定電荷塊，源極在第一固定電荷塊上的正投影位於第一固定電荷塊所在區域內，漏極在第二固定電荷塊上的正投影位於第二固定電荷塊所在區域內。

綜上所述，本發明實施例提供的薄膜電晶體製造方法，通過在襯底基板上形成固定電荷結構，對與源、漏極接觸的有源層區域進行靜電摻雜，改變有源層的費米能級高度及載流子濃度，使得源、漏極與有源層之間形成良好的歐姆接觸。無需使用高功函數的貴金屬作為源、漏極，即可在源、漏極和有源層之間形成良好的歐姆接觸，降低了薄膜電晶體的製造成本。

圖4是本發明實施例提供的另一種薄膜電晶體的製造方法的流程圖，該薄膜電晶體的製造方法可以應用於製造本發明實施例提供的薄膜電晶體。該薄膜電晶體的製造方法可以包括如下幾個步驟：

步驟401、在襯底基板上形成固定電荷結構。

可選的，該襯底基板的製作材料包括玻璃、矽片、石英以及塑料等透明材料，優選為玻璃。

示例的，如圖1所示，當本發明實施例提供的薄膜電晶體為採用頂柵結構的薄膜電晶體時，可以在襯底基板上形成緩衝層，在緩衝層上形成過孔，在形成有過孔的緩衝層上形成固定電荷結構。

具體的，可以在350攝氏度的條件下，在襯底基板上通過等離子體增強化學氣相沉積法(英文：Plasma Enhanced Chemical Vapor Deposition；簡稱：PECVD)形成緩衝層，該緩衝層的厚度可以為100納米(nm)；然後通過一次構圖工藝在位於襯底基板上的緩衝層上形成過孔，該一次構圖工藝可以包括：光刻塗覆、曝光、顯影、刻蝕和光刻膠剝離。具體的，先通過光刻塗覆、曝光、顯影定義出固定電荷結構在緩衝層上的位置，再通過刻蝕、光刻膠剝離形成過孔。其中，該刻蝕工藝可以為在四氟化碳和氧氣的環境下，進行的幹法刻蝕；進一步地，通過沉積的方式形成固定電荷結構膜層，再對該固定電荷結構膜層通過一次構圖工藝形成位於緩衝層過孔內的固定電荷結構，該一次構圖工藝可以包括：光刻塗覆、曝光、顯影、刻蝕和光刻膠剝離。其中，該刻蝕工藝可以為在四氟化碳和氧氣的環境下進行的幹法刻蝕。

示例的，如圖2所示，當本發明實施例提供的薄膜電晶體為普通的薄膜電晶體時，可以在襯底基板上形成柵極金屬圖形，其中，該柵極金屬圖形包括：柵極和信號線。在形成有柵極金屬圖形的襯底基板上形成柵絕緣層，在形成有柵絕緣層的襯底基板上形成固定電荷結構。

具體的，可以在襯底基板上通過沉積、塗敷、濺射等多種方式中的其中一種形成柵極金屬層，然後對該柵極金屬層通過一次構圖工藝形成柵極金屬圖形，該一次構圖工藝可以包括：光刻塗覆、曝光、顯影、刻蝕和光刻膠剝離；進一步地，通過沉積、塗敷、濺射等多種方式中的其中一種形成柵絕緣層膜層，再對該柵絕緣層膜層通過一次構圖工藝形成柵絕緣層，該一次構圖工藝可以包括：光刻塗覆、曝光、顯影、刻蝕和光刻膠剝離；進一步地，通過沉積形成一層固定電荷結構膜層，該固定電荷結構膜層的厚度範圍可以為50nm～100nm，本發明實施例以厚度為100nm為例進行說明。然後對該固定電荷結構膜層通過一次構圖工藝形成固定電荷結構，該一次構圖工藝可以包括：光刻塗覆、曝光、顯影、刻蝕和光刻膠剝離。其中，該刻蝕工藝可以為在四氟化碳和氧氣的環境下，進行的幹法刻蝕。

步驟402、在形成有固定電荷結構的襯底基板上形成有源層。

具體的，在形成有固定電荷結構的襯底基板上通過浸塗、旋塗等多種方式中的其中一種形成有源層膜層，再對該有源層膜層通過一次構圖工藝形成有源層，該一次構圖工藝包括：光刻塗覆、曝光、顯影、刻蝕和光刻膠剝離。其中，該刻蝕工藝可以為在氧氣的環境下進行的反應離子刻蝕(英文：Reactive Ion Etching；簡稱：RIE)。

步驟403、在形成有有源層的襯底基板上形成源、漏極。

示例的，如圖1所示，當本發明實施例提供的薄膜電晶體為採用頂柵結構的薄膜電晶體時，可以在形成有有源層的襯底基板上形成源、漏極，在形成有源、漏極的襯底基板上形成柵絕緣層，在形成有柵絕緣層的襯底基板上形成柵極。

具體的，可以在形成有有源層的襯底基板上通過沉積、塗敷、濺射等多種方式中的其中一種形成源、漏極金屬層，然後對該源、漏極金屬層通過一次構圖工藝形成源、漏極，該一次構圖工藝可以包括：光刻塗覆、曝光、顯影、刻蝕和光刻膠剝離；進一步地，通過PECVD形成柵絕緣層，其中，該柵絕緣層的材料可以為SiOx，該柵絕緣層的厚度可以為100nm；進一步地，通過濺射、沉積的方式形成柵極金屬層，其中，該柵極金屬層的材料可以為鉬(Mo)，該柵極金屬層的厚度可以為220nm，然後對該柵極金屬層通過一次構圖工藝形成柵極，該一次構圖工藝可以包括：光刻塗覆、曝光、顯影、刻蝕和光刻膠剝離。

示例的，如圖2所示，當本發明實施例提供的薄膜電晶體為普通的薄膜電晶體時，可以在形成有有源層的襯底基板上形成源、漏極。

具體的，可以在形成有有源層的襯底基板上通過沉積、塗敷、濺射等多種方式中的其中一種形成源、漏極金屬層，其中，該源、漏極金屬層的材料可以為銅(Cu)或者鎳(Ni)，該源、漏極金屬層的厚度可以為100nm，然後對該源、漏極金屬層通過一次構圖工藝形成源、漏極，該一次構圖工藝可以包括：光刻塗覆、曝光、顯影、刻蝕和光刻膠剝離。

步驟404、在形成有源、漏極的襯底基板上形成鈍化層。

具體的，在形成有源、漏極的襯底基板上通過PECVD形成鈍化層，該鈍化層的厚度可以為300nm。其中，該鈍化層的材料可以為氮化矽(SiNx)。

步驟405、在位於襯底基板上的鈍化層上形成過孔。

示例的，如圖1所示，當本發明實施例提供的薄膜電晶體為採用頂柵結構的薄膜電晶體時，可以在鈍化層上形成分別和源極、漏極、柵極連通的第一過孔201、第三過孔203和第二過孔202。

示例的，如圖2所示，當本發明實施例提供的薄膜電晶體為普通的薄膜電晶體時，可以在鈍化層上形成分別和源極、漏極連通的第一過孔201和第三過孔203。

具體的，通過一次構圖工藝在位於襯底基板上的鈍化層上形成過孔，該一次構圖工藝可以包括：光刻塗覆、曝光、顯影、刻蝕和光刻膠剝離。

步驟406、在過孔內填充金屬材料。

具體的，通過濺射的方式在鈍化層上的過孔內沉積金屬材料，其中，該金屬材料可以為ITO，該金屬材料的厚度可以為135nm。然後對沉積的金屬材料進行一次構圖工藝完成製作過程，該一次構圖工藝可以包括：光刻塗覆、曝光、顯影、刻蝕和光刻膠剝離。

綜上所述，本發明實施例提供的薄膜電晶體製造方法，通過在襯底基板上形成固定電荷結構，對與源、漏極接觸的有源層區域進行靜電摻雜，改變有源層的費米能級高度及載流子濃度，使得源、漏極與有源層之間形成良好的歐姆接觸。無需使用高功函數的貴金屬作為源、漏極，即可在源、漏極和有源層之間形成良好的歐姆接觸，降低了薄膜電晶體的製造成本。

所屬領域的技術人員可以清楚地了解到，為描述的方便和簡潔，上述描述的方法的具體步驟，可以參考前述實施例中的對應過程，在此不再贅述。

本發明實施例還提供了一種陣列基板，該陣列基板包括前述任一實施例提供的薄膜電晶體。具體地，該陣列基板包括襯底基板，其中，該陣列基板上的襯底基板和薄膜電晶體的襯底基板為同一襯底基板。該襯底基板上可以設有信號線、數據線、像素電極和前述薄膜電晶體，該薄膜電晶體的漏極可以與像素電極層連接，薄膜電晶體的柵極可以與信號線連接，薄膜電晶體的源極可以與數據線連接。

綜上所述，本發明實施例提供的陣列基板，通過在襯底基板上形成固定電荷結構，對與源、漏極接觸的有源層區域進行靜電摻雜，改變有源層的費米能級高度及載流子濃度，使得源、漏極與有源層之間形成良好的歐姆接觸。無需使用高功函數的貴金屬作為源、漏極，即可在源、漏極和有源層之間形成良好的歐姆接觸，降低了薄膜電晶體的製造成本。

基於相同的發明構思，本發明實施例還提供了一種顯示裝置，該顯示裝置包括前述實施例提供的陣列基板。該顯示裝置通常包括陣列基板和顯示基板，示例的，陣列基板和顯示基板添加液晶後對盒成形，與背光模組等組合形成該顯示裝置。

在具體實施時，本發明實施例提供的顯示裝置可以為手機、平板電腦、電視機、顯示器、筆記本電腦、數碼相框、導航儀等任何具有顯示功能的產品或部件。

綜上所述，本發明實施例提供的顯示裝置，通過在襯底基板上形成固定電荷結構，對與源、漏極接觸的有源層區域進行靜電摻雜，改變有源層的費米能級高度及載流子濃度，使得源、漏極與有源層之間形成良好的歐姆接觸。無需使用高功函數的貴金屬作為源、漏極，即可在源、漏極和有源層之間形成良好的歐姆接觸，降低了薄膜電晶體的製造成本。

以上所述僅為本發明的較佳實施例，並不用以限制本發明，凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。