用於高電壓場效應電晶體的柵蝕刻工藝的製作方法

2023-08-07 06:23:21

專利名稱：用於高電壓場效應電晶體的柵蝕刻工藝的製作方法
技術領域：
本發明涉及用於製作高電壓場效應電晶體的半導體工藝。
背景技術：
高電壓場效應電晶體(HVFET)在半導體領域中是公知的。許多HVFET採用包括延 伸漏極區(extended drain region)的器件結構，該延伸漏極區在器件處於「截止」狀態時 支持或阻擋所施加的高電壓(例如，幾百伏特)。在常規的垂直HVFET結構中，半導體材料 平臺(mesa)形成在導通狀態下用於電流流動的該延伸漏極或漂移區。溝槽柵極結構形成 於基板頂部附近，鄰近設置體區的該平臺的側壁區。施加適當的電壓電勢至柵極導致沿體 區的垂直側壁部分形成導電通道，使得電流會垂直地流過該半導體材料，即，從設置源極區 的基板頂面向下至漏極區所在的基板底部。

發明內容
根據本發明的一個方面，提供了 一種柵極蝕刻處理方法，包括蝕刻第一導電類型 的半導體材料以形成第一和第二溝槽，所述第一和第二溝槽限定出具有第一和第二側壁的 平臺；形成分別覆蓋所述第一和第二側壁的第一和第二介電層；在掩蔽層中形成第一和第 二開口，所述第一和第二開口分別置於在所述平臺的相對側上的第一和第二介電區域上， 所述掩蔽層具有在所述第一和第二開口之間的覆蓋所述平臺的部分，所述部分交疊與所述 平臺頂面一致的所述第一和第二側壁的每個邊緣並超出所述每個邊緣一段距離；通過相應 的第一和第二開口來各向異性地蝕刻所述第一和第二介電區域，以創建第一和第二柵極溝 槽；各向同性地蝕刻所述第一和第二柵極溝槽中的所述第一和第二介電區域，以除去所述 第一和第二側壁部分；在所述第一和第二介電區域的各向同性蝕刻之後，在所述平臺的所 述第一和第二側壁的每個上熱形成柵極氧化物；以及在所述第一和第二柵極溝槽中分別形 成第一和第二柵極構件，所述第一和第二柵極構件包括多晶矽並且通過所述柵極氧化物分 別與所述第一和第二側壁絕緣。根據本發明的另一個方面，提供了一種柵極蝕刻處理方法，包括通過掩蔽層的第 一和第二開口等離子體蝕刻第一和第二氧化物區域以創建第一和第二溝槽，所述第一和第 二溝槽位於半導體材料的平臺的相對側，所述等離子體蝕刻留下覆蓋所述平臺的所述第一 和第二側壁的每個側壁的氧化物層；利用蝕刻劑蝕刻所述第一和第二溝槽中的所述第一和 第二氧化物區域，以去除所述氧化物層，所述蝕刻劑相對於所述半導體材料具有選擇性，使 得所述第一和第二側壁的半導體材料不被破壞；以及在所述平臺的所述第一和第二側壁上 熱生長柵極氧化物。根據本發明的另一個方面，提供了一種柵極蝕刻處理方法，包括通過掩蔽層的第一和第二開口，利用第一蝕刻劑蝕刻第一和第二介電區域以創建分別鄰近半導體材料的平 臺的第一和第二側壁布置的第一和第二溝槽，留下所述第一和第二介電區域的分別覆蓋所 述平臺的所述第一和第二側壁的第一和第二部分，結果所述平臺包括場效應電晶體的延伸 漏極區；以及利用第二蝕刻劑蝕刻所述第一和第二介電區域的所述第一和第二部分，以暴
露所述第一和第二側壁。根據本發明的另一個方面，提供了一種場效應電晶體器件結構，包括在第一氧化 物區域中形成的第一柵極溝槽，所述第一氧化物區域填充了被蝕刻進外延矽材料層的第一 垂直溝槽，在第二氧化物區域中形成的第二柵極溝槽，所述第二氧化物區域填充了被蝕刻 進所述外延矽材料層的第二垂直溝槽，所述第一和第二垂直溝槽限定出在所述第一和第二 垂直溝槽之間的所述矽材料層的平臺，每個柵極溝槽摻雜多晶矽或其他適合材料填充以形 成柵極構件，所述柵極構件鄰近所述外延矽材料層的平臺布置，並且通過在所述平臺的側 壁上熱生長的高質量柵極氧化物而與所述平臺絕緣。


在附圖的圖示中示例性地而非限制性地說明本發明，附圖中圖IA說明在製作工藝中在基板上形成外延層的初始步驟之後的垂直HVFET的示 例性截面圖。圖IB說明在形成矽平臺的垂直溝槽蝕刻之後的圖IA的示例性器件結構。圖IC說明在平臺側壁上形成介電層和使用多晶矽填充溝槽剩餘部分之後圖IB的 示例性器件結構。圖ID說明掩蔽矽基板頂面之後圖IC的示例性器件結構。圖IE說明形成柵極溝槽之後圖ID的示例性器件結構。圖IF說明除去柵極溝槽中覆蓋平臺側壁的氧化物之後圖IE的示例性器件結構。圖IG說明除去掩蔽層、形成平臺側壁的薄柵極氧化物並且隨後填充柵極溝槽之 後圖IF的示例性器件結構。圖IH以透視圖說明圖IG的示例性器件結構，該透視圖示出了與溝槽柵極結構有 關的場板(field plate)。圖II說明形成源極區和體區之後圖IH的示例性器件結構。
具體實施例方式在下述描述中，闡述了具體細節，例如材料類型、尺寸、結構特徵、工藝步驟等，以 便提供對本發明的徹底理解。然而，所屬技術領域的普通技術人員將會理解，實踐本發明可 以不需要這些具體細節。應該理解，圖中的元件是代表性的，為了清楚而未按比例繪製。還要理解，儘管披 露了 N溝道HVFET器件的製作方法，但是通過對所有所示摻雜區使用相反的導電類型也可 以製作P溝道HVFET。此外，儘管圖中看上去示出了單個器件，但是技術人員將會理解，這些 電晶體結構一般是以重複、叉指、或其他複製方式來製作。換言之，通過圖1A-1I中各種示 例工藝步驟製作所示的垂直HVFET器件結構的方法，可以用於構造具有多個平行布置或復 制區域的器件。
圖IA說明在製作工藝中在N+摻雜矽基板11上形成N型半導體材料的外延層12 的初始步驟之後垂直HVFET的示例性截面圖。在一個實施例中，外延層12具有約15μπι至 120 μ m厚的垂直厚度。N+基板11重摻雜以最小化其對流經其至漏電極的電流的電阻，該漏 電極位於成品器件的基板底部上。外延層12的摻雜可以在形成該層時實施。在一個實施 例中，外延層12的摻雜濃度線性漸變，以產生呈現基本上均勻電場分布的延伸漏極區。線 性漸變可終止於外延層12頂面下的某一點。在外延層12形成之後，恰當地掩蔽該半導體晶片的頂面，且隨後在外延層12內蝕 刻形成深的垂直溝槽。圖IB說明製作工藝中在形成矽平臺14的垂直溝槽蝕刻之後的垂直 HVFET的示例性截面側視圖。平臺14的高度和寬度，以及相鄰垂直溝槽之間的間距由器件 的擊穿電壓要求來確定。外延材料12的平臺14最終形成最後的HVFET器件結構的N型漂 移區。應該理解，在各種實施例中，平臺14可沿正交方向(進出紙面的方向)延伸相當大 的橫向距離。在特定實施例中，平臺14形成的N型漂移區的橫向寬度與能夠可靠地製造的 寬度一樣窄，從而實現非常高的擊穿電壓(例如，600V)。圖IC說明在平臺14側壁上形成介電層以形成氧化物區15以及隨後使用多晶矽 或另一合適材料填充溝槽剩餘部分以形成場板3 和3 之後圖IB的示例性器件結構。該 介電層優選包括二氧化矽，儘管也可以使用氮化矽或其他合適的介電材料。在本示例中，氧 化物區1 覆蓋平臺14的側壁19a，而氧化物區1 覆蓋平臺14的相對側的側壁19b。側 壁氧化物區15a和1 還覆蓋每一個相應溝槽內的N+基板11的暴露部分。氧化物區15 可以通過包括熱生長和化學氣相沉積的各種已知方法來形成。在形成側壁氧化物區15之後，使用導電材料填充該溝槽的剩餘開口部分，該導電 材料形成場板3 和35b。隨後使用例如化學機械拋光的常規技術平坦化該基板的頂面。 用於形成場板的導電材料可包括重摻雜多晶矽、金屬(或金屬合金)、矽化物或者其他合適 材料。在成品器件結構中，場板構件3 和3 通常作為電容性極板，用於在HVFET處於截 止狀態時(即，當漏極升高到高電壓電勢時)耗盡電荷的延伸漏極區。在一個實施例中，將 各個場板35與平臺14的側壁19分離的側壁氧化物15的厚度約為4 μ m。圖ID說明掩蔽矽基板頂面之後圖IC的示例性器件結構。在本示例中，掩蔽層21 包括具有開2 和22b的光敏抗蝕劑層，開2 和22b分別位於平臺14相對側的氧化物區 1 和1 上方。注意，直接在平臺14上方的掩蔽層21的部分在該平臺的每側上延伸或交 疊超出側壁19邊緣一距離「d」，以覆蓋氧化物區1 和15b的第一和第二側壁部分。也就 是說，最靠近平臺14的每個開口 22的邊緣與平臺14的側壁19不一致；而是，開口 22故意 偏移，使得每個開口 22的最近邊緣離開相應平臺側壁19 一小的距離。在一個實施例中，交 疊距離「d」約為0. 2μπι至0. 5μπι。圖IE說明形成柵極溝槽2 和24b之後圖ID的示例性器件結構。通過第一電介 質蝕刻(如箭頭沈所示)形成柵極溝槽2 和Mb，該第一電介質蝕刻除去開口 22正下方 區域內的氧化物區15的介電材料。在一個實施例中，第一電介質蝕刻為基本上各向異性的 等離子體蝕刻。向下進行該第一電介質蝕刻26直到期望的或者目標深度，在一個實施例中 該深度約為3 μ m深。例如C4F8/C0/Ar/02氣體的混合物可以用於等離子體蝕刻沈。注意， 第一蝕刻的各向異性性質在柵極溝槽內產生基本上垂直的側壁輪廓，其不延伸或穿透到平 臺14的側壁19。換言之，掩蔽層21的交疊距離「d」為使得通過開口 22進行的各向異性蝕刻不攻擊矽平臺側壁19 ；相反，包含氧化物區15的介電材料的部分在該第一電介質蝕刻之 後仍保持覆蓋側壁19。圖IF說明除去柵極溝槽中覆蓋平臺14側壁19的氧化物之後圖IE的示例性器件 結構。通過掩蔽層21的開口 2 和22b可以進行第二電介質蝕刻(如箭頭四所示)以完 全除去側壁19a和19b上的剩餘氧化物。在一個實施例中，第二電介質蝕刻為溼法蝕刻(例 如，使用含緩衝劑的(bufferecOHF)，該溼法蝕刻在性質上基本上是各向同性的。結果是形 成一對柵極溝槽開口 27a和27b，它們分別暴沿露平臺14的側壁19a和19b的外延矽材料。在所示實施例中，第二電介質蝕刻四是高度選擇性的，這意味著其對介電材料的 蝕刻速率遠快於對矽的蝕刻。使用這種工藝，各個側壁19的矽表面未受損傷，由此允許隨 後在側壁表面上生長高質量的柵極氧化物。此外，由於第二電介質蝕刻的基本上各向同性 的性質，柵極溝槽沿豎向和橫向方向以相似的速率被蝕刻。然而，當第二電介質蝕刻用於除 去矽平臺側壁上剩餘的幾十微米的二氧化矽時，對溝槽柵極開口 27的縱橫比的總體影響 比較不顯著。在一個實施例中，各個柵極溝槽開口 27的橫向寬度約為1. 5μπι寬，且最後深 度約為3. 5μπι。圖IG說明除去掩蔽層21，形成覆蓋側壁19暴露部分的高質量薄(例如 500人) 柵極氧化物並且隨後填充柵極溝槽之後圖IF的示例性器件結構。在一個實施例中，柵極氧 化物層31熱生長為具有100至IOOOA的厚度。在形成柵極氧化物31之前除去掩蔽層21。 使用摻雜多晶矽或其他合適材料填充各個柵極溝槽的剩餘部分，其在完成的器件結構中形 成柵極構件33a和33b。圖IH以透視圖說明圖IG的示例性器件結構，該透視圖示出了與溝槽柵極結構有 關的場板3 和35b。溝槽柵極結構包括柵極構件33，該柵極構件33置為鄰近平臺14的 側壁19並隔著柵極氧化物層31與平臺14的側壁19絕緣。技術人員將會理解，掩蔽層21的交疊距離「d」應充分大，足以使得即使在最壞情 況的掩模未對準誤差時，所得到的掩蔽層21相對於平臺14側壁的交疊仍防止等離子體蝕 刻沈沿任一側壁19攻擊矽材料。類似地，掩蔽層21的掩蔽距離「d」不應太大，而使得在 最壞情況的掩模未對準時，殘留在任一側壁19上的氧化物無法通過合理的第二電介質蝕 刻除去。例如如果交疊距離「d」恰巧太大，則除去覆蓋側壁19的氧化物所需的第二電介質 蝕刻四可能導致過量地減薄留在(即，分隔)柵極構件33和場板35之間的氧化物，潛在 地導致這些元件之間的隔離不充分。圖II說明在外延層12頂部附近形成N+源極區38和P型體區39之後圖IH的示 例性器件結構。可以使用普通沉積、擴散與/或注入工藝技術來分別形成源極區38和體區 39。在形成N+源極區38之後，通過使用常規製作方法形成源極、漏極、柵極、以及電連接到 該器件的各個區域/材料的場板電極(為了清楚而未示於圖中)而完成HVFET。儘管已經結合特定實施例描述本發明，但是本領域技術人員應該理解，在本發明 的範圍內可以進行許多修改和變更。因此，說明書和附圖視為說明而非限制本發明。
權利要求
1.一種柵極蝕刻處理方法，包括蝕刻第一導電類型的半導體材料以形成第一和第二溝槽，所述第一和第二溝槽限定出 具有第一和第二側壁的平臺；形成分別覆蓋所述第一和第二側壁的第一和第二介電層；在掩蔽層中形成第一和第二開口，所述第一和第二開口分別置於在所述平臺的相對側 上的第一和第二介電區域上，所述掩蔽層具有在所述第一和第二開口之間的覆蓋所述平臺 的部分，所述部分交疊與所述平臺頂面一致的所述第一和第二側壁的每個邊緣並超出所述 每個邊緣一段距離；通過相應的第一和第二開口來各向異性地蝕刻所述第一和第二介電區域，以創建第一 和第二柵極溝槽；各向同性地蝕刻所述第一和第二柵極溝槽中的所述第一和第二介電區域，以除去所述 第一和第二側壁部分；在所述第一和第二介電區域的各向同性蝕刻之後，在所述平臺的所述第一和第二側壁 的每個上熱形成柵極氧化物；以及在所述第一和第二柵極溝槽中分別形成第一和第二柵極構件，所述第一和第二柵極構 件包括多晶矽並且通過所述柵極氧化物分別與所述第一和第二側壁絕緣。
2.如權利要求1所述的方法，還包括在所述第一和第二溝槽中分別形成第一和第二場 板構件，所述第一和第二場板構件通過所述第一和第二介電區域而與所述平臺絕緣。
3.如權利要求1所述的方法，其中，所述距離是大約0.2 μ m到0. 5 μ m。
4.如權利要求1所述的方法，其中，所述距離大於所述掩蔽層的最壞情況的未對準誤差。
5.如權利要求1到4中任意一個所述的方法，還包括在鄰近所述第一和第二柵極構件 的所述平臺的頂面附近形成體區，所述體區是第二導電類型的。
6.如權利要求5所述的方法，還包括在所述平臺的頂面形成所述第一導電類型的源極 區，所述源極區布置在所述體區之上。
7.一種柵極蝕刻處理方法，包括通過掩蔽層的第一和第二開口等離子體蝕刻第一和第二氧化物區域以創建第一和第 二溝槽，所述第一和第二溝槽位於半導體材料的平臺的相對側，所述等離子體蝕刻留下覆 蓋所述平臺的所述第一和第二側壁的每個側壁的氧化物層；利用蝕刻劑蝕刻所述第一和第二溝槽中的所述第一和第二氧化物區域，以去除所述氧 化物層，所述蝕刻劑相對於所述半導體材料具有選擇性，使得所述第一和第二側壁的半導 體材料不被破壞；以及在所述平臺的所述第一和第二側壁上熱生長柵極氧化物。
8.如權利要求7所述的方法，其中，所述等離子體蝕刻包括各向異性蝕刻。
9.一種柵極蝕刻處理方法，包括通過掩蔽層的第一和第二開口，利用第一蝕刻劑蝕刻第一和第二介電區域以創建分別 鄰近半導體材料的平臺的第一和第二側壁布置的第一和第二溝槽，留下所述第一和第二介 電區域的分別覆蓋所述平臺的所述第一和第二側壁的第一和第二部分，結果所述平臺包括 場效應電晶體的延伸漏極區；以及利用第二蝕刻劑蝕刻所述第一和第二介電區域的所述第一和第二部分，以暴露所述第一和第二側壁。
10.如權利要求9所述的方法，其中，所述第二蝕刻劑相對於所述半導體材料具有選擇 性，使得所述第一和第二側壁的半導體材料不被所述蝕刻破壞。
11.如權利要求9所述的方法，其中，所述第一蝕刻劑基本是各向異性的，並且所述第 二蝕刻劑是各向同性的。
12.如權利要求9到11中任意一個所述的方法，其中利用所述第二蝕刻劑的蝕刻是通 過所述掩蔽層的所述第一和第二開口執行的。
13.—種場效應電晶體器件結構，包括在第一氧化物區域中形成的第一柵極溝槽，所述第一氧化物區域填充了被蝕刻進外延 矽材料層的第一垂直溝槽，在第二氧化物區域中形成的第二柵極溝槽，所述第二氧化物區域填充了被蝕刻進所述 外延矽材料層的第二垂直溝槽，所述第一和第二垂直溝槽限定出在所述第一和第二垂直溝 槽之間的所述矽材料層的平臺，每個柵極溝槽摻雜多晶矽或其他適合材料填充以形成柵極構件，所述柵極構件鄰近所 述外延矽材料層的平臺布置，並且通過在所述平臺的側壁上熱生長的高質量柵極氧化物而 與所述平臺絕緣。
14.如權利要求13的場效應電晶體器件結構，其中，所述第一和第二柵極溝槽具有部 分已經被各向同性蝕刻的成形特徵。
15.如權利要求13的場效應電晶體器件結構，其中，所述高質量柵極氧化物具有在範 圍100到1000埃範圍內的厚度。
16.如權利要求13到15中任意一個所述的場效應電晶體器件結構，其中，被所述第一 和第二氧化物區域填充的所述第一和第二垂直溝槽也被由導電材料形成的第一和第二場 板填充。
全文摘要
本公開提供了用於高電壓場效應電晶體的柵蝕刻工藝。在一個實施例中，一種方法包括通過掩蔽層的第一和第二開口以基本上各向同性的方式蝕刻第一和第二介電區域以形成第一和第二溝槽。該第一和第二介電區域置於半導體材料的平臺的相側，該平臺具有分別鄰近該第一和第二介電區域的第一和第二側壁。該第一和第二溝槽內的第一和第二介電區域隨後以基本上各向同性的方式被蝕刻以露出該第一和第二側壁。柵極氧化物形成於該平臺的第一和第二側壁上。應該強調，提供該摘要的目的僅僅是為了滿足要求提供摘要以使得研究人員或其他讀者能夠快速確定該技術公開的主題的規則。
文檔編號H01L21/336GK102130015SQ20111003086
公開日2011年7月20日 申請日期2007年10月8日 優先權日2006年10月3日
發明者D·R·迪斯尼 申請人:電力集成公司