具有預防裂痕的環狀結構的半導體裝置及其製造方法
2023-08-08 19:11:46
專利名稱：具有預防裂痕的環狀結構的半導體裝置及其製造方法
技術領域：
本發明是有關於半導體裝置，且特別是有關於在半導體裝置的邊緣形成的環狀結構，以於分割成晶粒時避免在集成電路的絕緣層中產生脫層(Delamination)以及裂痕(Cracks)的現象的一種具有預防裂痕的環狀結構的半導體裝置及其製造方法。
背景技術：
隨著半導體技術的發展，集成電路的尺寸持續地縮小化，以提高集成電路的運作效能，此效能主要指增加電路的操作速度，但也會增加集成電路的複雜度。近幾年來，單位集成電路(亦稱為晶片或是晶粒)的電晶體數目持續增加中。當集成電路的每個晶片只包含少量的元件時，可以容易地以單一材質層來連接這些元件。然而，當每個晶片需要容納更多的電晶體時而且需要增加集成電路的操作速度時，將必須使用到多層內連線。
在多層內連線的電路系統中，主要是由兩層或是更多層共用一內連線的區域，以增加主動元件的面積，以提高功能性晶片的密度。然而在半導體製程中進行多層內連線步驟將增加製程的複雜度。傳統上，在晶圓的下層區域形成主動元件(例如電晶體、二極體、電容及其他元件)。在完成主動元件的製程之後，形成多層的內連線結構，以於單一個晶圓上形成數以千計的晶粒。接著在製程步驟完成後，對每個晶粒邊緣的切割道進行沏割，以使每個晶粒分離。最後對每個晶粒進行封裝，或是對多個晶粒組成的電路模組進行封裝製程。
由於半導體元件的尺寸持續地微縮，許多不同的多層內連線製程受到極大的挑戰。當元件的最小特徵尺寸縮小到1μm以下時，由於內連線產生較高的RC時間延遲而造成的集成電路的信號傳遞延遲(PropagationDelay)將更加嚴重。所以半導體廠經常使用不同的材質及製程步驟來改善多層內連線製程，特別是在多層內連線製程改用不同的導電材質及絕緣材質，但是已被證實受到極大的考驗，而需要改變許多的製程參數。
習知技術中，二氧化矽材質通常用來作為隔絕導電層的絕緣材質，二氧化矽材質的介電常數約為4.0或是更高，其中介電常數為1.0表示真空狀態的介電常數。然而在半導體業界中傾向使用低介電常數(例如3.5或是更低的介電常數值)的材質作為絕緣材質。
集成電路的製造廠商持續使用更窄線寬的電路、低介電常數材質、以及其他使半導體元件更小及操作速度更高的半導體技術。隨著上述半導體技術的提升，良率及產能的維持遭逢很大的瓶頸。低介電常數的材質較為脆弱，而且比起過去所使用的二氧化矽的介電材質，低介電常數材質的可靠性較低。以可靠度來說，靠近晶粒角落的低介電常數材質容易脆裂，特別是在進行切割製程更容易發生脆裂的現象。
一般而言，切割道是定義於不具有電路圖案的多層結構上，且其寬度約介於80至120μm，主要是依據晶圓上的晶粒大小來作決定。此外，當多層結構的其中一材質層為具有高膨脹係數的金屬材質時，該材質層的尺寸變化量足以在切割道的區域產生很高的內應力。所以在切割道附近的晶圓將遭受破壞，例如剝離(Peeling)、脫層(Delamination)以及介電層破裂。當多層連線結構包括由低介電常數(Low-k)組成的金屬內連線介電層時，經常可以看到上述的破壞模式。
此外，由於切割製程所引起的應力會在晶粒的角落的測試鍵(TestKeys)造成嚴重的剝離現象。此現象將使晶粒角落的多重材質層間的介面發生脫層(Delamination)問題。而脫層(Delamination)降低元件的可靠度，並且產生殘留的材質，更會干擾後續進行的集成電路的處理及測試製程。在進行樹脂封裝的製程中，所產生的應力將使覆蓋在晶粒上的保護層破裂。假如在護環使用低介電常數，破裂的問題將更加明顯，並且進一步降低集成電路的可靠度。
由此可見，上述現有的半導體製造方法在結構與使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決半導體製造方法存在的問題，相關廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設計被發展完成，而一般產品又沒有適切的結構能夠解決上述問題，此顯然是相關業者急欲解決的問題。因此如何能創設一種新型結構的半導體製造方法，便成了當前業界極需改進的目標。
有鑑於上述現有的半導體製造方法存在的缺陷，本發明人基於從事此類產品設計製造多年豐富的實務經驗及專業知識，並配合學理的運用，積極加以研究創新，以期創設一種新型結構的具有預防裂痕的環狀結構的半導體裝置及其製造方法，能夠改進一般現有的半導體製造方法，使其更具有實用性。經過不斷的研究、設計，並經反覆試作樣品及改進後，終於創設出確具實用價值的本發明。
發明內容
本發明的目的在於，克服現有的半導體造方法存在的缺陷，而提供一種新型結構的具有預防裂痕的環狀結構的半導體裝置及其製造方法，所要解決的技術問題是使其提供一種在切割道附近的集成電路的邊緣形成具有導電材質的破痕預防環狀結構，以解決上述的問題，並且具有許多技術上的功效。較佳實施例中，破痕預防環狀結構延伸至集成電路中且該結構垂直於工件，並且可穿入至一集成電路的金屬層之中。本發明的破痕預防環狀結構製程與測試墊的製程相容，故可延用現有的半導體製程。而且本發明的破痕預防環狀結構可沿著導電材質的表面分布，或是以導電材質填滿該破痕預防環狀結構。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。依據本發明提出的具有預防裂痕的環狀結構的一種半導體裝置，其至少包含一工件；一覆蓋於該工件的集成電路，該集成電路包括複數個電性連接至該些集成電路的金屬層，且該些金屬層包括一第一金屬層以及至少包括位於該第一金屬層上的一第二金屬層，其中每一金屬層位於一絕緣層上；以及一位於該些集成電路的外部邊緣的破痕預防環狀結構，該破痕預防環狀結構包括一導電層並且延伸至該第二金屬層。
本發明的目的及解決其技術問題還採用以下技術措施來進一步實現。
前述的具有預防裂痕的環狀結構的半導體裝置，其中所述的破痕預防環狀結構至少包含填入該導電材質的溝渠。
前述的具有預防裂痕的環狀結構的半導體裝置，其中所述的溝渠的寬度介於0.3至10μm且深度介於1至8μm，且其深寬比為3∶1或是更大。
前述的具有預防裂痕的環狀結構的半導體裝置，其中所述的導電材質沿著該溝渠的表面分布。
前述的具有預防裂痕的環狀結構的半導體裝置，其中沿著該溝渠的表面分布的該導電材質層的厚度小於2000μm。
前述的具有預防裂痕的環狀結構的半導體裝置，其中更包含位於該集成電路及該破痕預防環狀結構上的一保護層，其中該保護層設有位於該保護層下方的一氣室。
前述的具有預防裂痕的環狀結構的半導體裝置，其中所述的破痕預防環狀結構延伸穿過該集成電路而到達該工件上。
前述的具有預防裂痕的環狀結構的半導體裝置，其中所述的工件至少包含一淺溝渠隔離區域，且該破痕預防環狀結構延伸穿入該淺溝渠隔離區域。
前述的具有預防裂痕的環狀結構的半導體裝置，其中所述的密封環狀結構的寬度等於或是小於10μm。
前述的具有預防裂痕的環狀結構的半導體裝置，其中所述的低介電常數材質層的介電常數等於或是小於3.5。
本發明的目的及解決其技術問題還採用以下技術方案來實現。依據本發明提出的一種製造具有預防裂痕的環狀結構的半導體裝置的方法，其至少包含下列步驟提供一工件；形成複數個集成電路於該工件上，其中每一該些集成電路的外部邊緣設有一切割道，並在該些集成電路形成耦接至該些集成電路之複數金屬層，而該些金屬層包括第一金屬層及至少包括位於該第一金屬層上的一第二金屬層，其中每一金屬層位於一絕緣層上；形成一溝渠於該集成電路內，且該溝渠鄰接於該切割道，其中該溝渠至少延伸至該第二金屬層；形成一導電材質層於該集成電路的該溝渠上，其中利用該溝渠上的該導電材質層形成一破痕預防環狀結構；以及在該切割道進行分割該集成電路之步驟，當該些集成電路分離時，該破痕預防環狀結構用以保護該絕緣層，以避免破裂。
經由上述可知，本發明是有關於一種具有預防裂痕的環狀結構的半導體裝置及其製造方法，以避免在分割成晶粒的過程中使集成電路產生破裂及脫層的現象。本發明的破痕預防環狀結構垂直延伸穿入一半導體工件，並且到達集成電路的金屬層。此外，破痕預防環狀結構與集成電路的測試墊製程相同，故可同時完成製程。此破痕預防環狀結構內可形成一氣室於集成電路的保護層下方。此氣室可以金屬或半填滿增加預防破痕的結構強度。本發明亦於破痕預防環狀結構與集成電路之間形成密封環狀區域。
藉由上述技術方案，本發明具有預防裂痕的環狀結構的半導體裝置及其製造方法至少具有下列優點本發明提供了一種在集成電路晶粒的邊緣的破痕預防環狀結構，以避免在分割成晶粒的過程中使集成電路的介電層發生破裂及脫層的現象。破痕預防環狀結構包括具有高機械強度且韌性的導電材質，以於晶粒分割過程支撐集成電路的邊緣。本發明的破痕預防環狀結構亦包括在切割道區域形成集成電路所需的測試墊。根據上述，本發明將可提供製程的良率而降低製造成本。
綜上所述，本發明特殊結構的具有預防裂痕的環狀結構的半導體裝置及其製造方法，其具有上述諸多的優點及實用價值，並在同類產品中未見有類似的結構設計公開發表或使用而確屬創新，其不論在產品結構或功能上皆有較大的改進，在技術上有較大的進步，並產生了好用及實用的效果，且較現有的半導體製造方法具有增進的多項功效，從而更加適於實用，而具有產業的廣泛利用價值，誠為一新穎、進步、實用的新設計。
上述說明僅是本發明技術方案的概述，為了能夠更清楚了解本發明的技術手段，而可依照說明書的內容予以實施，並且為了讓本發明的上述和其他目的、特徵和優點能夠更明顯易懂，以下特舉較佳實施例，並配合附圖，詳細說明如下。
圖1-5及圖6a繪示依據本發明的一實施例的半導體裝置在不同製程步驟的剖視圖，其中在鄰接於集成電路的切割道形成裂痕預防環狀結構；圖6b繪示依據本發明的另一實施例的剖視圖，其中在預防裂痕的環狀結構填入導電材質；圖7繪示依據本發明在進行分離製程之前的圖1-6的半導體裝置的俯視圖；圖8繪示依據本發明的另一實施例剖視圖，其中在裂痕預防環狀結構填入導電材質，且該環狀結構填設有一氣室，並且繪示一密封環，其中集成電路包括多個金屬層及介層窗。
100、200半導體裝置104集成電路區域106、206破痕預防環狀區域110、110a、210、210a半導體層114、214淺溝渠隔離區域116a、116b、116c、116d、216a、216b、216c、216d半導體層的位置126平面130、230密封環狀結構136第二絕緣層138、140、240開孔142氣室148晶粒102、202工件105密封環狀區域108切割道區域112主動區域115破痕預防環狀溝渠118第一絕緣層120開口121上表面124導電材質128凹型區域132、134、232、234破痕預防環狀結構144切割道146周邊156、256測試墊
具體實施例方式
為更進一步闡述本發明為達成預定發明目的所採取的技術手段及功效，以下結合附圖及較佳實施例，對依據本發明提出的具有預防裂痕的環狀結構的半導體裝置及其製造方法其具體實施方式
、結構、特徵及其功效，詳細說明如後。
本發明將以特定的技術領域的較佳實施例，亦即以具有低介電常數材質作為絕緣層的半導體裝置。然而本發明亦可用於其他的半導體裝置，例如包括具有習知介電材質或是超低介電常數材質的半導體裝置。
圖1-5及圖6a是繪示依據本發明的一實施例的半導體裝置在不同製程步驟的剖視圖。首先參考圖1，先提供設有複數個集成電路區域104的工件102，圖式中只繪出一集成電路區域104，但是在一工件102上可設置數以千計的集成電路區域104。當製造出半導體裝置100之後，利用環繞在每個集成電路區域104的切割道區域108進行分割，以分離這些集成電路區域104。此外，工件102亦可包含分別鄰接於切割道區域108與集成電路區域104的密封環狀區域105，如圖所示。
根據本發明的一實施例，在工件102上所定義的破痕預防環狀區域106位於集成電路區域104的外部側邊附近，並且鄰接於切割道區域108。此外，切割道區域108可包括破痕預防環狀區域106，本發明的另一實施例中，切割道區域108亦可包括密封環狀區域105，詳述如下。
在半導體裝置100的工件102上形成複數絕緣層、導電層以及半導體層110。較佳實施例中，在破痕預防環狀區域106以及切割道區域108，材質層110a不包括導電層，如下所述。工件102包括一部份的集成電路112，例如，主動區域112位於工件102的上表面，其中主動區域112包括電晶體、集成電路所需的電路元件。而且各種絕緣層、導電層以及半導體層亦可為集成電路的一部份，並於工件102形成淺溝渠隔離(STI)區域114，如圖所示。
較佳實施例中，一部分集成電路區域104的上表面121為導電材質，例如可為金屬層的導電線路。在後續的製程中，可於導電層的上表面121形成接觸墊。根據本發明的一較佳實施例中，在破痕預防環狀區域106中不包含金屬層或是導電層。
在圖2中，於工件102沉積第一絕緣層118，第一絕緣層118的材質例如可為介電材質，如二氧化矽、以及包含氮的保護層或是介電材質，且第一絕緣層118的厚度約為2μm或是更小，下列說明中亦可稱為保護層(Passivation Layer)。
接著對第一絕緣層118進行圖案化步驟，以形成密封環狀區域所需的開口120，並且在破痕預防環狀區域106形成破痕預防環狀溝渠115。較佳實施例中，同時形成開口120及溝渠115，其優點在於只需使用一微影步驟即可形成密封環狀區域所需的開口120以及形成破痕預防環狀溝渠115。另一實施例中，亦可使用兩個微影步驟形成密封環狀區域所需的開口120以及形成破痕預防環狀溝渠115。
然後進行蝕刻步驟，直至曝露出密封環狀區域105的導電層的上表面121，因此，密封環狀區域所需的開口120的厚度等於第一絕緣層118的厚度。另外，由於在破痕預防環狀區域106的材質層110a不包含導電層，所以在破痕預防環狀區域106中，蝕刻製程持續蝕刻第一絕緣層118，並且穿透一部分的半導體層110a，如標號116a，116b，116c，116d所示。較佳實施例中，破痕預防環狀溝渠115的深度介於1至8μm之間，且寬度介於0.3至10μm之間。本發明的破痕預防環狀溝渠115可穿透整個集成電路的上方金屬層的厚度(在圖2中未標示，詳見圖8所示)，且破痕預防環狀溝渠115的深寬比值(Aspect Ratio)約為3∶1或是更大。
本發明的較佳實施例中，破痕預防環狀溝渠115可貫穿整個半導體層110，並且穿入工件102的上表面，例如標號116a所示。在一實施例中，破痕預防環狀溝渠115延伸至一部分或是整個淺溝渠隔離(STI)區域114的厚度。另一實施例中，破痕預防環狀溝渠115亦可在絕緣及導電層110a中，以不同的距離延伸至半導體層110的各個材質層，例如圖式的標號116b，116c，116d。本發明的較佳實施例中，破痕預防環狀溝渠115在絕緣及導電層中延伸至一半導體層110的金屬層厚度。
然後在第一絕緣層118上沉積一導電材質124，如圖3所示。在一實施例中，導電材質124沿著破痕預防環狀溝渠115的表面分布，但是沒有填滿破痕預防環狀溝渠115。另一實施例中，導電材質124填滿破痕預防環狀溝渠115，使得導電材質124形成覆蓋破痕預防環狀溝渠115的平面126，如虛線所示(亦可參考圖6b)。導電材質124亦可形成覆蓋開口120的凹型區域128，如圖所示。導電材質124例如可為銅、鋁、銀、鎢、金屬氮化物、合金、銅合金以及鋁合金所組成的族群，且導電材質124厚度約為2000μm或是更小。
本發明亦可對導電材質124進行微影蝕刻製程，以於集成電路區域104形成密封環狀結構130，並且在集成電路區域104附近形成破痕預防環狀結構(132或是134)，如圖4所示。亦可於切割道區域108形成測試墊(TestPads)156(在圖4中未標示，詳見圖7所示)，測試墊156用於不同的製程步驟中，以進行集成電路區域104的測試。例如，當利用測試墊156進行測試時產生許多的元件裝置失效的情況時，有可能在製程的前段步驟中即已有破片晶圓的問題發生，而可避免持續製造有缺陷的晶粒。
繼續參考圖4，利用相同的微影罩幕同步地對密封環狀結構130以及破痕預防環狀結構132或是134進行圖案化步驟，亦可使用習知的微影技術進行圖案化步驟。先在導電材質124(未圖示)沉積光阻材質，並且對此光阻材質進行圖案化及曝光步驟，然後以光阻材質為罩幕對底層的導電材質124進行圖案化。亦可對導電材質124直接進行圖案化步驟。
值得注意的是，完成導電材質124的圖案化步驟之後，破痕預防環狀結構132或是134可包含一填滿的溝渠，如標號134所示。另一實施例中，破痕預防環狀結構132亦可為包含具有氣室(Air Pocket)142(在圖4中未標示，詳見圖5所示)或是空孔的溝渠。
接著在第一絕緣層118、測試墊130以及密封環狀結構上沉積第二絕緣層136，且第二絕緣層136的材質可與第一絕緣層118相同。第二絕緣層136的厚度約為2μm或是更小。當破痕預防環狀結構132沿著溝渠115的表面分布而沒有填滿溝渠115時，以於破痕預防環狀區域106的第二絕緣層136下方的破痕預防環狀結構132形成氣室(Air Pocket)142，如圖所示。
然後對第二絕緣層136進行微影製程，以於環狀結構132上形成開孔138以及在切割道區域108的切割道上形成另一開口140，其中可利用同一微影步驟形成開口138，140)，而在破痕預防環狀區域106的第二絕緣層136保持完整的構形，如圖所示。
然後對工件102進行分割，以使集成電路區域104分離開來，形成集成電路晶粒148，如圖6a所示。特定而言，利用切割設備沿著切割道區域108進行切割，可使工件102的集成電路區域104分離，以形成個別的晶粒148。例如使用鑽石切割工具、雷射切割工具、液體噴嘴劃線器、水槍切割刀具或是其組合之一。接著對晶粒148進行封裝，將接觸墊(未圖示，主要是分布在工件102各處)焊接至封裝結構的引線上，以使晶粒148形成電性連接。
圖6b繪示本發明的另一實施例，其中以導電材質(如圖3所示)124填滿破痕預防環狀結構134。
在一實施例中，破痕預防環狀結構132，134非常靠近切割道144，例如可位於切割道區域108之內，此實施例中，在進行切割而使晶粒(未圖示)分離的步驟時，破痕預防環狀結構132，134會被移除，亦可在切割步驟(亦未圖示)中移除密封環狀結構130。另一實施例中，在進行切割製程之後，仍然保留破痕預防環狀結構132，134，並且將破痕預防環狀結構132，134接地，以避免信號幹擾以及/或作為靜電放電防護(Electro-static Discharge，ESD)之用。
圖7繪示依據本發明在進行分離製程之前的圖1-6的半導體裝置的俯視圖。圖7在角落顯示四個集成電路區域，如圖俯視圖所示，切割道區域108沿著集成電路104側邊，並且沿著集成電路104的底部及頂部側邊延伸。根據本發明的較佳實施例，破痕預防環狀結構132，134位於集成電路104的外部邊緣且鄰接於切割道區域108。特定而言，破痕預防環狀結構132，134沿著集成電路104的周邊146形成。本發明亦設置介於破痕預防環狀結構132，134與集成電路104間的密封環狀結構130。值得注意的是，集成電路104的角落152為一斜角，亦可為直角，測試墊156的材質例如可為導電材質且位於切割道區域108之內，亦可於進行切割步驟的過程中移除測試墊156。
圖8繪示依據本發明的另一實施例剖視圖，其中集成電路204包括多個金屬層M1-9及介層窗V1-8。類似標號所代表的元件如同圖1-7所示。為了避免重複，重複的標號並未再使用，而是使用類似的編號，例如X02/X04/X06等，其中在圖1-7中，X＝1，而在圖8中，X＝2。舉例來說，圖1-6的導電材質層標號124在圖8中的標號為224。
在圖8的實施例中，位於破痕預防環狀區域206的破痕預防環狀結構232，234向下延伸至位於集成電路204所對應的位置，且經過金屬層M9，如圖8的216d所示。另一實施例中，破痕預防環狀結構232，234亦可向下延伸至數個金屬層M4-M9以及介層窗V4-V8，如標號216c。在一實施例中，破痕預防環狀結構232，234亦可向下延伸至整個金屬層M1-M9以及介層窗V1-V8，如標號216b。在另一實施例中，破痕預防環狀結構232，234亦可向下延伸至整個半導體裝置200的集成電路區域210a，並且穿入工件202，如標號216a所示。在一實施例中，破痕預防環狀結構232，234亦可向下延伸至一部分位於工件202內的溝渠隔離區域214，如圖所示。
本發明的優點包括提供一種製造鄰接於集成電路100，200的切割道區域140，240的破痕預防環狀結構132，134，232，234的方法，並且同時形成破痕預防環狀結構132，134，232，234與密封環狀結構130，230，以及形成用於對集成電路晶粒148進行電性測試的測試墊156，256。由於本發明利用相同的導電材質124，224及相同的微影罩幕形成破痕預防環狀結構132，134，232，234以及密封環狀結構130，230，因此不需要增加製程步驟來製造半導體裝置100，200。當半導體裝置100，200使用低介電常數或是超低介電數材質作為絕緣層的材質時，上述的破痕預防環狀結構132，134，232，234特別合適，亦適用於其他的介電常數的材質。本發明的破痕預防環狀結構132，134，232，234在晶粒148的切割過程中可防止半導體裝置100，200的絕緣層產生脫層的問題。
以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本專業的技術人員，在不脫離本發明技術方案範圍內，當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方案的範圍內。
權利要求
1.一種半導體裝置，其特徵在於其至少包含一工件；一覆蓋於該工件的集成電路，該集成電路包括複數個電性連接至該些集成電路的金屬層，且該些金屬層包括一第一金屬層以及至少包括位於該第一金屬層上的一第二金屬層，其中每一金屬層位於一絕緣層上；以及一位於該些集成電路的外部邊緣的破痕預防環狀結構，該破痕預防環狀結構包括一導電層並且延伸至該第二金屬層。
2.根據權利要求1所述的半導體裝置，其特徵在於其中所述的破痕預防環狀結構至少包含填入該導電材質的溝渠。
3.根據權利要求2所述的半導體裝置，其特徵在於其中所述的溝渠的寬度介於0.3至10μm且深度介於1至8μm，且其深寬比為3∶1或是更大。
4.根據權利要求2所述的半導體裝置，其特徵在於其中所述的導電材質沿著該溝渠的表面分布。
5.根據權利要求4所述的半導體裝置，其特徵在於其中沿著該溝渠的表面分布的該導電材質層的厚度小於2000μm。
6.根據權利要求4所述的半導體裝置，其特徵在於其中更包含位於該集成電路及該破痕預防環狀結構上的一保護層，其中該保護層設有位於該保護層下方的一氣室。
7.根據權利要求1所述的半導體裝置，其特徵在於其中所述的破痕預防環狀結構延伸穿過該集成電路而到達該工件上。
8.根據權利要求1所述的半導體裝置，其特徵在於其中所述的工件至少包含一淺溝渠隔離區域，且該破痕預防環狀結構延伸穿入該淺溝渠隔離區域。
9.根據權利要求1所述的半導體裝置，其特徵在於其中所述的密封環狀結構的寬度等於或是小於10μm。
10.根據權利要求1所述的半導體裝置，其特徵在於其中所述的低介電常數材質層的介電常數等於或是小於3.5。
11.一種製造半導體裝置的方法，其特徵在於其至少包含下列步驟提供一工件；形成複數個集成電路於該工件上，其中每一該些集成電路的外部邊緣設有一切割道，並在該些集成電路形成耦接至該些集成電路之複數金屬層，而該些金屬層包括第一金屬層及至少包括位於該第一金屬層上的一第二金屬層，其中每一金屬層位於一絕緣層上；形成一溝渠於該集成電路內，且該溝渠鄰接於該切割道，其中該溝渠至少延伸至該第二金屬層；形成一導電材質層於該集成電路的該溝渠上，其中利用該溝渠上的該導電材質層形成一破痕預防環狀結構；以及在該切割道進行分割該集成電路之步驟，當該些集成電路分離時，該破痕預防環狀結構用以保護該絕緣層，以避免破裂。
全文摘要
本發明是有關於一種具有預防裂痕的環狀結構的半導體裝置及其製造方法，以避免在分割成晶粒的過程中使集成電路產生破裂及脫層的現象。本發明的破痕預防環狀結構垂直延伸穿入一半導體工件，並且到達集成電路的金屬層。此外，破痕預防環狀結構與集成電路的測試墊製程相同，故可同時完成製程。此破痕預防環狀結構內可形成一氣室於集成電路的保護層下方。此氣室可以金屬或半填滿增加預防破痕的結構強度。本發明亦於破痕預防環狀結構與集成電路之間形成密封環狀區域。
文檔編號H01L21/82GK1734764SQ200510084139
公開日2006年2月15日 申請日期2005年7月14日 優先權日2004年7月15日
發明者王屏薇, 吳啟明 申請人:臺灣積體電路製造股份有限公司