可變頻率比率多相位脈衝寬度調製產生的製作方法

2023-08-13 08:39:16

可變頻率比率多相位脈衝寬度調製產生的製作方法
【專利摘要】產生依據PWM信號頻率的周期而維持其工作循環及相位關係的經相移PWM信號群組。以比率方式產生多相位PWM信號以便大大簡化並減少在PWM系統中使用的處理器的計算工作負載。所述經相移PWM信號群組也可與外部同步信號同步且經自動縮放以匹配所述外部同步信號。
【專利說明】可變頻率比率多相位脈衝寬度調製產生
【技術領域】
[0001]本發明一般來說涉及脈衝寬度調製信號的產生，且更特定來說涉及在頻率範圍內維持相位關係的脈衝寬度調製信號的群組的產生。
【背景技術】
[0002]電力轉換應用正變得越來越複雜以(舉例來說)通過使用頻率可變且相對於彼此相移的脈衝寬度調製(PWM)信號輸出陣列來改進其電力轉換效率。此PWM信號組合經常在諧振開關模式電力轉換電路中用以改進其電力轉換效率。本技術的多相位、可變頻率PWM產生電路在周期、相位偏移及工作循環的特定持續時間內起作用。當PWM脈衝頻率變化時，必須針對每一 PWM循環重新計算及更新前述PWM參數的值，此需要大量處理電力及速度來執行所需計算。這些經相移PWM信號也可與外部同步信號同步。然而，如果同步信號周期及/或相位廣泛地變化，那麼同步可產生問題，例如，短小脈衝、丟失循環、失控工作循環等。
[0003]當使用模擬PWM信號產生時，難以產生在寬廣頻率範圍內操作的多相位PWM信號，且本技術的標準數字PWM信號產生以不適合於可變頻率操作的固定頻率操作。

【發明內容】

[0004]期望能夠產生依據PWM信號頻率的周期維持其工作循環及相位關係的經相移PWM信號群組。因此，需要產生以比率方式表現以便大大簡化並減少在PWM系統中使用的處理器的計算工作負載的多相位PWM控制信號的能力。頻率縮放應能夠使用固定時鐘頻率來準許到數字處理(例如，微控制器、系統)中的容易集成。也期望能夠在不產生前述問題的情況下準確且可靠地使經相移PWM信號群組與外部同步信號同步。
[0005]根據本發明的教示，「斷續」計時/計數藉助基於累加器電路周期性地刪除(跳過)至PWM產生電路的時鐘脈衝的電路或基於累加器電路周期性地抑制PWM計數器的計數的電路來實施。丟失的時鐘脈衝或丟失的計數致使PWM產生電路的時基較慢地操作，因此降低有效PWM頻率。通過使PWM產生器的時鐘脈衝/計數的速率變化，使得所得PWM輸出的頻率變化且也使得相位偏移及循環按比例(成比率地)變化。然而，此類型的「斷續」計時/計數的一個缺陷是必須減小比例因數以增加PWM周期、工作循環、相位等。此相反關係是不合意的。
[0006]可通過使用可編程模運算產生到PWM產生邏輯的計數啟用脈衝流來克服前述缺陷。計數啟用信號的邏輯「I」與邏輯「O」比率確定用於相關聯PWM產生電路的時基縮放量。與用於相關聯PWM產生電路的基於「累加器」的縮放相比，此實施例不使用通常為「全部邏輯I」的固定翻轉計數值。
[0007]前述累加器縮放方法需要比例因數在值上增加以減小PWM時間周期。代替使用「翻轉」的累加器，比較累加器的內容與第二縮放值。當累加器的內容超過此第二縮放值時，將累加器的內容減小所述第二縮放值且產生(生成)時基「計數啟用」。此操作類似於通過連續減法執行除法。通過使用可編程累加器閾值，消除對除法計算的需要。同步信號時間周期的自動捕獲也可允許PWM產生的自動縮放以匹配外部同步信號。因此，將消除嚴重失真的PWM信號。
[0008]根據本發明的特定實例性實施例，一種用於控制可變頻率比率脈衝寬度時鐘信號的設備包括:減法器758，其具有用以產生計數啟用信號772的正負號輸出，其中當所述減法器758的第一輸入處的第一值等於或大於第二輸入處的第二值時斷言所述計數啟用信號772 ;累加器764，其具有耦合到包括處於特定頻率的多個時鐘脈衝的時鐘信號的時鐘輸入；加法器766，其具有耦合到所述累加器764的輸入的輸出；多路復用器768，其具有耦合到所述加法器766的第二輸入的輸出、耦合到所述累加器764的輸出的第一輸入、耦合到所述減法器758的差輸出的第二輸入及耦合到所述減法器758的所述正負號輸出的控制輸入；分子寄存器770，其具有耦合到所述加法器766的第一輸入的輸出，其中所述分子寄存器770存儲分子值；及分母寄存器762，其具有耦合到所述減法器758的所述第二輸入的輸出，其中所述分母寄存器762存儲分母值；其中在每一時鐘脈衝處將所述分子值與所述累加器764中的值相加直到所述減法器758確定所述累加器764中的所述值等於或大於所述分母寄存器762中的所述分母值為止，接著從所述累加器764中的所述值減去來自所述減法器758的所述輸出的所得差，藉此所述累加器764中的所述值保持在零與所述分母寄存器762中的所述值之間。
[0009]根據本發明的另一特定實例性實施例，一種用於產生多個可變頻率比率脈衝寬度調製(PWM)信號的系統包括:斷續時鐘電路300，其中所述斷續時鐘電路300包括:減法器758，其具有用以產生計數啟用信號772的正負號輸出，其中當所述減法器758的第一輸入處的第一值等於或大於第二輸入處的第二值時斷言所述計數啟用信號772 ;累加器764，其具有耦合到包括處於特定頻率的多個時鐘脈衝的時鐘信號的時鐘輸入；加法器766，其具有耦合到所述累加器764的輸入的輸出；多路復用器768，其具有耦合到所述加法器766的第二輸入的輸出、耦合到所述累加器764的輸出的第一輸入、耦合到所述減法器758的差輸出的第二輸入及耦合到所述減法器758的所述正負號輸出的控制輸入；分子寄存器770，其具有耦合到所述加法器766的第一輸入的輸出，其中所述分子寄存器770存儲分子值；及分母寄存器762，其具有耦合到所述減法器758的所述第二輸入的輸出，其中所述分母寄存器762存儲分母值；其中在每一時鐘脈衝處將所述分子值與所述累加器764中的值相加直到所述減法器758確定所述累加器764中的所述值等於或大於所述分母寄存器762中的所述分母值為止，接著從所述累加器764中的所述值減去來自所述減法器758的所述輸出的所得差，藉此所述累加器764中的所述值保持在零(O)與所述分母寄存器762中的所述值之間；主時基產生器800，其中所述主時基產生器800包括:主周期寄存器756，其存儲主周期值；主周期計數器746，其具有耦合到所述時鐘信號的時鐘輸入且針對所接收的所述多個時鐘脈衝中的每一者使主計數值遞增；主周期比較器754，其耦合到所述主周期寄存器756及所述主周期計數器746，其中所述主周期比較器754比較所述主計數值與所述主周期值，當所述主計數值等於或大於所述主周期值時產生PWM循環結束信號，且接著將所述主周期計數器746中的所述主計數值復位到零；及多個PWM產生器101，其用於產生多個可變頻率比率PWM信號，所述多個PWM產生器101中的每一者包括:工作循環寄存器108，其存儲工作循環值；工作循環計數器102，其具有耦合到所述時鐘信號的時鐘輸入、耦合到所述計數啟用信號772的時鐘啟用輸入，其中當斷言所述計數啟用信號772時針對所接收的所述多個時鐘脈衝中的每一者使工作循環計數值遞增；工作循環比較器110，其耦合到所述工作循環寄存器108及所述工作循環計數器102，其中所述工作循環比較器110比較所述工作循環計數值與所述工作循環值，且當所述工作循環計數值小於或等於所述工作循環值時產生相位偏移相關PWM信號；及相位偏移寄存器512，其存儲相位偏移值且耦合到所述工作循環計數器102，其中當從所述主時基500斷言PWM加載信號時將所述相位偏移值加載到所述工作循環計數器102中以變為新工作循環計數值。
[0010]根據本發明的另一特定實例性實施例，一種用於控制可變頻率比率脈衝寬度調製(PWM)信號的方法包括以下步驟:界定最大計數值；提供比例因數值；將累加器寄存器清除到零值；將一(I)與所述比例因數值相加且將結果存儲於所述累加器寄存器中；比較所述累加器寄存器中的所述結果與所述最大計數值，其中如果所述累加器寄存器中的所述結果小於所述最大計數值，那麼返回到所述將一(I)與所述比例因數值相加且將所述結果存儲於所述累加器寄存器中的步驟，且如果所述累加器寄存器中的所述結果等於或大於所述最大計數值，那麼從所述累加器寄存器中的所述結果減去所述最大計數值；及斷言到PWM產生器的計數啟用且返回到所述將一(I)與所述比例因數值相加且將所述結果存儲於所述累加器寄存器中的步驟。
[0011]根據本發明的再一特定實例性實施例，一種用於控制可變頻率比率脈衝寬度調製(PWM)信號的方法包括以下步驟:提供分母值；提供分子值；將累加器寄存器清除到零值；將一(I)與比例因數值相加且將結果存儲於所述累加器寄存器中；比較所述累加器寄存器中的所述結果與最大計數值，其中如果所述累加器寄存器中的所述結果小於所述分母值，那麼返回到所述將一(I)與所述比例因數值相加且將所述結果存儲於所述累加器寄存器中的步驟，且如果所述累加器寄存器中的所述結果等於或大於所述分母值，那麼從所述累加器寄存器中的所述結果減去所述分母值；及斷言到PWM產生器的計數啟用且返回到所述將一(I)與所述比例因數值相加且將所述結果存儲於所述累加器寄存器中的步驟。
【專利附圖】

【附圖說明】
[0012]可通過結合隨附圖式參考以下描述來獲得對本發明的更完整理解，圖式中:
[0013]圖1圖解說明典型脈衝寬度調製(PWM)產生器電路；
[0014]圖2圖解說明根據本發明的特定實例性實施例的用於啟用/停用PWM產生器電路中的到PWM計數器的時鐘脈衝的電路的示意性框圖；
[0015]圖3圖解說明根據本發明的另一特定實例性實施例的用於啟用/停用PWM產生器電路中的PWM計數的電路的示意性框圖；
[0016]圖4圖解說明根據本發明的教示的PWM時鐘/計數啟用的示意性時序圖；
[0017]圖5圖解說明利用圖3中所展示的特定實例性實施例的多相位比率PWM產生系統的示意性框圖；
[0018]圖6圖解說明根據本發明的教示的多相位PWM產生的示意性時序圖，其展示在不同頻率下的操作；
[0019]圖7圖解說明根據本發明的又一特定實例性實施例的具有用於啟用/停用PWM產生器電路中的PWM計數的電路的PWM時基的示意性框圖；
[0020]圖8圖解說明利用圖7中所展示的特定實例性實施例的多相位比率PWM產生系統的示意性框圖；
[0021]圖9圖解說明根據本發明的教示的圖5及8中所展示的實施例的同步多相位PWM信號的示意性時序圖；
[0022]圖10圖解說明圖2及3中所展示的電路的操作流程圖；及
[0023]圖11圖解說明圖7中所展示的電路的操作流程圖。
[0024]儘管易於對本發明作出各種修改及替代形式，但已在圖式中展示並在本文中詳細描述了本發明的特定實例性實施例。然而，應理解，本文中對特定實例性實施例的描述不打算將本發明限於本文中所揭示的特定形式，而是相反，本發明將涵蓋如由所附權利要求書所界定的所有修改及等效形式。
【具體實施方式】
[0025]現在參考圖式，其示意性地圖解說明實例性實施例的細節。在圖式中，相似元件將由相似編號表示，且類似元件將由具有不同小寫字母後綴的相似編號表示。
[0026]參考圖1，其描繪典型脈衝寬度調製(PWM)產生器電路。PWM產生器電路101包括計時器/計數器102、周期寄存器104、比較器106及工作循環寄存器108。計時器/計數器102從零計數直到如比較器106所確定其達到由周期寄存器104規定的值為止。周期寄存器104含有表示確定PWM周期的最大計數器值的用戶所規定值。當計時器/計數器102匹配周期寄存器104中的值時，通過來自比較器106的復位信號清除計時器/計數器102，且循環重複。工作循環寄存器108存儲用戶所規定工作循環值。每當計時器/計數器102值小於存儲於工作循環寄存器108中的工作循環值時，斷言PWM輸出信號120 (驅動為高)。當計時器/計數器102值大於或等於存儲於工作循環寄存器108中的工作循環值時，將PWM輸出信號120解除斷言(驅動為低)。
[0027]參考圖2及3，其描繪根據本發明的特定實例性實施例的用於啟用/停用PWM產生器電路中的到PWM計數器的時鐘脈衝(圖2)及啟用/停用PWM計數(圖3)的電路的示意性框圖。圖2及3圖解說明包括累加器202、加法器204及具有可編程輸入216的頻率縮放寄存器(FSR) 206的兩個類似電路。在每一時鐘循環上(在輸入210處)，藉助加法器204將FSR206的內容與累加器202中的內容相加。接著此和在加法器204中溢出且在節點212處產生進位輸出(Co)信號。此進位輸出信號可用以啟用時鐘門控電路208 (圖2)，或用作相關聯PWM產生電路(參見圖5)的計數啟用信號(圖3)。最終結果是使PWM電路以較慢速率操作以便產生較低PWM輸出信號頻率。
[0028]參考圖4，其描繪根據本發明的教示的用於PWM時鐘/計數啟用的示意性時序圖。PWM時鐘214具有從時鐘210移除的脈衝(圖2)，且節點316處的計數啟用抑制時鐘210的脈衝中的一些脈衝(圖3)。圖2或3中所展示的任一電路配置實現降低PWM輸出信號頻率的相同結果。
[0029]參考圖5，其描繪利用圖3中所展示的特定實例性實施例的多相位比率PWM產生系統的示意性框圖。圖5中所展示的電路實施例支持多相位相關PWM輸出信號的產生，所述多相位相關PWM輸出信號在圖2及3中所展示的「斷續時鐘」電路200及300分別使頻率變化時維持其相對關係。展示了斷續時鐘電路300，但可等效地使用斷續時鐘電路200。
[0030]主時基500包括控制來自PWM產生器IOla到IOln的PWM信號相位中的每一者的周期的周期寄存器504、周期比較器506及周期計數器502。PWM產生器101中的每一者具有確定來自PWM產生器101中的每一者的相應PWM輸出信號的相位偏移的相位偏移寄存器512。
[0031]將工作循環寄存器108、相位偏移寄存器512及PWM周期寄存器504分別編程為獲得最高所要操作頻率所需的值。將頻率縮放寄存器(FSR) 206設定為最高可能值，例如，用於16位寄存器的FFFF (十六進位)。在PWM系統操作期間，修改FSR206中的值以降低所得PWM輸出頻率。舉例來說，7FFF (十六進位)的值將導致所述值的一半的PWM輸出頻率編程到周期寄存器504中。在FSR206值變化時，PWM工作循環及相位偏移將成比率地變化以產生工作循環及相位偏移的恆定「度/循環」。
[0032]參考圖6，其描繪根據本發明的教示的多相位PWM產生的示意性時序圖，其展示在不同頻率下的操作。頂部PWM波形(展示三個相位)表示在較低頻率下的操作，且底部PWM波形(展示三個相位)表示在較高頻率下的操作。清晰地展示了與PWM周期的改變成比例的相位偏移及工作循環縮放。
[0033]參考圖7，其描繪根據本發明的又一特定實例性實施例的具有用於啟用/停用PWM產生器電路中的PWM計數的電路的PWM時基的示意性框圖。在此特定實例性實施例中，根據本發明的教示，使用包括分子寄存器770、分母寄存器762、累加器寄存器764、加法器766及減法器758的可編程模運算電路來實施「斷續計數」。另外，可使用同步周期捕獲來測量用於形成跟蹤來自多路復用器740及/或來自多路復用器744的外部同步信號(E0C信號774)的PWM信號的同步脈衝之間的間隔。以應用電路的最短PWM周期(與PWM時基周期相同)初始化分子寄存器770。在接收到每一同步脈衝之後，給分母寄存器762加載所測量同步脈衝周期。節點772處的所得CNT_EN信號用以延長有效時基持續時間(經由斷續計數)以匹配同步周期。
[0034]當多路復用器768使其「O」輸入啟用時(節點772處於邏輯「O」)，藉助加法器766將分子寄存器770中的值重複地與累加器764中的值相加。累加器764中的經求和值增加直到減法器758指示累加器764中的值大於分母寄存器762中的值為止。當超過分母寄存器762中的值(極限)時，從累加器764中的值減去此值，藉此產生「模」結果。因此將累加器764限於在零與分母寄存器762中的值之間的值。每當累加器764中的值大於分母寄存器762中的值時，節點772處的CNT_EN信號處於邏輯「I」。當CNT_EN信號772處於邏輯「I」時，圖8中所展示的PWM局部時基計數器102的行為以與圖5中所展示且上文中所描述的計數啟用信號316及工作循環計數器102相同的方式起作用。
[0035]舉例來說，如果分子寄存器770中的值為分母寄存器762中的值的四分之一，那麼在節點772處每四個時鐘循環一次地斷言邏輯「I」的CNT_EN信號，其中PWM局部時基計數器102(圖8)的計數速度是正常的四分之一，藉此將PWM循環延長到四(4)倍。
[0036]PWM時基計數器746提供由PWM產生電路使用的基本時序(參見圖8)。PWM時基計數器746中的計數由執行上文所描述的模數學的電路控制。真實時間計數器748用以測量外部同步信號脈衝(來自多路復用器744的輸出的起始信號)之間的時間周期。外部同步信號脈衝之間的時間周期的此時間測量不受模數學電路影響，這是因為真實時間計數器748計數每一時鐘循環(直接耦合到真實時間計數器748的時鐘輸入的時鐘210)。捕獲寄存器752存儲連續同步信號的時間周期值。如果捕獲寄存器752中的值由多路復用器760(由應用程式(用戶)藉助節點776處的AUTOSCLEN信號控制)選擇，那麼所述值可代替來自分母寄存器762的分母值而用作分母值。可從(例如)來自數字處理器(微控制器)的用戶所規定縮放啟用位來導出節點776處的AUTOSCLEN信號。
[0037]PWM時基計數器746、真實時間計數器748、捕獲寄存器752、周期寄存器756及邏輯電路(例如，多路復用器750及744)用以選擇外部同步信號或使用內部產生的循環結束(EOC)信號來重新開始PWM循環。舉例來說，通過多路復用器740、正邊緣檢測器742及多路復用器744獲得外部同步信號。以其它方式，PWM時基計數器746及周期比較器754產生節點774處的循環結束(EOC)信號。以任一種方式，節點774處的EOC信號重新開始PWM循環。此允許跟蹤外部同步信號(例如，SYNCl或SYNC2)的周期的自動PWM周期縮放。此特徵提供成比例PWM周期縮放功能。
[0038]真實時間計數器748以不受正在圖7中所展示的電路中進行的其它操作影響的恆定速率計數。當接收到外部SYNC(SYNC1或SYNC2)信號時，將真實時間計數器748內容保存於捕獲寄存器752中且接著對真實時間計數器748進行復位。此恆定過程提供外部SYNC輸入脈衝之間的時間周期。可使用捕獲寄存器752的結果來替代經由多路復用器760選擇的分母寄存器762。隨著電路計數，不斷地比較求和值與捕獲寄存器752的內容，從而產生遵循外部同步周期的PWM時基周期。由於圖7中所展示的電路的成比例PWM周期縮放能力，此均為可能的。
[0039]參考圖8，其描繪利用圖7中所展示的特定實例性實施例的多相位比率PWM產生系統的示意性框圖。主時基800包括圖8中所展示且控制來自PWM產生器IOla到IOln的PWM信號相位中的每一者的周期的周期寄存器756、周期比較器754及周期計數器746。PWM產生器101中的每一者具有確定來自PWM產生器101中的每一者的相應PWM輸出信號的相位偏移的相位偏移寄存器512。將工作循環寄存器108、相位偏移寄存器512及PWM周期寄存器746分別編程為獲得最高所要操作頻率所需的值，且藉助來自圖7中所展示的電路的計數啟用信號772實現PWM頻率減小。
[0040]參考圖9，其描繪根據本發明的教示的圖5及8中所展示的實施例的同步多相位PWM信號的示意性時序圖。PWM1、PWM2及PWM3信號(展示三個相位)在如圖解說明的同步信號上同步。當同步信號脈衝之間的時間變得較短時，PWMl、PWM2及PWM3信號的PWM周期、相位及工作循環也將按比例縮小。
[0041]參考圖10，其描繪圖2及3中所展示的電路的操作流程圖。在步驟1002中，通過圖2或3中所展示的電路的設計界定最大計數值。在步驟1004中，將比例因數加載到比例因數寄存器206中。接著在步驟1006中開始上文中所描述的操作，且在步驟1008中清除累加器寄存器202。接著在步驟1010中將一(I)與比例因數相加，且在步驟1012中比較結果與最大計數值。如果存儲於累加器寄存器202中的結果小於最大計數值，那麼在步驟1010中再次將一(I)與比例因數相加。如果存儲於累加器寄存器202中的結果等於或大於最大計數值，那麼從存儲於累加器寄存器202中的計數值減去最大計數值。在步驟1016中，在節點316處斷言計數啟用，且所述過程通過返回到步驟1010而繼續。
[0042]參考圖11，其描繪圖7中所展示的電路的操作流程圖。在步驟1102中將分母值加載到分母寄存器762中。在步驟1104中將分子值加載到分子寄存器770中。接著在步驟1106中開始上文中所描述的操作，且在步驟1108中清除累加器寄存器764。接著在步驟1110中將一⑴與比例因數相加，且在步驟1112中比較結果與最大計數值。如果存儲於累加器寄存器764中的結果小於最大計數值，那麼在步驟1110中再次將一(I)與比例因數相力口。如果存儲於累加器寄存器764中的結果等於或大於最大計數值，那麼從存儲於累加器寄存器764中的計數值減去最大計數值。在步驟1116中，在節點772處斷言計數啟用，且所述過程通過返回到步驟1110而繼續。
[0043]儘管已參考本發明的實例性實施例描繪、描述及界定了本發明的實施例，但此些參考不暗示對本發明的限制，且不應推斷出存在此限制。所揭示的標的物能夠在形式及功能上具有大量修改、變更及等效形式，熟習相關技術且受益於本發明的技術者將會聯想到此些修改、變更及等效形式。本發明的所描繪及所描述實施例僅為實例，且並非對本發明的範圍的窮盡性說明。
【權利要求】
1.一種用於控制可變頻率比率脈衝寬度時鐘信號的設備，其包括: 減法器(758)，其具有用以產生計數啟用信號(772)的正負號輸出，其中當所述減法器(758)的第一輸入處的第一值等於或大於第二輸入處的第二值時斷言所述計數啟用信號(772)； 累加器(764)，其具有耦合到包括處於特定頻率的多個時鐘脈衝的時鐘信號的時鐘輸A ； 加法器(766)，其具有耦合到所述累加器(764)的輸入的輸出； 多路復用器(768)，其具有 輸出，其稱合到所述加法器(766)的第二輸入； 第一輸入，其耦合到所述累加器(764)的輸出， 第二輸入，其耦合到所述減法器(758)的差輸出，及 控制輸入，其耦合到所述減法器(758)的所述正負號輸出； 分子寄存器(770)，其具有耦合到所述加法器(766)的第一輸入的輸出，其中所述分子寄存器(770)存儲分子值；及 分母寄存器(762)，其具有耦合到所述減法器(758)的所述第二輸入的輸出，其中所述分母寄存器(762)存儲分母值； 其中在每一時鐘脈衝處將所述分子值與所述累加器(764)中的值相加直到所述減法器(758)確定所述 累加器(764)中的所述值等於或大於所述分母寄存器(762)中的所述分母值為止，接著從所述累加器(764)中的所述值減去來自所述減法器(758)的所述輸出的所得差，藉此所述累加器(764)中的所述值保持在零(O)與所述分母寄存器(762)中的所述值之間。
2.一種用於產生多個可變頻率比率脈衝寬度調製PWM信號的系統，所述系統包括:斷續時鐘電路(300)，其中所述斷續時鐘電路(300)包括: 減法器(758)，其具有用以產生計數啟用信號(772)的正負號輸出，其中當所述減法器(758)的第一輸入處的第一值等於或大於第二輸入處的第二值時斷言所述計數啟用信號(772)； 累加器(764)，其具有耦合到包括處於特定頻率的多個時鐘脈衝的時鐘信號的時鐘輸A ； 加法器(766)，其具有耦合到所述累加器(764)的輸入的輸出； 多路復用器(768)，其具有 輸出，其稱合到所述加法器(766)的第二輸入； 第一輸入，其耦合到所述累加器(764)的輸出， 第二輸入，其耦合到所述減法器(758)的差輸出，及 控制輸入，其耦合到所述減法器(758)的所述正負號輸出； 分子寄存器(770)，其具有耦合到所述加法器(766)的第一輸入的輸出，其中所述分子寄存器(770)存儲分子值；及 分母寄存器(762)，其具有耦合到所述減法器(758)的所述第二輸入的輸出，其中所述分母寄存器(762)存儲分母值； 其中在每一時鐘脈衝處將所述分子值與所述累加器(764)中的值相加直到所述減法器(758)確定所述累加器(764)中的所述值等於或大於所述分母寄存器(762)中的所述分母值為止，接著從所述累加器(764)中的所述值減去來自所述減法器(758)的所述輸出的所得差，藉此所述累加器(764)中的所述值保持在零(O)與所述分母寄存器(762)中的所述值之間； 主時基產生器(800)，其中所述主時基產生器(800)包括: 主周期寄存器(756)，其存儲主周期值； 主周期計數器(746)，其具有耦合到所述時鐘信號的時鐘輸入，且針對所接收的所述多個時鐘脈衝中的每一者使主計數值遞增； 主周期比較器(754)，其耦合到所述主周期寄存器(756)及所述主周期計數器(746)，其中所述主周期比較器(754)比較所述主計數值與所述主周期值，當所述主計數值等於或大於所述主周期值時產生PWM循環結束信號，且接著將所述主周期計數器(746)中的所述主計數值復位到零 '及 多個PWM產生器(101)，其用於產生多個可變頻率比率PWM信號，所述多個PWM產生器(101)中的每一者包括: 工作循環寄存器(108)，其存儲工作循環值； 工作循環計數器(102)，其具有 時鐘輸入，其耦合到所述時鐘信號， 時鐘啟用輸入，其耦合到所述計數啟用信號(772)， 其中當斷言所述計數啟用信號(772)時針對所`接收的所述多個時鐘脈衝中的每一者使工作循環計數值遞增； 工作循環比較器(110)，其耦合到所述工作循環寄存器(108)及所述工作循環計數器(102)，其中所述工作循環比較器(110)比較所述工作循環計數值與所述工作循環值，且當所述工作循環計數值小於或等於所述工作循環值時產生相位偏移相關PWM信號；及 相位偏移寄存器(512)，其存儲相位偏移值且耦合到所述工作循環計數器(102)，其中當從所述主時基(500)斷言PWM加載信號時將所述相位偏移值加載到所述工作循環計數器(102)中以變為新工作循環計數值。
3.根據權利要求2所述的系統，其進一步包括: 真實時間計數器(748)，其具有耦合到所述主周期計數器(746)的輸出； 捕獲寄存器(752)，其具有耦合到所述真實時間計數器(748)的輸入； 第一多路復用器(750)，其具有耦合到所述分母寄存器(762)的第一輸入、耦合到所述捕獲寄存器(752)的輸出的第二輸入及耦合到所述減法器(758)的所述第二輸入的輸出；及 第二多路復用器(744)，其具有耦合到來自所述比較器(754)的所述PWM循環結束信號的第一輸入、耦合到外部同步信號的第二輸入及耦合到所述主周期計數器(746)的復位輸入的輸出； 其中所述第一多路復用器(750)及所述第二多路復用器(744)在所述外部同步信號與所述PWM循環結束信號之間進行選擇以用於重新開始PWM循環。
4.一種用於控制可變頻率比率時鐘信號的設備，其包括: 累加器(202)，其具有時鐘輸入，其耦合到包括處於特定頻率的多個時鐘脈衝的時鐘信號， η位輸入,及 η位輸出； 加法器(204)，其具有 進位輸入輸入，其耦合到邏輯高， 第一 η位輸入，其耦合到所述累加器(202)的所述η位輸出， 第二 η位輸入， 進位輸出輸出，其用於提供時鐘啟用，其中當存在加法溢出時斷言所述時鐘啟用，及 η位輸出，其耦合到所述累加器(202)的所述η位輸入； 頻率縮放寄存器(206)，其具有 可編程η位輸入,及 η位輸出，其耦合到所述加法器(204)的所述第一 η位輸入； 時鐘門(208)，其具有 時鐘輸入，其耦合到所述時鐘信號， 時鐘啟用輸入，其耦合到所述加法器(204)的所述進位輸出輸出，及 時鐘輸出； 其中所述加法器(204)將所述累加器(202)中的值與編程到所述頻率縮放寄存器(206)中的縮放值相加，且將·其和輸出回到所述累加器(202)中；且 其中當斷言來自所述加法器(204)的所述時鐘啟用時，所述時鐘門(208)允許所述時鐘門(208)的所述時鐘輸入處的所述多個時鐘脈衝傳遞到所述時鐘門(208)的所述時鐘輸出，否則抑制所述多個時鐘脈衝傳遞到所述時鐘門(208)的所述時鐘輸出。
5.一種用於產生多個可變頻率比率脈衝寬度調製PWM信號的系統，所述系統包括:斷續時鐘電路(200)，其中所述斷續時鐘電路(200)包括: 累加器(202)，其具有 時鐘輸入，其耦合到包括處於特定頻率的多個時鐘脈衝的時鐘信號， η位輸入,及 η位輸出； 加法器(204)，其具有 進位輸入輸入，其耦合到邏輯高， 第一 η位輸入，其耦合到所述累加器(202)的所述η位輸出， 第二 η位輸入， 進位輸出輸出，其用於提供時鐘啟用，其中當存在加法溢出時斷言所述時鐘啟用，及 η位輸出，其耦合到所述累加器(202)的所述η位輸入； 頻率縮放寄存器(206)，其具有 可編程η位輸入，及 η位輸出，其耦合到所述加法器(204)的所述第一 η位輸入； 時鐘門(208)，其具有 時鐘輸入，其耦合到所述時鐘信號， 時鐘啟用輸入，其耦合到所述加法器(204)的所述進位輸出輸出，及時鐘輸出； 其中所述加法器(204)將所述累加器(202)中的值與編程到所述頻率縮放寄存器(206)中的縮放值相加，且將其和輸出回到所述累加器(202)中；且 其中當斷言來自所述加法器(204)的所述時鐘啟用時，所述時鐘門(208)允許所述時鐘門(208)的所述時鐘輸入處的所述多個時鐘脈衝傳遞到所述時鐘門(208)的所述時鐘輸出，否則抑制所述多個時鐘脈衝傳遞到所述時鐘門(208)的所述時鐘輸出；主時基產生器(500)，其中所述主時基產生器(500)包括: 主周期寄存器(504)，其存儲主周期值； 主周期計數器(502)，其具有耦合到所述時鐘信號的時鐘輸入，且針對所接收的所述多個時鐘脈衝中的每一者使主計數值遞增； 主周期比較器(506)，其耦合到所述主周期寄存器(504)及所述主周期計數器(502)，其中所述主周期比較器(506)比較所述主計數值與所述主周期值，當所述主計數值等於或大於所述主周期值時產生PWM加載信號，且接著將所述主周期計數器(502)中的所述主計數值復位到零；及 多個PWM產生器(101)，其用於產生多個可變頻率比率PWM信號，所述多個PWM產生器(101)中的每一者包括: 工作循環寄存器(108)，其存儲工作循環值；工作循環計數器(102)，其具有耦合到所述時鐘門(208)的所述時鐘輸出的時鐘輸入且針對從所述時鐘門(208)接收的所述多個時鐘脈衝中的每一者使工作循環計數值遞增；工作循環比較器(1 10)，其耦合到所述工作循環寄存器(108)及所述工作循環計數器(102)，其中所述工作循環比較器(110)比較所述工作循環計數值與所述工作循環值，且當所述工作循環計數值小於或等於所述工作循環值時產生相位偏移相關PWM信號；及 相位偏移寄存器(512)，其存儲相位偏移值且耦合到所述工作循環計數器(102)，其中當從所述主時基(500)斷言所述PWM加載信號時將所述相位偏移值加載到所述工作循環計數器(102)中以變為新工作循環計數值。
6.一種用於控制可變頻率比率脈衝寬度時鐘信號的設備，其包括: 累加器(202)，其具有 時鐘輸入，其耦合到包括處於特定頻率的多個時鐘脈衝的時鐘信號， η位輸入,及 η位輸出； 加法器(204)，其具有 進位輸入輸入，其耦合到邏輯高， 第一 η位輸入，其耦合到所述累加器(202)的所述η位輸出， 第二 η位輸入， 進位輸出輸出，其用於提供計數啟用信號(316)，其中當存在加法溢出時斷言所述計數啟用，及 η位輸出，其耦合到所述累加器(202)的所述η位輸入； 頻率縮放寄存器(206)，其具有 可編程η位輸入,及η位輸出，其耦合到所述加法器(204)的所述第一 η位輸入； 其中所述加法器(204)將所述累加器(202)中的值與編程到所述頻率縮放寄存器(206)中的縮放值相加，且將其和輸出回到所述累加器(202)中。
7.一種用於產生多個可變頻率比率脈衝寬度調製PWM信號的系統，所述系統包括:斷續時鐘電路(300)，其中所述斷續時鐘電路(300)包括: 累加器(202)，其具有 時鐘輸入，其耦合到包括處於特定頻率的多個時鐘脈衝的時鐘信號， η位輸入,及 η位輸出； 加法器(204)，其具有 進位輸入輸入，其耦合到邏輯高， 第一 η位輸入，其耦合到所述累加器(202)的所述η位輸出， 第二 η位輸入， 進位輸出輸出，其用於提供計數啟用(316)，其中當存在加法溢出時斷言所述計數啟用，及 η位輸出，其耦合到所述累加器(202)的所述η位輸入； 頻率縮放寄存器(206)，其具有 可編程η位輸入，及 η位輸出，其耦合到所述加法器(20`4)的所述第一 η位輸入； 其中所述加法器(204)將所述累加器(202)中的值與編程到所述頻率縮放寄存器(206)中的縮放值相加，且將其和輸出回到所述累加器(202)中； 主時基產生器(500)，其中所述主時基產生器(500)包括: 主周期寄存器(504)，其存儲主周期值； 主周期計數器(502)，其具有耦合到所述時鐘信號的時鐘輸入，且針對所接收的所述多個時鐘脈衝中的每一者使主計數值遞增； 主周期比較器(506)，其耦合到所述主周期寄存器(504)及所述主周期計數器(502)，其中所述主周期比較器(506)比較所述主計數值與所述主周期值，當所述主計數值等於或大於所述主周期值時產生PWM加載信號，且接著將所述主周期計數器(502)中的所述主計數值復位到零 '及 多個PWM產生器(101)，其用於產生多個可變頻率比率PWM信號，所述多個PWM產生器(101)中的每一者包括: 工作循環寄存器(108)，其存儲工作循環值； 工作循環計數器(102)，其具有 時鐘輸入，其耦合到所述時鐘信號， 時鐘啟用輸入，其耦合到所述計數啟用信號(316)， 其中當斷言所述計數啟用信號(316)時針對所接收的所述多個時鐘脈衝中的每一者使工作循環計數值遞增； 工作循環比較器(110)，其耦合到所述工作循環寄存器(108)及所述工作循環計數器(102)，其中所述工作循環比較器(110)比較所述工作循環計數值與所述工作循環值，且當所述工作循環計數值小於或等於所述工作循環值時產生相位偏移相關PWM信號；及 相位偏移寄存器(512)，其存儲相位偏移值且耦合到所述工作循環計數器(102)，其中當從所述主時基(500)斷言所述PWM加載信號時將所述相位偏移值加載到所述工作循環計數器(102)中以變為新工作循環計數值。
8.一種用於控制可變頻率比率脈衝寬度調製PWM信號的方法，所述方法包括以下步驟: 界定最大計數值； 提供比例因數值； 將累加器寄存器清除到零值； 將一(I)與所述比例因數值相加且將結果存儲於所述累加器寄存器中； 比較所述累加器寄存器中的所述結果與所述最大計數值，其中如果所述累加器寄存器中的所述結果小於所述最大計數值，那麼返回到將一(I)與所述比例因數值相加且將所述結果存儲於所述累加器寄存器中的所述步驟，且 如果所述累加器寄存器中的所述結果等於或大於所述最大計數值，那麼從所述累加器寄存器中的所述結果減去所述最大計數值；及 斷言到PWM產生器的計數啟用且返回到將一(I)與所述比例因數值相加且將所述結果存儲於所述累加器寄存器中的所述步驟。
9.一種用於控制可變頻·率比率脈衝寬度調製PWM信號的方法，所述方法包括以下步驟: 提供分母值； 提供分子值； 將累加器寄存器清除到零值； 將一(I)與比例因數值相加且將結果存儲於所述累加器寄存器中； 比較所述累加器寄存器中的所述結果與最大計數值，其中 如果所述累加器寄存器中的所述結果小於所述分母值，那麼返回到將一(I)與所述比例因數值相加且將所述結果存儲於所述累加器寄存器中的所述步驟，且 如果所述累加器寄存器中的所述結果等於或大於所述分母值，那麼從所述累加器寄存器中的所述結果減去所述分母值；及 斷言到PWM產生器的計數啟用且返回到將一(I)與所述比例因數值相加且將所述結果存儲於所述累加器寄存器中的所述步驟。
【文檔編號】H03K7/08GK103858346SQ201280048289
【公開日】2014年6月11日 申請日期:2012年9月18日 優先權日:2011年9月29日
【發明者】布賴恩·克裡斯 申請人:密克羅奇普技術公司