具有返送型過流保護電路的恆壓源電路的製作方法
2023-08-13 06:32:41 2
專利名稱：具有返送型過流保護電路的恆壓源電路的製作方法
技術領域：
本發明一般涉及一種被提供有返送電流限制特性的過流保護電路的恆壓源電路及其用於控制這種恆壓源電路的方法，特別涉及一種恆壓源電路及其控制這種恆壓源電路的方法，其中，提供了響應輸出電流的增加，增加了用於該恆壓源電路的各電路的偏置電流，由此使過流保護電路能夠可靠地工作。
背景技術：
為了改進恆壓源電路響應其輸出電壓波動的響應速度，已經知道增加提供給諸如構成該恆壓源電路的誤差放大電路的電路的偏流的方法。另一種已知的方法提供了一種能夠除了主反饋迴路之外高速響應的第二反饋迴路並使用這兩個反饋迴路控制輸出電壓。
在對誤差放大電路增加偏流的方法中，由於這種增加導致增加的恆壓源電路的電流損耗，所以，只能進行這種偏流的有限增加。考慮到這一點，某一電路(見日本專利申請公開No3-158912)向該誤差放大電路提供與恆壓源電路輸出電流成比例的偏流，從而，實現高響應速度和低電流損耗。
圖7示出了實現這種高響應速度和低功耗的恆壓源電路的例子，其被提供有具有返送特性的過流保護電路。
圖7所示的恆壓源電路100包括用於產生和輸出預定參考電壓Vref的參考電壓產生電路102、用於通過將是在輸出端OUT處出現的電壓的輸出電壓Vout分壓產生和輸出分壓後的電壓VFB的以檢測輸出電壓為目的的電阻器R101和以檢測輸出電壓為目的的電阻器R102、包括用於響應施加到其柵極的信號來控制在輸出端OUT處產生的電流io的PMS電晶體的輸出電晶體M101、用於控制輸出電晶體M101的操作以便使分壓後的電壓VFB等於參考電壓Vref的誤差放大電路103、用於響應輸出電流io調節誤差放大電路103的偏流的偏流調節電路104、和具有返送輸出電壓相對輸出電流特性的過流保護電路105，一旦輸出電流io超過預定值，該特性可以在降低輸出電壓Vout的同時減少輸出電流。
誤差放大電路103放大參考電壓Vref和分壓電壓VFB之間的差，以提供給輸出電晶體M101的柵極，從而控制輸出電晶體M101的操作以便將輸出電壓Vout設置得等於恆壓。
在偏流調節電路104中，用於檢測輸出電流io並輸出與輸出電晶體M101的輸出電流io成比例的電流的PMOS電晶體M105的漏極電流隨著輸出電流io的增加而增加。PMOS電晶體M105的漏極電流是NMOS電晶體M106的漏極電流，因此，形成具有NMOS電晶體M106的電流反射鏡電路的NMOS電晶體M107和M108的漏極電流也增加。
NMOS電晶體M107的漏極電流是施加到誤差放大電路103的運算放大器A101的偏流，因此，與輸出電流io的增加成比例地增加施加到運算放大器A101的偏流。NMOS電晶體M108的漏極電流是施加到PMOS電晶體M102上偏流，因此，與輸出電流io的增加成比例地增加施加到PMOS電晶體M102上的偏流。結果是，隨著輸出電流io的增加，誤差放大電路103響應輸出電壓Vout的電壓波動的響應速度增加。
在過流保護電路105中，當輸出電流io變成預定保護的電流量時，在PMOS電晶體M103的漏極和地電位之間連接的電阻器R104兩端的壓降超過分壓後的電壓VFB。結果，運算放大器電路A102的輸出電壓下降，從而使PMOS電晶體M104導通，由此抑制輸出電晶體M101的柵極電壓的下降。如圖8所示，然後，當輸出電壓Vout被短路時，輸出電壓Vout被降低，輸出電流io被減少，從而導致輸出電流減小而變得等於被示做「A」的短路電流，由此，防止恆壓源電路100和負載110過流。這種過流保護電路105就是所謂的具有返送特性的過流保護電路。
由於當過流保護電路105操作時輸出電流io是非常大的電流，所以在這種情況下，誤差放大電路103的運算放大器電路A101的偏流也很大。運算放大器A101的輸出節點的驅動功率因此也非常大，這樣，在過流保護電路105中使用的PMOS電晶體M104的驅動功率不足以將對應於輸出電壓Vout短路的短路電流引入到圖8所示的點A，由此，實際的特性如實線所示，即，其只能夠將短路電流引入到點B，結果，在輸出電晶體M101處的功耗變得非常明顯，從而產生額外的熱量，而當該恆壓源電路被以IC晶片的形式實現時，這可能引起該IC晶片的故障。
為了使過流保護電路105能夠將短路電流完全引入到圖8所示的點A處，PMOS電晶體M104的驅動功率需要被設置得遠遠大於誤差放大電路103的驅動功率。
PMOS電晶體M104的驅動功率的增加需要該PMOS電晶體M104的器件大小的增加，而當恆壓源電路100以IC晶片的形式實現時，由於晶片大小的增加，將會導致成本的增加。此外，需要增加過流保護電路105的操作電流，這將導致功耗的增加。
因此，需要一種具有返送特性過流保護電路的恆壓源電路及其控制這種恆壓源電路的方法，利用這種電路和方法，短路電流可以被降低到預定的電流量而不會增加PMOS電晶體M104的器件大小也不會增加過流保護電路105的操作電流。
發明內容
本發明的一般目的就是提供一種能夠基本排除由於相關技術的限制和缺點而引起的一個或多個問題的恆壓源電路以及控制該恆壓源電路的方法。
本發明的另一個目的是提供一種具有過流保護電路的恆壓源電路以及控制這種恆壓源電路的方法，其中，短路電流能夠被降低到預定的電流量而不會增加過流保護電路的電路大小也不會增加該過流保護電路的操作電流。為了實現上述本發明的目的，用於將施加到輸入端的輸入電壓轉換為從輸出端輸出的預定恆壓的恆壓源電路，包括輸出電晶體，用於響應所施加的控制信號從輸入端向輸出端提供輸出電流；參考電壓產生電路單元，用於產生預定的參考電壓；輸出電壓檢測電路單元，用於檢測輸出端的輸出電壓，以產生與檢測的輸出電壓成比例的比例電壓；誤差放大電路單元，用於接收預定的偏流，以控制輸出電晶體的操作，從而使比例電壓等於參考電壓；偏流調節電路單元，用於響應從輸出電晶體輸出的輸出電流而向誤差放大電路單元提供偏流；和過流保護電路單元，用於當輸出電壓處於額定電壓時，響應輸出電流超過預定的過流保護電流量，在將輸出電壓降低到地電位的基礎上，控制輸出電晶體來減少輸出電壓和輸出電流，以便使輸出電流變成預定的短路電流量，其中，所述誤差放大電路單元被配置成其響應輸出電壓波動的響應速度隨所接收的偏流而改變，以及偏流調節電路單元被配置成響應將輸出電壓降低到預定的電壓而暫停向誤差放大電路單元提供偏流。
一種控制恆壓源電路的方法，該恆壓源電路用於將施加到輸入端的輸入電壓轉換為從輸出端輸出的預定恆壓，其中，該恆壓源電路包括輸出電晶體，用於響應所施加的控制信號從輸入端向輸出端提供輸出電流，和輸出電壓控制單元，用於產生預定的參考電壓和與在輸出端出現的輸出電壓成比例的比例電壓，以便在至少一個誤差放大電路處放大參考電壓和比例電壓之間的差並將放大後的差施加到輸出電晶體的控制節點，所述方法包括響應從輸出電晶體輸出的輸出電流，向誤差放大電路提供偏流；和響應將輸出電壓降低到預定電壓而暫停向誤差放大電路提供偏流。
根據本發明的至少一個實施例，隨著具有返送特性的過流保護電路單元開始操作，偏流調節電路單元暫停(suspend)將偏流施加到諸如在恆壓源電路中提供的誤差放大電路單元的用於驅動輸出電晶體的電路。這隻留下(leavebehind)固定的偏流。因此，即使是使用具有與傳統過流保護電路兼容或更小的驅動功率的電晶體和基於過流保護電路的操作來控制輸出電晶體的操作時，由過流保護電路所設置的短路電流也能夠被完全降低到所希望的電流量。
圖1示出了根據本發明第一實施例的恆壓源電路的例子；圖2示出了圖1所示的恆壓源電路的輸出電壓和輸出電流的特性的例子；圖3示出了根據本發明第一實施例的恆壓源電路的另一個例子；圖4示出了根據本發明第二實施例的恆壓源電路的例子；圖5示出了根據本發明第三實施例的恆壓源電路的例子；圖6示出了根據本發明第三實施例的恆壓源電路的另一個例子；圖7示出了相關技術恆壓源電路的例子；和圖8示出了圖7所示的恆壓源電路的輸出電壓和輸出電流的特性。
具體實施例方式
下面將結合附圖描述本發明的實施例。
圖1示出了根據本發明第一實施例的恆壓源電路的例子。
在圖1中，恆壓源電路1根據輸入到輸入端IN的輸入電壓Vin產生預定的恆壓並從輸出端OUT輸出輸出輸出電壓Vout。從輸出端OUT輸出的輸出電壓Vout被提供給耦合到輸出端OUT的負載10。恆壓源電路1可以以單個IC晶片形式來實現。
圖1所示的恆壓源電路1包括參考電壓產生電路2，用於產生和輸出預定的參考電壓Vref；以輸出電壓檢測為目的的電阻器R1和R2，用於通過分壓輸出電壓Vout而產生和輸出分壓電壓VFB；包括PMOS電晶體的輸出電晶體M1，用於響應施加給其柵極的信號來控制在輸出端OUT處產生的電流io；第一誤差放大電路3，用於控制輸出電晶體M1的操作，以便使分壓電壓VFB等於參考電壓Vref；偏流調節電路4，用於響應輸出電流io調節第一誤差放大電路3的偏流；和具有返送輸出電壓相對輸出電流特性的過流保護電路5，一旦輸出電流io變得大於預定過流保護電流量，該特性能夠在降低輸出電壓Vout的同時減少輸出電流io。參考電壓產生電路2對應於參考電壓產生電路單元，電阻器R1和R2對應於輸出電壓檢測電路單元，第一誤差放大電路3對應於第一誤差放大電路單元，偏流調節電路4對應於偏流調節電路單元，以及過流保護電路5對應於過流保護電路單元。參考電壓產生電路2、電阻器R1和R2以及第一誤差放大電路3構成了輸出電壓控制單元。
第一誤差放大電路3包括運算放大器A1、PMOS電晶體M2以及恆流源11和12。偏流調節電路4包括PMOS電晶體M5和NMOS電晶體M6到M9。過流保護電路5包括運算放大器A2、PMOS電晶體M3和M4以及電阻器R3和R4。PMOS電晶體M2對應於第一電晶體，NMOS電晶體M9對應於控制電路，以及恆流源11和12對應於恆流電路。
輸出電晶體M1連接在輸入端IN和輸出端OUT之間，電阻器R1和R2串聯連接在輸出端OUT和地電位之間。
在第一誤差放大電路3中，PMOS電晶體M2和恆流源12串聯連接在輸入端IN和地電位之間，而PMOS電晶體M2從恆流源12接收預定的偏流。
PMOS電晶體M2和恆流源12之間的結合點被耦合到輸出電晶體M1的柵極。運算放大器A1的輸出端連接到PMOS電晶體M2的柵極，其反相輸入節點接收分壓電壓VFB，其非反相輸入節點接收參考電壓Vref。運算放大器A1從恆流源11接收預定的偏流。
在偏流調節電路4中，PMOS電晶體M5的源極節點被耦合到輸入端IN，其柵極節點被耦合到輸出電晶體M1的柵極節點。NMOS電晶體M6到M8構成了電流反射鏡電路，其中在PMOS電晶體M5的漏極和地電位之間連接NMOS電晶體M6。NMOS電晶體M6到M8的柵極被連接到一起，所述結合點被耦合到NMOS電晶體M6的漏極。NMOS電晶體M7被並聯連接到恆流源11。串聯連接的NMOS電晶體M8和M9被並聯連接到恆流源12。NMOS電晶體M9的柵極接收分壓電壓VFB。
在過流保護電路5中，PMOS電晶體M3的源極節點被耦合到輸入端IN，其柵極節點被耦合到輸出電晶體M1的柵極節點。電阻器R4被連接在PMOS電晶體M3的漏極和地電位之間。PMOS電晶體M3和電阻器R4之間的結合點被耦合到運算放大器A2的反相輸入節點。運算放大器A1的非反相輸入節點接收分壓電壓VFB，其輸出節點被耦合到PMOS電晶體M4的柵極。PMOS電晶體M4連接在輸入端IN和輸出電晶體M1的柵極之間，電阻器R3連接在輸入端IN和PMOS電晶體M4的柵極之間。
利用這種結構，第一誤差放大電路3控制輸出電晶體M1的操作，從而使輸入給運算放大器A1的分壓電壓VFB變得與參考電壓Vref相等。隨著輸出電流io的增加，輸出與輸出電晶體M1輸出電流成比例的電流的PMOS電晶體M5的漏極電流增加。漏極電流id5是NMOS電晶體M6的漏極電流，因此，形成具有NMOS電晶體M6的電流反射鏡電路的NMOS電晶體M7和M8的漏極電流id7和id8也增加。
如果輸出電流io小於預定的過流保護電流量，則NMOS電晶體M9的源極電壓是NMOS電晶體M8的漏極電壓，其基本上等於NMOS電晶體M8的柵極電壓，NMOS電晶體M8處於導通狀態。由於NMOS電晶體M8的漏極電流id8是施加到PMOS電晶體M2的偏流，，所以，運算放大器A1和PMOS電晶體M2的偏流與輸出電流io的增加成比例地增加。結果，隨著輸出電流io的增加，第一誤差放大電路3對輸出電壓Vout波動的響應速度也增加。
PMOS電晶體M3輸出與輸出電晶體M1的輸出電流成比例的電流。如果輸出電流io變得大於預定的過流保護電流量，則電阻器R4兩端的壓降將超過分壓電壓VFB。結果，運算放大器電路A2的輸出電壓下降，從而使PMOS電晶體M4導通，由此抑制輸出電晶體M1的柵極電壓下降。然後，如圖2所示，當輸出端OUT被短路時，輸出電壓Vout被降低，輸出電流io被減少，從而導致輸出電流io被減小到等於短路電流，如圖2中的「A」所示，由此，可以防止恆壓源電路1和負載10過流。
NMOS電晶體M9的柵極電壓也隨著輸出電壓Vout的下降一起下降。當輸出電壓Vout下降到預定的電壓時，NMOS電晶體M9截止，由此切斷(cutoff)與該輸出電流io成比例的PMOS電晶體M2的部分偏流，從而只有來自恆壓源電路12的偏流。這對於輸出電晶體M1減少第一誤差放大電路3的驅動功率，因此，即使是PMOS電晶體M4的驅動功率相對小，輸出電流io也可以被完全減少到圖2中A點所示的預定短路電流量。
或者，可以去除第一誤差放大電路3的PMOS電晶體M2的圖1所示。在這種情況下，恆壓源電路1的結構如圖3所示。在圖3中，與圖1所示相同的元件採用相同的附圖標記，與其相關的描述將予以省略。將只描述與圖1所示結構不同的部分。
圖3與圖1不同之處在於去除了PMOS電晶體M2、恆流源12和NMOS電晶體M8，以及NMOS電晶體M9被串聯連接到NMOS電晶體M7。
在圖3中，第一誤差放大電路3包括運算放大器A1和恆流源11，運算放大器A1的輸出節點被耦合到輸出電晶體M1的柵極節點。運算放大器A1的反相輸入節點接收參考電壓Vres和非反相輸入節點接收分壓電壓VFB。
偏流調節電路4包括PMOS電晶體M5和NMOS電晶體M6、M7和M9。NMOS電晶體M6和M7一起構成了電流反射鏡電路。串聯連接的NMOS電晶體M9和M7被並聯連接到恆流源11上。
利用這種結構，如果輸出電流io小於所述預定過流保護電流量，則NMOS電晶體M9的源極電壓是NMOS電晶體M7的漏極電壓，該電壓基本上等於NMOS電晶體M7的柵極電壓，和NMOS電晶體M9處於導通狀態。NMOS電晶體M7的漏極電流是施加到運算放大器A1的偏流，因此，施加到預算放大器A1的偏流與輸出電流io的增加成比例地增加。結果，隨著輸出電流io的增加，對輸出電壓Vout波動作出響應的第一誤差放大電路的響應速度增加。
當輸出電流io超過所述預定過流保護電流量以至觸發過流保護電路5的操作從而引起輸出電壓Vout下降時，NMOS電晶體M9的柵極電壓也下降。當輸出電壓Vout下降到一預定電壓時，NMOS電晶體M9截止，由此，切斷與輸出電流io成比例的運算放大器A1的部分偏流，從而只有來自恆流源11的偏流。這對於輸出電晶體M1減少了第一誤差放大電路3的驅動功率，因此，即使PMOS電晶體M4的驅動功率很小，輸出電流io也能夠被完全減小到圖2中A點所示的預定短路電流量。
如上所述，如果輸出電流io超過所述預定過流保護電流量從而觸發過流保護電路5的操作而降低輸出電壓vout，則根據本發明第一實施例的恆壓源電路將暫停從偏流調節電路4向第一誤差放大電路3提供偏流，從而，降低第一誤差放大電路3相對於輸出電晶體M1的驅動功率。利用這種方式，當具有返送特性的過流保護電路操作時，可以將短路電流降低到所述預定的電流量，而不需要相對於輸出電晶體M1增加過流保護電路的驅動功率。此外，在過流保護電路中用於控制輸出電晶體的操作的電晶體可以是具有小電流驅動功率的電晶體，這可以抑制由於晶片大小增加而引起的成本和電流損耗的增加。
在上述的第一實施例中，只提供了單個的誤差放大電路來控制輸出電晶體的操作。或者，本發明也可以被應用於具有下述結構的恆壓源電路中，在這種結構中，輸出電晶體的操作由第一誤差放大電路和第二誤差放大電路同時控制，第一誤差放大電路具有儘可能大的直流增益的優良直流特性，而第二誤差放大電路能夠對輸出電壓Vout的波動做出高速響應。本發明的第二實施例是針對這種結構的。
圖4示出了根據本發明第二實施例的恆壓源電路的一個例子。在圖4中，以相同的附圖標記與圖1相同的元件並省略對它們的描述，只描述與圖1不同的部分。
圖4與圖1的區別在於附加提供了對輸出電壓Vout的波動做出高速響應的第二誤差放大電路6。利用這種變化，圖1的恆壓源電路現在被設計成恆壓源電路1a。恆壓源電路1a可以以單個IC晶片來實現。
圖4的恆壓源電路1a包括參考電壓產生電路2、以檢測輸出電壓為目的的電阻器R1和R2、輸出電晶體M1、用於控制輸出電晶體M1的操作從而使得分壓電壓VFB等於參考電壓Vref的第一誤差放大電路3、用於控制輸出電晶體M1的操作從而使得分壓電壓VFB等於參考電壓Vref並能夠對輸出電壓Vout的波動做出高速響應的第二誤差放大電路6、用於響應輸出電流io調節第一誤差放大電路3和第二誤差放大電路6的偏流的偏流調節電路4、以及過流保護電路5。第一誤差放大電路3和第二誤差放大電路6一起構成了誤差放大電路單元。
第二誤差放大電路6包括運算放大器A3和恆流源13，運算放大器A3的輸出節點被耦合到輸出電晶體M1的柵極節點。運算放大器A3的反相輸入節點接收參考電壓Vref，而其非反相輸入節點接收分壓電壓VFB。運算放大器A3從恆流源13接收預定的偏流。在偏流調節電路4中，串聯連接的NMOS電晶體M9和M8與恆流源13並聯連接。
在這種結構中，將第一誤差放大電路3設計成將從恆流源11和12提供的偏流設置為儘可能的小，以至設置直流增益儘可能的大，由此提供良好的直流特性。第二誤差放大電路6被設計成將從恆流源13提供的偏流設置為儘可能的大，以便實現高速操作。
如果輸出電流io小於預定的過流保護電流量，NMOS電晶體M9的源極電壓是NMOS電晶體M8的漏極電壓，該電壓基本上等於NMOS電晶體M8的柵極電壓，NMOS電晶體M8處於導通狀態。NMOS電晶體M8的漏極電流id8是施加到運算放大器A3上的偏流，因此，與運算放大器A1的偏流類似，施加到運算放大器A3的偏流與輸出電流io的增加成比例地增加。結果，隨著輸出電流io的增加，第一誤差放大電路3和第二誤差放大電路6對輸出電壓Vout的波動做出響應的響應速度都增加。
當輸出電流io超過預定的過流保護電流量而觸發過流保護電路5的操作來引起輸出電壓Vout的下降時，NMOS電晶體M9的柵極電壓也下降。當輸出電壓Vout降低到預定的電壓時，NMOS電晶體M9截止，從而，與輸出電流io成比例地切斷運算放大器A3的部分偏流，從而只有來自恆流源13的偏流。這對於輸出電晶體M1減小了第二誤差放大電路6的驅動功率，因此，即使是PMOS電晶體M4的驅動功率相對較小時，輸出電流io也能夠被完全地減小到圖2中A點所示的預定短路電流量。
在圖4中，第一誤差放大電路3的PMOS電晶體M2可以被去除。即，可以去除PMOS電晶體M2和恆流源12，而運算放大器A1的輸出節點被連接到輸出電晶體M1的柵極，參考電壓Vref和分壓電壓VFB被分別輸入到運算放大器A1的反相輸入節點和非反相輸入節點。
如上所述，如果輸出電流io超過所述預定的過流保護電流量以觸發過流保護電路5的操作而使輸出電壓Vout下降，則根據本發明第二實施例的恆壓源電路將暫停從偏流調節電路4向第二誤差放大電路6提供偏流，由此，對於輸出電晶體M1減少第二誤差放大電路6的驅動功率。利用這種方式，當具有返送特性的過流保護電路操作時，短路電流可以被降低到預定的電流量，而對於輸出電晶體不需要增加過流保護電路的驅動功率。
在上述的第一和第二實施例中，可以提供用於執行相位補償的相位補償電路，該相位補償對於在負反饋迴路上產生的信號頻帶可以降低偏流調節電路的增益。本發明的第三實施例是針對這樣一種結構。
圖5示出了根據本發明第三實施例的恆壓源電路的例子。圖5示出了具有與圖4所示的結構相同的恆壓源電路的例子。與圖4所示相同的元件使用相同的附圖標記，並省略對它們的描述。將只描述與圖4所示不同的部分。
圖5與圖4的不同之處在於在圖4的偏流調節電路4中附加提供了用於執行相位補償的相位補償電路，對於在為運算放大器A1和A3所形成的負反饋迴路上產生的信號頻帶，該相位補償降低偏流調節電路的增益。利用這種變化，圖4所示的偏流調節電路4現在被設計成為偏流調節電路4b，圖4的恆壓源電路1現在被設計成恆壓源電路1b。該恆壓源電路1b可以單個IC晶片來實現。
圖5的恆壓源電路1b包括參考電壓產生電路2、以檢測輸出電壓為目的的電阻器R1和R2、輸出電晶體M1、第一誤差放大電路3、第二誤差放大電路6、用於響應輸出電流io來調節第一誤差放大電路3和第二誤差放大電路6的偏流的偏流調節電路4b、以及過流保護電路5。偏流調節電路4b構成了偏流調節電路單元。
偏流調節電路4b包括PMOS電晶體M5、NMOS電晶體M6到M9、電容器C1和C2以及電阻器R5和R6。
NMOS電晶體M6到M8、電容器C1和C2以及電阻器R5和R6構成了電流反射鏡電路。NMOS電晶體M7被並聯連接到恆流源11。電阻器R5被連接在NMOS電晶體M6的柵極和NMOS電晶體M7的柵極之間。電容器C1被連接在NMOS電晶體M7的柵極和地電位之間。NMOS電晶體M9被串聯連接到NMOS電晶體M8，該串聯電路被並聯連接到恆流源13。電阻器R6被連接在NMOS電晶體M6的柵極和NMOS電晶體M8的柵極之間。電容器C2被連接在NMOS電晶體M8的柵極和地電位之間。NMOS電晶體M6的柵極和漏極彼此相互連接。
在這種結構中，一組電容器C1和電阻器R5以及一組電容器C2和電阻器R6每一個都構成了低通濾波器，由此用做相位補償電路。由電阻器R5的電阻和電容器C1的電容所確定的頻帶以及由電阻器R6的電阻和電容器C2的電容所確定的頻帶中的每一個都被設置成其偏流調節電路4b的增益都具有其峰值的頻率。對於在負反饋迴路上產生的信號頻帶，這降低了增益，由此，減少了偏流調節電路4b的峰值增益。因此。可以防止偏流調節電路4b的操作變得不穩定。
在圖5中，利用電阻器的電阻和電容器的電容設置其中偏流調節電路4b的增益具有其峰值的頻帶。或者，可以響應輸出電流io而改變其中偏流調節電路4的增益具有其峰值的頻帶。在這種情況下，圖6的電路可以被用於替換圖5的電路。在圖6中，與圖5相同的元件由相同的附圖標記，其描述予以省略。只描述與圖5不同之處。
圖6與圖5的區別在於提供了NMOS電晶體M10到M12來代替電阻器R5和R6。
在圖6中，偏流調節電路4b被用於響應輸出電流io來調節第一誤差放大電路3和第二誤差放大電路6的偏流，並包括PMOS電晶體M5、NMOS電晶體M6到M12、以及電容器C1和C2。NMOS電晶體M6到M12以及電容器C1和C2構成了電流反射鏡電路。NMOS電晶體N10到M12還構成了電流反射鏡電路。
在這種結構中，NMOS電晶體M11和M12的漏極電流與NMOS電晶體M10的漏極電流成比例。NMOS電晶體M10的漏極電流與PMOS電晶體M5的漏極電流相同，因此，NMOS電晶體M11和M12的漏極電流與輸出電流io成比例。換言之，NMOS電晶體M11和M12的阻抗反比於輸出電流io。當NMOS電晶體M11和M12的阻抗變小時，執行相位補償的頻帶增加，由此，在具有與圖5所示情況相同優點的同時可以實現與圖5所示情況相比的具有極寬範圍的有效相位補償。因此，可以使偏流調節電路4b的操作變得更加穩定。
在這種方式下，根據本發明第三實施例的恆壓源電路帶來與第二實施例相同的優點，並進一步穩定了偏流調節電路4b的操作，與這種穩定性一起，也使得第一誤差放大電路3和第二誤差放大電路6的工作更加穩定，由此，提供了對於所有頻率狀態穩定的輸出電壓。
在上述第一到第三實施例中，將分壓電壓VFB施加到NMOS電晶體M9的柵極。或者，可以獨立提供用於分壓輸出電壓的電位分壓電路來產生將被施加到NMOS電晶體M9的柵極上的分壓電壓。在第一到第三實施例中，如果提供了NMOS電晶體M7和M8，則NMOS電晶體M9被連接到NMOS電晶體M8。這僅僅是非限制性的例子。NMOS電晶體M9也可以被連接到NMOS電晶體M7。或者，與NMOS電晶體M9對應的每個NMOS電晶體都可以被分別連接到NMOS電晶體M7和M8。
儘管已經結合實施例描述了本發明，但是，本發明並不局限與這些實施例，相反，在不背離由所附權利要求定義的本發明的範圍的前提下可以做出各種變化和修改。
本發明基於2005.04.19.在日本特許廳申請的日本優先申請No.2005-121295，其全部內容被引入作為參考。
權利要求
1.一種用於將施加到輸入端的輸入電壓轉換為從輸出端輸出的預定恆壓的恆壓源電路，包括輸出電晶體，用於響應所施加的控制信號從輸入端向輸出端提供輸出電流；參考電壓產生電路單元，用於產生預定的參考電壓；輸出電壓檢測電路單元，用於檢測輸出端的輸出電壓，以產生與檢測的輸出電壓成比例的比例電壓；誤差放大電路單元，用於接收預定的偏流，以控制輸出電晶體的操作，從而使比例電壓等於參考電壓；偏流調節電路單元，用於響應從輸出電晶體輸出的輸出電流而向誤差放大電路單元提供偏流；和過流保護電路單元，用於當輸出電壓處於額定電壓時，響應輸出電流超過預定的過流保護電流量，在將輸出電壓降低到地電位的基礎上，控制輸出電晶體來減少輸出電壓和輸出電流，以便使輸出電流變成預定的短路電流量，其中，所述誤差放大電路單元被配置成其響應輸出電壓波動的響應速度隨所接收的偏流而改變，以及偏流調節電路單元被配置成響應將輸出電壓降低到預定的電壓而暫停向誤差放大電路單元提供偏流。
2.如權利要求1所述的恆壓源電路，其中，所述偏流調節電路單元被配置成向誤差放大電路單元提供與從輸出電晶體輸出的輸出電流成比例的偏流。
3.如權利要求1所述的恆壓源電路，其中，所述誤差放大電路單元包括運算放大器，用於放大比例電壓和分壓電壓之間的差；第一電晶體，用於放大運算放大器的輸出信號，以便將控制信號施加到輸出電晶體的控制節點；和恆流源電路，用於將偏流分別提供給運算放大器和第一電晶體，其中，所述偏流調節電路單元被配置成向運算放大器和第一電晶體中的至少一個提供偏流，並響應將輸出電壓降低到預定電壓而暫停向運算放大器和第一電晶體中的至少一個提供偏流。
4.如權利要求1所述的恆壓源電路，其中，所述誤差放大電路單元包括運算放大器，用於放大所述比例電壓和參考電壓之間的差，以施加控制信號給所述輸出電晶體的控制節點；和恆流源電路，用於向運算放大器提供預定的偏流，其中，所述偏流調節電路單元被配置成向運算放大器提供偏流，並響應將輸出電壓降低到預定電壓而暫停向運算放大器提供偏流。
5.如權利要求1所述的恆壓源電路，其中，所述誤差放大電路單元包括具有不同特性的第一和第二誤差放大電路，用於控制輸出電晶體以使所述比例電壓等於參考電壓，以及所述偏流調節電路單元被配置成響應將輸出電壓降低到預定電壓而暫停向第一和第二誤差放大電路單元中的至少一個提供偏流。
6.如權利要求5所述的恆壓源電路，其中，所述第一誤差放大電路具有大於第二誤差放大電路的直流增益。
7.如權利要求5所述的恆壓源電路，其中，所述第二誤差放大電路具有大於第一誤差放大電路的對輸出電壓的電壓波動做出響應的響應速度。
8.如權利要求1所述的恆壓源電路，其中，所述偏流調節電路單元包括相位補償電路，對於在由輸出電晶體、輸出電壓檢測電路單元和誤差放大電路單元形成的負反饋迴路上產生的信號的頻帶、通過降低偏流調節電路單元的增益來執行相位補償。
9.如權利要求8所述的恆壓源電路，其中，所述相位補償電路被配置成響應從輸出電晶體輸出的輸出電流而改變它的頻率特性。
10.如權利要求3所述的恆壓源電路，其中，所述偏流調節電路單元包括電流檢測電晶體，其控制節點被耦合到輸出電晶體的控制節點，而其電流輸入節點被與輸出電晶體一起耦合到輸入端，以輸出與從輸出電晶體輸出的輸出電流成比例的電流；電流反射鏡電路，用於向運算放大器和第一電晶體中的所述至少一個提供與從電流檢測電晶體輸出的電流成比例的偏流；控制電路，用於使電流反射鏡電路響應將輸出端的輸出電壓降低到預定電壓而暫停向運算放大器和第一電晶體中的至少一個提供偏流。
11.如權利要求10所述的恆壓源電路，其中，所述電流反射鏡電路包括輸入側電晶體，用於接收從電流檢測電晶體輸出的電流；至少一個輸出側電晶體，用於向所述運算放大器和第一電晶體中的至少一個提供與輸入給輸入側電晶體的電流成比例的電流；和相位補償電路，其包括在輸入側電晶體的控制節點和所述至少一個輸出側電晶體的控制節點之間連接的至少一個低通濾波器。
12.如權利要求4所述的恆壓源電路，其中，所述偏流調節電路單元包括電流檢測電晶體，其控制節點被耦合到輸出電晶體的控制節點，而其電流輸入節點被與輸出電晶體一起耦合到輸入端，以輸出與從輸出電晶體輸出的輸出電流成比例的電流；電流反射鏡電路，用於向運算放大器提供與從電流檢測電晶體輸出的電流成比例的偏流；和控制電路，用於響應將輸出端的輸出電壓下降到預定電壓而使電流反射鏡電路暫停向運算放大器提供偏流。
13.如權利要求12所述的恆壓源電路，其中，所述電流反射鏡電路包括輸入側電晶體，用於接收從電流檢測電晶體輸出的電流；輸出側電晶體，用於向運算放大器提供成比例輸入給輸入側電晶體的電流成比例的電流；和相位補償電路，其包括在輸入側電晶體的控制節點和輸出側電晶體的控制節點之間連接的低通濾波器。
14.如權利要求5所述的恆壓源電路，其中，所述偏流調節電路單元包括電流檢測電晶體，其控制節點被耦合到輸出電晶體的控制節點，而其電流輸入節點被與輸出電晶體一起耦合到輸入端，以輸出成比例從輸出電晶體輸出的輸出電流成比例的電流；電流反射鏡電路，用於向第一誤差放大電路和第二誤差放大電路提供各個與從電流檢測電晶體輸出的電流成比例的偏流；和控制電路，用於響應將輸出端的輸出電壓下降到預定電壓而暫停向第二誤差放大電路提供偏流。
15.如權利要求14所述的恆壓源電路，其中，所述電流反射鏡電路包括輸入側電晶體，用於接收從電流檢測電晶體輸出的電流；輸出側電晶體，用於向第一誤差放大電路和第二誤差放大電路提供各個與輸入給輸入側電晶體的電流成比例的電流；和相位補償電路，包括在輸入側電晶體的控制節點和各輸出側電晶體的控制節點之間連接的低通濾波器。
16.如權利要求11所述的恆壓源電路，其中，所述相位補償電路的低通濾波器具有響應從電流檢測電晶體輸出的電流而改變其阻抗的電阻器。
17.如權利要求16所述的恆壓源電路，其中，所述電阻器是MOS電晶體，而相位補償電路被配置成響應從電流檢測電晶體輸出的電流而改變MOS電晶體的柵極-源極電壓。
18.如權利要求1所述的恆壓源電路，其中，所述輸出電晶體、參考電壓產生電路單元、輸出電壓檢測電路單元、誤差放大電路單元、偏流調節電路單元和過流保護電路單元在單個IC晶片上實現。
19.一種控制恆壓源電路的方法，該恆壓源電路用於將施加到輸入端的輸入電壓轉換為從輸出端輸出的預定恆壓，其中，該恆壓源電路包括輸出電晶體，用於響應所施加的控制信號從輸入端向輸出端提供輸出電流，和輸出電壓控制單元，用於產生預定的參考電壓和與在輸出端出現的輸出電壓成比例的比例電壓，以便在至少一個誤差放大電路處放大參考電壓和比例電壓之間的差並將放大後的差施加到輸出電晶體的控制節點，所述方法包括響應從輸出電晶體輸出的輸出電流，向誤差放大電路提供偏流；和響應將輸出電壓降低到預定電壓而暫停向誤差放大電路提供偏流。
20.如權利要求19所述的方法，其中，與從輸出電晶體輸出的電流成比例的偏流被提供給誤差放大電路。
全文摘要
一種用於將施加到輸入端的輸入電壓轉換為在輸出端輸出的預定恆定電壓的恆壓源電路，包括輸出電晶體，用於響應所施加的控制信號從輸入端向輸出端提供輸出電流；誤差放大電路單元，用於接收預定的偏流以控制輸出電晶體的操作；和偏置調節電路單元，用於響應從輸出電晶體輸出的輸出電流向誤差放大電路單元提供偏流，其中，偏流調節電路單元被配置成響應輸出電壓下降到預定電壓來暫停向誤差放大電路單元提供偏流。
文檔編號G05F1/10GK1969244SQ20068000031
公開日2007年5月23日 申請日期2006年4月17日 優先權日2005年4月19日
發明者永田敏久 申請人:株式會社理光