一種用於AMOLED列驅動電路的輸出緩衝器的製作方法
2023-07-31 21:22:31
本發明涉及平面顯示
技術領域：
，特別是涉及一種用於AMOLED列驅動電路的輸出緩衝器。
背景技術：
：AMOLED顯示與其他顯示技術相比，具有超輕薄、寬視角、低功耗、響應速度快、顏色自然等優點，是下一代主流顯示技術的最有力競爭者。AMOLED顯示系統中，列驅動電路對於實現高速、高精度、低功耗及高動態的顯示驅動至關重要。通常列驅動電路包括移位寄存器、採樣寄存器、數據鎖存器、電平轉換電路、數模轉換電路(Digital-to-AnalogConverter,DAC)和輸出緩衝器電路等。其中，輸出緩衝器決定了列驅動電路的速度、精度、輸出範圍以及功耗等性能，隨著顯示解析度和幀率的提高，系統對於輸出緩衝器的性能要求也越來越高。AMOLED列驅動電路中的輸出緩衝器通常由運算放大器連接成單位增益緩衝器的形式實現，用於驅動AMOLED顯示面板中列驅動總線上大的電容，隨著顯示顯示面陣的增大，輸出緩衝器所要驅動的電容也越來越大。傳統的用於AMOLED列驅動電路的輸出緩衝器為AB類放大器，如圖1所示，該放大器可以提供大的增益，從而減小系統誤差，同時其輸出級為推挽結構，可以提供大的充電和放電電流，從而實現對大面陣顯示面板的驅動。然而，由於此類放大器的輸出級在靜態時存在偏置電流，而單個AMOLED列驅動晶片中往往存在上千個輸出緩衝器，因此此類放大器總的靜態電流較大，不滿足低功耗的設計要求。另外一種用於AMOLED列驅動電路的緩衝器為B類放大器，如圖2所示，與AB類放大器不同，B類放大器中由比較器和反相器代替了AB類放大器中的誤差放大器，運放的輸出端與比較器的正向輸入端連接，上下兩個比較器的輸出分別連接在輸出級NMOS和PMOS的柵極，組成負反饋環路。當輸入端存在階躍信號時，比較器輸出為電源電壓VDD或地VSS，將對應的充電或放電電晶體打開。靜態時，該電路的輸出級NMOS和PMOS均處於截止狀態，因此輸出級不存在靜態電流。總的來說，AB類放大器的輸出存在靜態電流，不符合低功耗的設計要求，B類運放較AB類運放來講，結構較為簡單，且輸出級不存在靜態功耗，電路整體功耗較低，因此非常適用於AMOLED列驅動電路，但是傳統的B類放大器輸出級電晶體的柵源電壓最大為電源電壓，當負載電容很大時，需要輸出電晶體有很大的寬長比，因此在負載電容進一步增加時，需要綜合面積、功耗等因素對電路進行進一步優化。技術實現要素：鑑於以上所述現有技術的缺點，本發明的目的在於提供一種用於AMOLED列驅動電路的輸出緩衝器，用於解決現有技術中的輸出緩衝器在負載電容進一步增加時，需要綜合面積、功耗等因素對電路進行進一步優化的問題。為實現上述目的及其他相關目的，本發明提供一種用於AMOLED列驅動電路的輸出緩衝器，包括：軌到軌輸入級電路、自舉級電路及輸出級電路，所述軌到軌輸入級電路連接所述自舉級電路，所述自舉級電路連接所述輸出級電路，所述軌到軌輸入級電路，用於對正向輸入信號和反相輸入信號之差進行放大；所述自舉級電路，用於將輸出級電路的控制電壓升高到高於電源電壓或降低到低於地電壓；所述輸出級電路，用於對輸出負載進行驅動。優選地，所述軌到軌輸入級電路包括第一電晶體～第十四電晶體，所述第一電晶體的源極連接第七電晶體的源極且其公共端連接電源電壓、柵極連接偏置電路；所述第二電晶體的源極連接第三電晶體的源極且其公共端連接第一電晶體的漏極、漏極分別連接第十一電晶體的源極及第十三電晶體的漏極且其公共端連接第十三電晶體與第十四電晶體連接形成的公共端、柵極連接第四電晶體的柵極且其公共端形成正向輸入端；所述第三電晶體的漏極連接第十二電晶體的源極且其公共端連接第十四電晶體的漏極且其公共端連接自舉級電路、柵極形成第一反方向輸入端；所述第四電晶體的源極連接第五電晶體的源極且其公共端連接第六電晶體的漏極、漏極分別連接第七電晶體的漏極及柵極且其公共端連接第九電晶體的源極；所述第五電晶體的漏極分別連接第八電晶體的漏極及第十電晶體的源極且其公共端連接自舉級電路、柵極形成第二反方向輸入端；所述第六電晶體的源極連接第十三電晶體的源極且其公共端連接地電壓、柵極連接偏置電路；所述第七電晶體的柵極連接第八電晶體的柵極；所述第八電晶體的源極連接電源電壓；所述第九電晶體的漏極連接第十一電晶體的漏極且其第一公共端連接第九電晶體的柵極與第十電晶體的柵極連接形成的公共端，第二公共端連接第十一電晶體與第十二電晶體連接形成的公共端；所述第十電晶體的漏極連接第十二電晶體的漏極；所述第十四電晶體的源極連接地電壓。優選地，所述軌到軌輸入級電路中的電晶體的長寬比包括如下關係：(WL)2=(WL)3,(WL)4=(WL)5,(WL)7=(WL)8,(WL)9=(WL)10,(WL)11=(WL)12,(WL)13=(WL)14,]]>其中，為第二電晶體的寬長比，為第三電晶體的寬長比，為第四電晶體的寬長比，為第五電晶體的寬長比，為第七電晶體的寬長比，為第八電晶體的寬長比，為第九電晶體的寬長比，為第十電晶體的寬長比，為第十一電晶體的寬長比，為第十二電晶體的寬長比，為第十三電晶體的寬長比，為第十四電晶體的寬長比。優選地，所述第一反相輸入端及第二反相輸入端與輸出信號連接，所述正相輸入端與輸入信號連接，組成單位增益緩衝器結構。優選地，所述自舉級電路包括由第十五電晶體～第十八電晶體組成的兩個電流比較器電路，由第十九電晶體～第二十二電晶體組成的兩個電壓比較器電路，第二十三開關電晶體～第二十八開關電晶體，第一自舉電容及第二自舉電容。所述第十五電晶體的源極連接電源電壓、漏極連接所述第十六電晶體的漏極且其第一公共端分別連接第二十三開關電晶體的柵極及第一自舉電容的第二端，第二公共端連接所述第十九電晶體的柵極與所述第二十電晶體的柵極連接形成的公共端、柵極連接第十七電晶體的柵極且其公共端連接軌到軌輸入級電路；所述第十六電晶體的源極連接地電壓、柵極連接第十八電晶體的柵極且其公共端連接軌到軌輸入級電路；所述第十七電晶體的源極連接電源電壓、漏極連接所述第十八電晶體的漏極且其第一公共端連接所述第二十一電晶體的柵極與所述第二十二電晶體的柵極連接形成的公共端，第二公共端分別連接第二十四開關電晶體的柵極及第二自舉電容的第一端；所述第十八電晶體的源極連接地電壓；所述第十九電晶體的漏極連接第二十電晶體的漏極且其公共端連接第二十五開關電晶體的柵極且其公共端連接第二十八開關電晶體的柵極、源極連接電源電壓；所述第二十電晶體的源極連接地電壓；所述第二十一電晶體的源極連接電源電壓、漏極連接第二十二電晶體的漏極且其公共端連接第二十六開關電晶體的柵極且其公共端連接第二十七開關電晶體的柵極；所述第二十二電晶體的源極連接地電壓；所述第二十三開關電晶體的源極分別連接第一自舉電容的第一端及第二十五開關電晶體的源極、漏極連接電源電壓；所述第二十四開關電晶體的源極分別連接第二自舉電容的第二端及第二十六開關電晶體的源極、漏極連接地電壓；所述第二十五開關電晶體的漏極連接第二十八開關電晶體的漏極且其公共端連接輸出級電路；所述第二十六開關電晶體的漏極連接第二十七開關電晶體的漏極且其公共端連接輸出級電路；所述第二十七開關電晶體的源極分別連接電源電壓及輸出級電路；所述第二十八開關電晶體的源極分別連接地電壓及輸出級電路。優選地，所述自舉級電路中的電晶體的長寬比包括如下關係：(W/L)16(W/L)14>(W/L)15(W/L)8(W/L)18(W/L)14其中，(W/L)16為第十六電晶體的寬長比，(W/L)14為第十四電晶體的寬長比，(W/L)15為第十五電晶體的寬長比，(W/L)8為第八電晶體的寬長比，(W/L)18為第十八電晶體的寬長比，(W/L)17為第十七電晶體的寬長比。優選地，當輸入信號等於輸出信號時，第十五電晶體進入飽和區，第十六電晶體進入線性區，第十七電晶體進入線性區，第十八電晶體進入飽和區。優選地，當輸入信號等於輸出信號時，輸出級電路的第二十九電晶體及第三十電晶體均處於截止狀態，輸出級電路不存在靜態電流，同時第十九電晶體到第二十八開關電晶體也不存在靜態電流。優選地，當輸入信號大於輸出信號時，第十五電晶體進入飽和區，第十六電晶體進入線性區，第十七電晶體進入線性區，第十八電晶體進入飽和區。優選地，當輸入信號大於輸出信號時，輸出級電路的第二十九電晶體導通並對輸出端進行充電，且第二十九電晶體的柵源電壓為-2VDD；輸出級電路的第三十電晶體處於截止狀態，輸出級電路的輸出端不存在充電迴路。優選地，當輸入信號小於輸出信號時，第十五電晶體進入線性區，第十六電晶體進入飽和區，第十七電晶體進入線性區，第十八電晶體進入飽和區。優選地，當輸入信號小於輸出信號時，輸出級電路的第三十電晶體導通並對輸出端進行充電，且第三十電晶體的柵源電壓為2VDD；輸出級電路的第二十九電晶體處於截止狀態，輸出級電路的輸出端不存在充電迴路。優選地，所述輸出級電路為由第二十九電晶體和第三十電晶體組成的ClassB輸出級電路，所述第二十九電晶體的源極連接自舉級電路及電源電壓、漏極連接第三十電晶體的漏極且公共端形成輸出級電路的輸出端、柵極連接自舉級電路；所述第三十電晶體的源極連接自舉級電路及地電壓、柵極連接自舉級電路。優選地，還包括偏置電路，用於為軌到軌輸入級電路提供偏置電壓，所述偏置電路包括第三十一電晶體，第三十二電晶體，第三十三電晶體，第三十四電晶體，所述第三十一電晶體的源極連接電源電壓、漏極連接第三十二電晶體的源極且其公共端連接第三十一電晶體的柵極且其公共端連接軌到軌輸入級電路；所述第三十二電晶體的漏極連接第三十三電晶體的漏極且其公共端連接所述第三十二電晶體的柵極與所述第三十三電晶體的柵極連接形成的公共端；所述第三十三電晶體的源極連接第三十四電晶體的漏極且其公共端連接第三十四電晶體的柵極且其公共端連接軌道軌輸入級電路；所述第三十四電晶體的源極連接地電壓。優選地，還包括補償電阻和負載電容，用於引入左半邊零點對運算放大器進行頻率補償，所述補償電阻的一端連接所述輸出級電路的輸出端、另一端分別連接輸出信號及負載電容，所述負載電容連接地電壓。優選地，所述第一電晶體～第三電晶體、第七電晶體～第十電晶體、第十五電晶體～第二十一電晶體、第二十三開關電晶體、第二十五開關電晶體、第二十七開關電晶體、第二十九電晶體、第三十一電晶體及第三十二電晶體為NMOS電晶體；所述第四電晶體～第六電晶體、第十一電晶體～第十四電晶體、第十六電晶體～第二十二電晶體、第二十四開關電晶體、第二十六開關電晶體、第二十八開關電晶體、第三十三電晶體及第三十四電晶體為PMOS電晶體。如上所述，本發明的用於AMOLED列驅動電路的輸出緩衝器，具有以下有益效果：本發明通過提高輸出級電晶體的最大柵源電壓，從而可以用寬長比較小的輸出級電晶體來實現大的驅動電流。與現有技術相比，本發明具有靜態電流小的優點，同時由於充放電時輸出管的柵源電壓接近兩倍的電源電壓，因此本發明可以在輸出管尺寸相同的條件下提供更大的充放電電流，可以驅動更大的負載電容。附圖說明圖1顯示為本發明(現有技術中)的AB類輸出緩衝器示意圖。圖2顯示為本發明(現有技術中)的兩級電阻串結構DAC示意圖。圖3顯示為本發明的用於AMOLED列驅動電路的輸出緩衝器示意圖。圖4顯示為本發明輸入信號等於輸出信號(VIN＝VOUT)時，自舉級電路和輸出級電路狀態示意圖。圖5顯示為本發明輸入信號大於輸出信號(VIN>VOUT)時，自舉級電路和輸出級電路狀態示意圖。圖6顯示為本發明輸入信號大於輸出信號(VIN>VOUT)時，自舉級電路和輸出級電路狀態示意圖。元件標號說明1偏置電路C1第一自舉電容2軌到軌輸入級電路C2第二自舉電容3自舉級電路VP正相輸入端4輸出級電路VIN輸入信號VSS參考地電壓VN反相輸入端VDD電源電壓VOUT輸出信號RC補償電阻T1～T22第一電晶體～第二十二電晶體CL負載電容T23～T28第二十二開關電晶體～第二T29～T34第二十九電晶體～第三十四十八開關電晶體電晶體具體實施方式以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發明的其他優點與功效。本發明還可以通過另外不同的具體實施方式加以實施或應用，本說明書中的各項細節也可以基於不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。請參閱圖3到圖6。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發明的基本構想，遂圖式中僅顯示與本發明中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪製，其實際實施時各組件的型態、數量及比例可為一種隨意的改變，且其組件布局型態也可能更為複雜。在AMOLED列驅動電路中，輸出緩衝器決定了列驅動電路的速度、精度、輸出範圍以及功耗等性能，隨著顯示解析度和幀率的提高，系統對於輸出緩衝器的性能要求也越來越高。B類放大器與AB類放大器相比結構較為簡單，功耗較低，但是傳統B類放大器輸出級電晶體的柵源電壓最大為電源電壓，當負載電容很大時，需要輸出電晶體有很大的寬長比，因此在負載電容進一步增加時，需要綜合面積、功耗等因素對電路進行進一步優化。本發明通過提高輸出級電晶體的最大柵源電壓，從而可以用寬長比較小的輸出級電晶體來實現大的驅動電流。實施例一一種用於AMOLED列驅動電路的輸出緩衝器，包括：偏置電路1、軌到軌輸入級電路2、自舉級電路3及輸出級電路4，所述軌到軌輸入級電路2分別連接所述自舉級電路3及所述偏置電路1，所述自舉級電路3連接所述輸出級電路4。所述軌到軌輸入級電路2，用於對正向輸入信號和反相輸入信號之差進行放大；所述自舉級電路3，用於將輸出級電路4的控制電壓升高到高於電源電壓VDD或降低到低於地電壓VSS；所述輸出級電路4，用於對輸出負載進行驅動；所述偏置電路1，用於為軌到軌輸入級電路2提供偏置電壓。如圖3所示，本實施例中，所述軌到軌輸入級電路2包括第一電晶體M1～第十四電晶體M14。具體的，所述第一電晶體M1的源極連接第七電晶體M7的源極且其公共端連接電源電壓VDD、柵極連接偏置電路1；所述第二電晶體M2的源極連接第三電晶體M3的源極且其公共端連接第一電晶體M1的漏極、漏極分別連接第十一電晶體M11的源極及第十三電晶體M13的漏極且其公共端連接第十三電晶體M13與第十四電晶體M14連接形成的公共端、柵極連接第四電晶體M4的柵極且其公共端形成正向輸入端VP；所述第三電晶體M3的漏極連接第十二電晶體M12的源極且其公共端連接第十四電晶體M14的漏極且其公共端連接自舉級電路3中的第十六電晶體M16的柵極與第十八電晶體M18的柵極連接形成的公共端、柵極形成第一反方向輸入端VN1；所述第四電晶體M4的源極連接第五電晶體M5的源極且其公共端連接第六電晶體M6的漏極、漏極分別連接第七電晶體M7的漏極及第九電晶體M9的源極且其公共端連接第七電晶體M7的柵極與第八電晶體M8的柵極連接形成的公共端；所述第五電晶體M5的漏極分別連接第八電晶體M8的漏極及第十電晶體M10的源極且其公共端連接自舉級電路3中的第十五電晶體M15的柵極與第十七電晶體M17的柵極連接形成的公共端、柵極形成第二反方向輸入端VN2；所述第六電晶體M6的源極連接第十三電晶體M13的源極且其公共端連接地電壓VSS、柵極連接偏置電路1；所述第八電晶體M8的源極連接電源電壓VDD；所述第九電晶體M9的漏極連接第十一電晶體M11的漏極且其第一公共端連接第九電晶體M9的柵極與第十電晶體M10的柵極連接形成的公共端，第二公共端連接第十一電晶體M11與第十二電晶體M12連接形成的公共端；所述第十電晶體M10的漏極連接第十二電晶體M12的漏極；所述第十四電晶體M14的源極連接地電壓VSS。本實施例中，所述自舉級電路3包括由第十五電晶體M15～第十八電晶體M18組成的兩個電流比較器電路，由第十九電晶體M19～第二十二電晶體M20組成的兩個電壓比較器電路，第二十三開關電晶體M23～第二十八開關電晶體M28，第一自舉電容C1及第二自舉電容C2。其中，第一自舉電容C1及第二自舉電容C2的第一端為上極板，第二端為下極板。具體的，所述第十五電晶體M15的源極連接電源電壓VDD、漏極連接所述第十六電晶體M16的漏極且其第一公共端分別連接第二十三開關電晶體M23的柵極及第一自舉電容C1的第二端，第二公共端連接所述第十九電晶體M19的柵極與所述第二十電晶體M20的柵極連接形成的公共端、柵極連接第十七電晶體M17的柵極且其公共端連接軌到軌輸入級電路2；所述第十六電晶體M16的源極連接地電壓VSS、柵極連接第十八電晶體M18的柵極且其公共端連接軌到軌輸入級電路2；所述第十七電晶體M17的源極連接電源電壓VDD、漏極連接所述第十八電晶體M18的漏極且其第一公共端連接所述第二十一電晶體M21的柵極與所述第二十二電晶體M22的柵極連接形成的公共端，第二公共端分別連接第二十四開關電晶體M24的柵極及第二自舉電容C2的第一端；所述第十八電晶體M18的源極連接地電壓VSS；所述第十九電晶體M19的漏極連接第二十電晶體M20的漏極且其公共端連接第二十五開關電晶體M25的柵極且其公共端連接第二十八開關電晶體M28的柵極、源極連接電源電壓VDD；所述第二十電晶體M20的源極連接地電壓VSS；所述第二十一電晶體M21的源極連接電源電壓VDD、漏極連接第二十二電晶體M22的漏極且其公共端連接第二十六開關電晶體M26的柵極且其公共端連接第二十七開關電晶體M27的柵極；所述第二十二電晶體M22的源極連接地電壓VSS；所述第二十三開關電晶體M23的源極分別連接第一自舉電容的第一端及第二十五開關電晶體M25的源極、漏極連接電源電壓VDD；所述第二十四開關電晶體M24的源極分別連接第二自舉電容C2的第二端及第二十六開關電晶體的源極、漏極連接地電壓VSS；所述第二十五開關電晶體M25的漏極連接第二十八開關電晶體M28的漏極且其公共端連接輸出級電路4的第三十電晶體M30的柵極；所述第二十六開關電晶體M26的漏極連接第二十七開關電晶體M27的漏極且其公共端連接輸出級電路4的第二十九電晶體M29的柵極；所述第二十七開關電晶體M27的源極分別連接電源電壓VDD及輸出級電路4的第二十九電晶體M29的源極；所述第二十八開關電晶體M28的源極分別連接地電壓VSS及輸出級電路4的第三十電晶體M30的源極。本實施例中，所述輸出級電路4為由第二十九電晶體M29和第三十電晶體M30組成的ClassB輸出級電路4。所述第二十九電晶體M29的源極連接自舉級電路3及電源電壓VDD、漏極連接第三十電晶體M30的漏極且公共端形成輸出級電路4的輸出端、柵極連接自舉級電路3；所述第三十電晶體M30的源極連接自舉級電路3及地電壓VSS、柵極連接自舉級電路3。本實施例中，還包括偏置電路1，用於為軌到軌輸入級電路中的第一電晶體M1及第六電晶體M6提供偏置電壓。所述偏置電路1包括第三十一電晶體M31，第三十二電晶體M32，第三十三電晶體M33及第三十四電晶體M34。具體的，所述第三十一電晶體M31的源極連接電源電壓VDD、漏極連接第三十二電晶體M32的源極且其公共端連接第三十一電晶體M31的柵極且其公共端連接軌到軌輸入級電路2的第一電晶體M1的柵極；所述第三十二電晶體M32的漏極連接第三十三電晶體M33的漏極且其公共端連接所述第三十二電晶體M32的柵極與所述第三十三電晶體M33的柵極連接形成的公共端；所述第三十三電晶體M33的源極連接第三十四電晶體M34的漏極且其公共端連接第三十四電晶體M34的柵極且其公共端連接軌道軌輸入級電路的第十六電晶體M36的柵極；所述第三十四電晶體M34的源極連接地電壓VSS。本實施例中，還包括補償電阻RC和負載電容CL，用於引入左半邊零點對運算放大器進行頻率補償，所述補償電阻RC的一端連接所述輸出級電路4的輸出端、另一端分別連接輸出信號Vout及負載電容CL的一端，所述負載電容CL的另一端連接地電壓VSS。本實施例中，所述軌到軌輸入級電路2中的電晶體的長寬比包括如下關係：(WL)2=(WL)3,(WL)4=(WL)5,(WL)7=(WL)8,(WL)9=(WL)10,(WL)11=(WL)12,(WL)13=(WL)14.]]>其中，為第二電晶體的寬長比，為第三電晶體的寬長比，為第四電晶體的寬長比，為第五電晶體的寬長比，為第七電晶體的寬長比，為第八電晶體的寬長比，為第九電晶體的寬長比，為第十電晶體的寬長比，為第十一電晶體的寬長比，為第十二電晶體的寬長比，為第十三電晶體的寬長比，為第十四電晶體的寬長比。本實施例中，所述自舉級電路3中的電晶體的長寬比包括如下關係：(W/L)16(W/L)14>(W/L)15(W/L)8,(W/L)18(W/L)14其中，(W/L)16為第十六電晶體的寬長比，(W/L)14為第十四電晶體的寬長比，(W/L)15為第十五電晶體的寬長比，(W/L)8為第八電晶體的寬長比，(W/L)18為第十八電晶體的寬長比，(W/L)17為第十七電晶體的寬長比。本實施例中的所述第一電晶體M1～第三電晶體M3、第七電晶體M7～第十電晶體M10、第十五電晶體M15～第二十一電晶體M21、第二十三開關電晶體M23、第二十五開關電晶體M25、第二十七開關電晶體M27、第二十九電晶體M29、第三十一電晶體M31及第三十二電晶體M32為NMOS電晶體；所述第四電晶體M4～第六電晶體M6、第十一電晶體M11～第十四電晶體M14、第十六電晶體M16～第二十二電晶體M22、第二十四開關電晶體M24、第二十六開關電晶體M26、第二十八開關電晶體M28、第三十三電晶體M33及第三十四電晶體M34為電晶體為PMOS電晶體。實施例二根據實施例一，本實施例二如圖3所示，本實施例中的軌到軌輸入級電路2的反相輸入端VN與輸出緩衝器輸出信號Vout連接在一起，軌到軌輸入級電路2的正相輸入端VP與輸出緩衝器的輸入信號VIN連接在一起，組成單位增益緩衝器結構。因此，可以將信號簡化為輸入信號VIN(VIN＝VP)，輸出信號VOUT(VOUT＝VN)。根據輸入信號VIN和輸出信號VOUT的關係，我們將所提出電路分為以下工作狀態。(1)當輸入信號VIN等於輸出信號VOUT(靜態，VIN＝VOUT)時，第十五電晶體進入飽和區，第十六電晶體進入線性區，第十七電晶體進入線性區，第十八電晶體進入飽和區。具體的，此時流過第七電晶體M7到第十三電晶體M13的第一支路電流與流過第八電晶體M8到第十四電晶體M14的第二支路電流相等。由於第十五電晶體M15和第十六電晶體M16之間無其他支路電流，因此流過第十五電晶體M15的電流I15等於流過第十六電晶體M16的電流I16，即I15＝I16。當輸入信號等於輸出信號(靜態，VIN＝VOUT)時，此時流過M8的電流等於流過M14的電流，由於若M15和M16都處於飽和區，則有I15<I16，這與I15＝I16的關係相矛盾；若M15處於線性區，M16處於飽和區，仍有I15VOUT)時，第十五電晶體M15進入飽和區，第十六電晶體M16進入線性區，第十七電晶體M17進入線性區，第十八電晶體M18進入飽和區。具體的，當輸入信號大於輸出信號(正向階躍信號，VIN>VOUT)時，此時流過第八電晶體M8的電流小於流過第十四電晶體M14的電流，由於第十五電晶體M15和第十六電晶體M16之間無其他電流支路，流過第十五電晶體MM15的電流I15等於流過第十六電晶體M16的電流I16。由於若第十五電晶體M15和第十六電晶體M16都處於飽和區，則有I15<I16，這與I15＝I16的關係相矛盾，若第十五電晶體M15處於線性區，第十六電晶體M16處於飽和區，仍有I15<I16，同樣與I15＝I16的關係相矛盾，因此只有第十五電晶體M15處於飽和區，而第十六電晶體M16處於線性區才滿足I15＝I16的條件。由於第十六電晶體M16處於線性區，導致第十六電晶體M16漏極電壓降低，接近地電壓VSS。對於第十七電晶體M17和第十八電晶體M18，通過調整合適的和(此時仍然小於)，使得第十八電晶體M18進入線性區，而第十七電晶體M17進入飽和區，第十八電晶體M18的漏極拉低到接近地電壓VSS。此時，自舉級電路3和ClassB輸出級電路4的狀態如圖5所示，其中字母H標註的線表示處於高電平的線路，字母L標註的線表示處於低電平的線路(字母標註在對應線的左邊或上方)。具體的，所述高電平線路包括所述第十九電晶體M19的漏極連接第二十電晶體M20的漏極且其公共端連接第二十五開關電晶體M25的柵極且其公共端連接第二十八開關電晶體M28的柵極；所述第二十一電晶體M21的漏極連接第二十二電晶體M22的漏極且其公共端連接第二十六開關電晶體M26的柵極且其公共端連接第二十七開關電晶體M27的柵極；所述第二十五開關電晶體M25的源極連接所述第二十三開關電晶體M23的源極且其公共端連接第一自舉電容C1的第一端；所述第二十七開關電晶體M27的源極連接所述電源電壓VDD與所述第二十九電晶體M29連接形成的公共端。具體的，所述低電平線路包括所述第十五電晶體M15的漏極連接所述第十六電晶體M16的漏極且其第一公共端分別連接第二十三開關電晶體M23的柵極及第一自舉電容C1的第二端，第二公共端連接所述第十九電晶體M19的柵極與所述第二十電晶體M20的柵極連接形成的公共端；所述第十七電晶體M17的漏極連接所述第十八電晶體M18的漏極且其第一公共端連接所述第二十一電晶體M21的柵極與所述第二十二電晶體M22的柵極連接形成的公共端，第二公共端分別連接第二十四開關電晶體M24的柵極及第二自舉電容C2的第一端；所述第二十五開關電晶體M25的漏極連接第二十八開關電晶體M28的漏極且其公共端連接第三十電晶體M30的柵極；所述第二十六開關電晶體M26的源極連接第二十四開關電晶體M24的源極且其公共端連接第二自舉電容C2的第二端、漏極連接所述第二十七開關電晶體M27的漏極且其公共端連接第二十九電晶體M29的柵極。其中，第一自舉電容C1及第二自舉電容C2的第一端為上極板，第二端為下極板。根據圖5可知，第二十四開關電晶體M24的柵極變為低電平，因此第二十四開關電晶體M24截止，第二自舉電容C2的下級板浮空，第一端由電源電壓VDD變為地電壓VSS，由於穩態時，第二自舉電容C2上第二端電壓差為電源電壓VDD，因此第二自舉電容C2下級板電位此時由VSS變為-VDD，第二十六開關電晶體M26柵極為高電平，第二十六開關電晶體M26被打開，將第二自舉電容C2下級板負電源電壓-VSS加載第二十九電晶體M29的柵極上，此時第二十九電晶體M29打開並對輸出端進行充電，第二十九電晶體M29柵源電壓為-2VDD。對於第二十三開關電晶體M23、第二十五開關電晶體M25、第二十八開關電晶體M28和第三十電晶體M30來說，其狀態與穩定時狀態相同，第三十電晶體M30截止，輸出端不存在放電迴路。(3)當輸入信號小於輸出信號(負向階躍信號，VIN<VOUT)時，第十五電晶體M15進入線性區，第十六電晶體M16進入飽和區，第十七電晶體M17進入線性區，第十八電晶體M18進入飽和區。具體的，此時流過第八電晶體M8的電流大於流過第十四電晶體M14的電流，由於第十五電晶體M15和第十六電晶體M16之間無其他電流支路，流過第十五電晶體M15的電流I15等於流過第十六電晶體M16的電流I16。通過調整合適的和(此時仍然小於)，第十五電晶體M15由飽和區進入線性區，第十六電晶體M16由線性區進入飽和區，第十六電晶體M16的漏極被拉高到接近電源電壓VDD的電位，而第十七電晶體M17和第十八電晶體M18的狀態保持與靜態時相同，即第十七電晶體M17處於線性區，第十八電晶體M18處於飽和區，第十八電晶體M18的漏極被拉高到接近電源電壓VDD的電位。此時，自舉級電路3和ClassB輸出級電路4的狀態如圖6所示，其中字母H標註的線表示處於高電平的線路，字母L標註的線表示處於低電平的線路(字母標註在對應線的左邊或上方)。具體的，所述高電平線路包括所述第十五電晶體M15的漏極連接所述第十六電晶體M16的漏極且其第一公共端分別連接第二十三開關電晶體M23的柵極及第一自舉電容C1的第二端，第二公共端連接所述第十九電晶體M19的柵極與所述第二十電晶體M20的柵極連接形成的公共端；所述第十七電晶體M17的漏極連接所述第十八電晶體M18的漏極且其第一公共端連接所述第二十一電晶體M21的柵極與所述第二十二電晶體M22的柵極連接形成的公共端，第二公共端分別連接第二十四開關電晶體M24的柵極及第二自舉電容C2的第一端；所述第二十五開關電晶體M25的源極連接所述第二十三開關電晶體M23的源極且其公共端連接第一自舉電容C1的第一端、漏極連接第二十八開關電晶體M28的漏極且其公共端連接第三十電晶體M30的柵極；所述第二十六開關電晶體M26的漏極連接所述第二十七開關電晶體M27的漏極且其公共端連接第二十九電晶體M29的柵極；所述第二十七開關電晶體M27的源極連接電源電壓VDD與第二十九電晶體的源極連接形成的公共端。具體的，所述低電平線路包括所述第十九電晶體M19的漏極連接第二十電晶體M20的漏極且其公共端連接第二十五開關電晶體M25的柵極且其公共端連接第二十八開關電晶體M28的柵極；所述第二十一電晶體M21的源極連接第二十二電晶體M22的源極且其公共端連接第二十六開關電晶體M26的柵極且其公共端連接第二十七開關電晶體M27的柵極；所述第二十四開關電晶體M24的源極連接第所述第二十六開關電晶體M26的源極且其公共端連接第二自舉電容C2的第二端。其中，第一自舉電容C1及第二自舉電容C2的第一端為上極板，第二端為下極板。根據圖6可知，第二十三開關電晶體M23的柵極變為高電平，因此第二十三開關電晶體M23截止，第一自舉電容C1上級板浮空，第二端由VSS變為VDD，由於穩態時，第一自舉電容C1上第二端電壓差為VDD，因此第二自舉電容C2上級板電位此時由VDD變為2VDD，第二十五開關電晶體M25柵極為低電平，第二十五開關電晶體M25被打開，將第一自舉電容C1下級板電壓2VDD加載第三十電晶體M30的柵極上，此時第三十電晶體M30打開並對輸出端進行放電，M30柵源電壓為2VDD。對於第二十四開關電晶體M24、第二十六開關電晶體M26、第二十七開關電晶體M27和第二十電晶體M20來說，其狀態與穩定時狀態相同，第二十九電晶體M29截止，輸出端不存在充電迴路。綜上所述，本發明通過提高輸出級電晶體的最大柵源電壓，從而可以用寬長比較小的輸出級電晶體來實現大的驅動電流。與現有技術相比，本發明具有靜態電流小的優點，同時由於充放電時輸出管的柵源電壓接近兩倍的電源電壓，因此本發明可以在輸出管尺寸相同的條件下提供更大的充放電電流，可以驅動更大的負載電容。所以，本發明有效克服了現有技術中的種種缺點而具高度產業利用價值。上述實施例僅例示性說明本發明的原理及其功效，而非用於限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及範疇下，對上述實施例進行修飾或改變。因此，舉凡所屬
技術領域：
中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的權利要求所涵蓋。當前第1頁1 2 3