開關電路的製作方法

2023-07-31 19:08:01 1

專利名稱：開關電路的製作方法
技術領域：
本發明涉及開關電路。具體地，本發明涉及用在微控制器的振蕩器電路中的開關電路。更具體地，本發明涉及用在低功率射頻(LPRF)微控制器中的開關電路。
背景技術：
LPRF微控制器經常用在低佔空比應用中，其示例為電池供電的光傳感器。在這種應用中，可以將光傳感器控制為周期性地進行測量並基於讀數傳輸數據。這種操作可以花費少於IOms的時間。在這種應用中，所採用的電流主要是休眠或待機電流。因此，這種微控制器中的休眠電流的減小對於改善電池壽命可以是有價值的。當微控制器進入休眠時，它通常禁用除休眠計時器之外的其他所有電路，休眠計時器由低功率休眠振蕩器和計數器構成，計數器預加載有對應於休眠周期的值。例如，如果休眠振蕩器以32Khz的頻率運行並且要求I分鐘的休眠周期，則計數器值需要為32000X60=1，920，000。系統將用這個值加載計數器，啟用振蕩器電路，並且隨後通過禁用所有其它電路進行休眠，以節省功率。對於每個振蕩器周期，計數器遞減，直到達到零，此時將觸發中斷，這喚醒微控制器。在休眠周期期間，可以由休眠振蕩器電路主要佔用電流消耗。在圖1中示出了已知的休眠振蕩器的示例，在圖2中示出了對應的電壓和電流波形VB, Vc, Vd, Ve, Ic, Id。為簡要起見，未示出主RC弛張振蕩器，然而主RC弛張振蕩器被設置為產生作為幾百mV的三角形信號的信號\。將該信號傳遞至休眠振蕩器的比較器電路，饋入至一系列反相器1，2以產生最終的輸出時鐘信號。隨後用該時鐘信號驅動微控制器中的休眠定時器和相關聯的邏輯。本領域技術人員將會認識到，圖1中示出的反相器1，2被實施為CMOS反相器，然而，替換實施方案也是可能的。圖2中的波形ID示出了通過反相器I的電流，可以看到，對於周期的很大部分，該電流為零，但是當輸入信號變化時，電流在再次降低至零之前上升至最大值。這種效應稱為"衝過電流(shoot through current)",並且是在至反相器I的輸入信號達到nmos和pmos器件都同時導通並傳導電流的值時引起的。注意，在節點Vd處存在主要由反相器2中的電晶體的柵極電容引起的寄生電容，這引起Vd有限速率上升/下降，該有限速率取決於由反相器I能供給的電流的量。如圖2所示，Vd比Vc具有更短的上升/下降時間，並且反相器2的衝過電流Ie存在的時間比反相器I的衝過電流存在的時間短並達到更低的最大值。最終的輸出信號Ve必須是全幅度的，具有接近於Vdd的高壓和接近於地GND (或Vss)的低壓，以便該輸出信號Ve可以用來驅動邏輯門，類似地，信號邊沿必須具有快速的上升和下降時間以及強的驅動強度，使得在前的邏輯門以最小的衝過電流快速地開關。注意，由於任何後續邏輯門，在節點Ve處也存在寄生電容，因此通過增加反相器2中器件的寬度，使得它們能夠驅動更多電流以及對電容進行更快的充電/放電，來改善Ve處的輸出邊沿速度，然而，將這些器件製成得較大，這會增加反相器2的輸入端子的寄生電容，意味著Vd處的上升/下降時間將減少，導致反相器2中的衝過電流更大。
多級反相器鏈可以用來使信號的邊沿更陡峭，使得最末級的上升/下降時間比第一級小很多。每級反相器具有相關聯的不希望的衝過電流。可以通過採用具有寬度增加的電晶體和較少反相器的鏈來實現相同的輸出邊沿速度，但是由於每一級輸入上的寄生電容增加，可以發現平均電流保持相同或者甚至增加。有必要採用儘可能小的電流從Vb產生信號Ve，並且一般發現雖然這可以採用反相器鏈實現，但對所需要的最小電流量仍然存在限制。此外，對這種電流的限定較差，並且電流可能隨著電壓、溫度和工藝變化而顯著改變。

發明內容
根據本發明的反相電路可以克服上述問題。根據本發明的第一方面，提供了一種適合低功率振蕩器電路的開關電路，該開關電路包括:控制電路和輸出電路，所述控制電路被設置為控制所述輸出電路；所述控制電路具有輸入端子和輸出端子，所述輸出電路具有輸入端子、輸出端子和多個控制端子；其中所述控制電路的輸入端子連接至所述輸出電路的輸入端子，並且所述輸出電路的控制端子連接至所述控制電路的輸出端子；所述輸出電路包括多個第一開關，所述多個第一開關串聯連接並被設置為使得在使用中，所述開關中的至少一個在任何時刻都處於低阻抗狀態，並且所述控制電路包括多個第二開關，所述多個第二開關串聯連接並且被設置為使得在使用中，所述開關中的至少一個在任何時刻都處於低阻抗狀態。優選地，所述輸出電路還包括與所述多個第一開關串聯連接的控制開關，其中所述控制開關被設置為控制所述多個第一開關的操作。所述控制電路和所述輸出電路的開關為電晶體開關，其中所述控制電路的所述多個第二開關被設置作為第一反相器，並且所述輸出電路的所述多個第二開關被設置作為第二反相器。所述電晶體開關為場效應電晶體。優選地，所述控制開關中的一個連接在電源電壓和所述第二反相器的一個電晶體的源極連接之間；並且所述控制開關中的一個連接在所述第二反相器的一個電晶體的源極和地之間。所述控制電路的輸出端子是所述第一反相器的輸出。所述控制開關的各個柵極連接至所述控制電路的輸出端子。所述輸出電路的輸出端子是所述第二反相器的輸出。優選地，電容器連接在所述控制電路的輸出端子和所述地上。優選地，所述輸出電路還包括:連接在所述控制電晶體的相應的源極和漏極上的
第一和第二電流源。優選地，所述控制電路還包括第三電流源和第四電流源，所述第三電流源串聯連接在電源線和所述第一反相器的一個電晶體的源極之間，所述第四電流源串聯連接在所述第一反相器的一個電晶體的漏極和所述地之間。優選地，所述控制電路被設置為在所述輸入端子處接收具有上升時間的輸入波形，並且被進一步設置為產生相應的控制波形；其中所述控制波形相對於所述輸入波形而反相和延遲，並且具有大於所述輸入波形的上升時間的下降時間。優選地，所述輸出電路被設置為在所述輸入端子處接收具有上升時間的輸入波形，並且被設置為產生與所述控制波形相比具有更小下降時間的輸出波形。優選地，所述控制開關的柵極被設置為接收所述控制波形。根據第二方面，提供了一種振蕩器電路，包括根據第一方面的開關電路。


以下參照附圖僅以舉例的方式描述實施例，在附圖中:圖1為已知休眠振湯器的不意性電路圖；圖2為圖1的休眠振蕩器的電壓和電流的時序圖；圖3為根據本發明實施例的開關電路的框圖；圖4為根據本發明實施例的開關電路的示意性電路圖；以及圖5為圖4的休眠振蕩器的電壓和電流的時序圖。在附圖和接下來的描述中，相同的附圖標記指代相同的特徵。
具體實施例方式圖3示出開關電路10的框圖。開關電路10具有第一開關級12，第一開關級12操作為連接至第二開關級14的控制電路，第二開關級14操作為輸出電路。第一開關級12和第二開關級14具有共用輸入節點(或端子)Vin，使得施加至第一開關級12的輸入信號也施加至第二開關級14。第一開關級12的輸出端子Vcont連接至第二開關級14的控制輸入端子Vcont』。通過將第一開關級12的輸出Vcont連接至第二開關級14的控制輸入端子Vcont』，可以看到，第二開關級14由第一開關級12控制。第一開關級12還包括延遲機構(圖3中未示出)，將結合圖4更詳細地討論延遲機構。現在參照圖4，第一開關級12包括第一輸入電晶體Ml和M2。通過非限制性示例，第一輸入電晶體Ml,M2可以被配置為CMOS反相器16。在該不例中，輸入電晶體Ml SpMOS電晶體，輸入電晶體M2為nMOS電晶體。輸入電晶體Ml和M2的柵極端子連接在一起並用作至第一開關級12的輸入節點Vin，使得輸入信號Vin施加至輸入電晶體Ml和M2兩者的柵極。輸入電晶體Ml和M2的漏極端子也連接在一起並用作第一開關級12的輸出節點Vcont。輸出節點Vcont連接至第二開關級14上的控制節點Vcont』。用作延遲機構的電容器Cl連接在輸出節點Vcont』和開關電路10的地GND(或Vss)之間。輸入電晶體Ml的源極經由電流源Ichargel連接至電源線VDD。輸入電晶體M2的源極經由電流源Icharge2連接至地GND。第二開關級14包括第二輸入電晶體M4和M5。作為非限制性示例，第二輸入電晶體可以被配置為CMOS反相器18。在該示例中，輸入電晶體M4為pMOS電晶體,輸入電晶體M5為nMOS電晶體。電晶體M4和M5的柵極端子連接在一起並用作針對第二開關級12的輸入節點Vin，使得輸入信號Vin施加至第一輸入電晶體Ml和M2以及第二輸入電晶體M4和M5的柵極。電晶體M4和M5的漏極端子也連接在一起並用作電路10的輸出節點Vout。電晶體M4的源極端子經由第一控制電晶體M3連接至電源線Vdd。電晶體M5的源極端子經由第二控制電晶體M6連接至地GND。第二輸入電晶體M4的源極連接至第一控制電晶體M3的漏極。電晶體M3的漏極連接至電源線Vdd。電晶體M3的柵極端子形成節點Vcont』，節點Vcont』連接至第一開關級12的節點Vcont。電流源Ipulll並聯連接在電晶體M3和漏極和源極上。第二輸入電晶體M5的源極連接至第二控制電晶體M6的漏極。電晶體M6的源極連接至地GND。電晶體M6的柵極接線端形成節點Vcont』，節點Vcont』連接至第一開關級12的節點Vcont。電流源Ipull2並聯連接在第二控制電晶體M6的漏極和源極上。
本領域技術人員將會認識到，如在此使用術語「地」用來表示低於電源電壓的電壓。術語「地」的使用不是僅僅表示零電壓，然而這是可以想到的。參照圖4和5，由電容器Cl引入的延遲機構在信號Vin和信號Vcontrol之間引入延遲。在該示例中，信號Vcontrol是信號Vin的反相形式。然而，在時間t3時，由於將沒有電流流過電晶體M2，反相信號Vcontrol開始反相的時刻被延遲了時間t3_t2，直到信號Vin已超過電晶體M2的閾值電壓。反過來，在時間t9時，由於電晶體Ml的閾值電壓,信號Vcontrol開始上升的時刻被延遲了時間t9_t8。現在將參照圖4和5描述該電路的操作。圖5示出該電路的操作。為了接下來的初始分析，可以假設電晶體Ml至M6都可以傳導大電流。也就是說，當導通時，電晶體Ml至M6像理想開關一樣操作，並且發送無限的電流量，並且可以忽略Ipulll和2。該圖5的時標比圖2的時標更實際，其中時間周期比信號Vin的邊沿速度長很多。應當注意到，圖2和5中的時標不相同。圖2示出慢邊沿速度，以便可以更清楚地圖示衝過電流的效果。換句話說，圖5的信號Vin是在時間軸上延長了的圖2的\。在時間tl處，信號Vin為低，使得電晶體M5截止，電晶體M4導通，並且信號Vout為高。在時間t2處，信號Vin開始升高，在時間t3處，達到M5的閾值電壓，因此M5導通。此時，信號Vcontrol為高，因此電晶體M3截止，電晶體M6導通。因此，信號Vout被流過電晶體M5和M6的電流快速地拉低，使得信號Vout在時間t4處達到地。此時，M2也導通，導致電容器Cl由於Icharge2而緩慢放電。在時間t5處，信號Vin達到Vdd。在時間t6處，電容器Cl達到為Vdd —半的電壓(vdd/2),在時間t7處，電容器Cl將已完全放電,信號Vcontrol將為低。此時，M6現在將已截止，M3將導通，使得該電路為下一輸入邊沿做好準備。在時間t8處，Vin開始下降，在時間t9，達到M4的閾值電壓，因此M4導通，M3也導通，M6截止，因此信號Vout被通過M3和M4的電流快速地拉高，Ml在此時也導通，信號Vcontrol開始朝向Vdd充電。忽略電流源Ipulll和Ipul 12的貢獻，在電路中將不存在衝過電流，並且在每次轉換時從信號Vout汲取的總電荷為Q，其中:Q = CXdVC為Vout處的負載電容(未示出)，dV為電源電壓Vdd。由於Q對於每個轉換邊沿來說都是恆定的，因此節點Vout處流過的平均電流相同，與信號Vin的邊沿上升/下降時間無關。結果，大寬度的電晶體器件可以用於電晶體M4和M5，以在節點Vout處實現短的上升/下降時間，而無與衝過電流相關的問題。實際上，在時間t7和t9存在一時間段，其中節點Vout保持為浮動在高阻抗狀態，這是因為電晶體M3和M6都截止。因此，電流源Ipulll和Ipull2用於將信號Vout保持在Vdd或地GND。由於電流源，在信號Vout的切換期間存在少量的衝過電流，然而衝過電流被限制到由電流源Ipulll和Ipull2提供的電流量。而且，由於信號Vout快速切換，所以衝過電流的量是可忽略的。在時間t2處，重要的是信號Vcontrol處於Vdd，使得在信號Vin的上升沿出現之前，電晶體M3截止且電晶體M6導通，電晶體M3和M6需要保持在該狀態，直到在信號Vout已經從高切換為低。在時間t6處,信號Vcontrol已經降低至vdd/2,並且根據電晶體M3和M6的閾值電壓，電晶體M3和M6通常將開始在該時刻左右導通/截止，直到在時間t7處，電晶體M3完全導通，且電晶體M6完全截止，該電路現在處於正確狀態以接收信號Vin的下降沿。如果時間t6在信號Vin已經達到Vdd之後出現，且時間t7在時間t8之前出現，則信號Vcontrol的上升時間和下降時間不必非常精確。例如，對於32Khz振蕩器,具有約16 μ s的時間t8-t2，並且如果信號Vin具有2μ s的上升時間，則信號Vcontrol的上升/下降時間可以是從2 μ s至15 μ s的範圍內的任何值。如果電容器Cl的尺寸形成為使得Ichargel和ICharge2較小，例如幾ηΑ，則由第一開關級12使用的電流量可以非常小。表I示出電晶體Ml至Μ6在時間tl至t9的開關狀態(導通或截止)。
權利要求
1.一種適合低功率振蕩器電路(10)的開關電路，所述開關電路包括: 控制電路(12)和輸出電路(14)，所述控制電路被設置為控制所述輸出電路(14)； 所述控制電路(12)具有輸入端子(Vin)和輸出端子(Vcont)， 所述輸出電路(14)具有輸入端子(Vin)、輸出端子(Vout)和多個控制端子(Vcont』)； 其中所述控制電路(12)的輸入端子(Vin)連接至所述輸出電路(14)的輸入端子(Vin)，並且所述輸出電路(14)的控制端子(Vcont』 )連接至所述控制電路(12)的輸出端子(Vcont)； 所述輸出電路(14)包括多個第一開關(M4，M5)，所述多個第一開關(M4，M5)串聯連接並被設置為使得在使用中，所述多個第一開關中的至少一個在任何時刻都處於低阻抗狀態，並且 所述控制電路(12)包括多個第二開關，所述多個第二開關串聯連接並且被設置為使得在使用中，所述多個第一開關中的至少一個在任何時刻都處於低阻抗狀態。
2.根據權利要求1所述的開關電路，其中所述輸出電路(14)還包括與所述多個第一開關(M4，M5)串聯連接的控制開關(M3，M6)，其中所述控制開關(M3，M6)被設置為控制所述多個第一開關(M4，M5)的操作。
3.根據權利要求1或2所述的開關電路，其中所述控制電路(12)和所述輸出電路(14)的所述開關為電晶體開關，其中所述控制電路(12)的所述多個第二開關(M1，M2)被設置作為第一反相器(16)，並且所述輸出電路(14)的所述多個第二開關(M4，M5)被設置作為第二反相器(18)。
4.根據權利要求3所述的開關 電路，其中所述電晶體開關為場效應電晶體。
5.根據權利要求2-4中任一項所述的開關電路，其中: 所述控制開關(M3)中的一個連接在電源電壓(Vdd)與所述第二反相器(18)的一個電晶體(M4)的源極連接之間；並且 所述控制開關(M6)中的一個連接在所述第二反相器(18)的一個電晶體(M5)的源極與地(GND)之間。
6.根據權利要求1和3中任一項所述的開關電路，其中所述控制電路(12)的輸出端子(Vcont)是所述第一反相器(16)的輸出。
7.根據權利要求5所述的開關電路，其中所述控制開關(M3，M6)的各個柵極連接至所述控制電路(12)的輸出端子(Vcont)。
8.根據權利要求3所述的開關電路，其中所述輸出電路(14)的輸出端子(Vout)是所述第二反相器(18)的輸出。
9.根據權利要求1和5中任一項所述的開關電路，包括連接在所述控制電路(12)的輸出端子(Vcont)和所述地(GND)上的電容器(Cl)。
10.根據權利要求3所述的開關電路，其中所述輸出電路(14)還包括: 連接在控制電晶體(M3，M6)的相應源極和漏極上的第一電流源和第二電流源(Ipulll,Ipull2)。
11.根據權利要求1所述的開關電路，其中所述控制電路(12)還包括第三電流源(Ichargel)和第四電流源(Icharge2),所述第三電流源(Ichargel)串聯連接在電源線(Vdd)和所述第一反相器(16)的一個電晶體(Ml)的源極之間，所述第四電流源(Icharge2)串聯連接在所述第一反相器(16)的一個電晶體(M2)的漏極和所述地(GND)之間。
12.根據權利要求1所述的開關電路，其中所述控制電路(12)被設置為在所述輸入端子(Vin)處接收具有上升時間的輸入波形，並且進一步被設置為產生相應的控制波形； 其中所述控制波形相對於所述輸入波形反轉和延遲，並且具有比所述輸入波形的上升時間大的下降時間。
13.根據權利要求1所述的開關電路，其中所述輸出電路(14)被設置為在所述輸入端子(Vin)處接收具有上升時間的所述輸入波形，並且進一步被設置為產生與所述控制波形相比具有更小下降時間的輸出波形。
14.根據權利要求7、12和13中任一項所述的開關電路，其中所述控制開關的所述柵極被設置為接收所述控制波形。
15.一種振蕩器電路，包括權利要求1-14中任一項所述的開關電路。
全文摘要
本發明公開了一種適合低功率振蕩器電路的開關電路，該開關電路包括控制電路和輸出電路，控制電路被設置為控制輸出電路；控制電路具有輸入端子和輸出端子，輸出電路具有輸入端子、輸出端子和多個控制端子；控制電路的輸入端子連接至輸出電路的輸入端子，並且輸出電路的控制端子連接至控制電路的輸出端子；輸出電路包括多個第一開關，多個第一開關串聯連接並被設置為使得在使用中，多個第一開關中的至少一個在任何時刻都處於低阻抗狀態，並且控制電路包括多個第二開關，多個第二開關串聯連接並且被設置為使得在使用中，多個第一開關中的至少一個在任何時刻都處於低阻抗狀態。
文檔編號H03K17/687GK103178823SQ20121055174
公開日2013年6月26日 申請日期2012年12月18日 優先權日2011年12月22日
發明者蒂莫西·法恩斯沃 申請人:Nxp股份有限公司