半導體封裝件及其製法的製作方法
2023-08-01 00:32:06
專利名稱：半導體封裝件及其製法的製作方法
技術領域：
本發明有關一種半導體封裝件，尤指一種具覆晶結構的半導體封裝件及其製法。
背景技術：
封裝技術中，相較於打線接合(Wire Bond)技術，覆晶技術的特徵在於半導體晶片與基板間的電性連接是透過焊錫凸塊而非一般的金線。而該種覆晶技術的優點在於該技術可提升封裝密度以降低封裝組件尺寸，同時，該種覆晶技術不需使用長度較長的金線，所以可提升電性性能。目前覆晶技術將多個導電凸塊形成於晶片的電極墊上，且將數個由焊料所製成的預焊錫凸塊形成於封裝基板的焊墊上，並在可使該預焊錫凸塊熔融的回焊溫度下，將預焊錫凸塊回焊至相對應的導電凸塊，以形成焊錫接。最後，使用底部填充材料以耦合晶片與封裝基板，確保晶片與封裝基板兩者的電性連接的完整性與可靠性。·請參閱圖IA及圖IB或其它相關專利(如第US7，382，049號美國專利、第US7, 598，613號美國專利)，揭示覆晶式半導體封裝件的不同實施例。如圖IA所示，其揭示一種覆晶式半導體封裝件la，其製法為於一具有焊墊100的封裝基板10上形成保護層101，且該保護層101外露該焊墊100 ;接著，於該焊墊100上形成錫膏12,使該半導體晶片13的凸塊底下金屬層(Under Bump Metallization, UBM) 131結合該錫膏12，以令該半導體晶片13覆晶結合於該封裝基板10上；最後，於封裝基板10與半導體晶片13之間填充底膠(under-fill) 11。如圖IB所示，揭示另一種覆晶式半導體封裝件lb，其製法為於一具有焊墊100的封裝基板10上形成保護層101，且該保護層101外露該焊墊100 ;接著，於該焊墊100上形成銅凸塊102 ;之後，於該銅凸塊102上形成錫膏12，使該半導體晶片13的銅凸塊130嵌入該錫膏12中，以令該半導體晶片13覆晶結合於該封裝基板10上；最後，於封裝基板10與半導體晶片13之間填充底膠11。然而，藉由錫膏12結合銅凸塊102，130的製程，因錫膏12受擠壓後容易變形，所以不易準確控制整體導電結構14a (UBM 131與錫膏12)，14b (銅凸塊102，130與錫膏12)的高度，導致導電結構14a，14b平整性不佳的問題，使該半導體晶片13呈傾斜狀態，嚴重影響後續封裝基板10與半導體晶片13作電性連接時的可靠度，且當錫膏12的量過多時，兩相鄰的導電結構14a, 14b容易發生錫橋(solder bridge)而導致短路。此外，於封裝基板10與半導體晶片13之間填充該底膠11時，容易產生空洞(void)現象。又,該錫膏12對於該UBM 131的金屬材質可能會發生不溼潤(non-wetting)的情形，而導致錫膏12與銅凸塊102，130之間的結合力不佳，甚至發生封裝基板10與半導體晶片13脫離的狀況。因此，如何克服現有技術的種種問題，實為一重要課題。
發明內容
為克服現有技術的種種問題，本發明的主要目的在於提供一種半導體封裝件及其製法，以使導電結構的整體高度得以保持平整，以避免電子組件傾斜。本發明的半導體封裝件的製法包括於表面具有多個焊墊的一承載板上形成封裝層，且於該封裝層上形成多個對應各該焊墊的開孔；以導電材填充該開孔，且該導電材電性連接該焊墊；以及將電子組件設於該封裝層上，該電子組件的表面上具有多個導電凸塊，且各該導電凸塊對應容置於各該開孔中以電性連接該導電材。本發明還提供一種半導體封裝件，包括具有多個焊墊形成於其上的承載板；形成於該承載板表面上的封裝層，且具有多個對應各該焊墊的開孔；填充於該開孔中的導電材，且電性連接該焊墊；以及設於該封裝層上的電子組件，且該電子組件具有多個導電凸塊，其中，各該導電凸塊對應容置於各該開孔中以電性連接該導電材。前述本發明的半導體封裝件及其製法中，該導電材可為導電膠或錫膏。
前述本發明的半導體封裝件及其製法中，藉由形成封裝層於該承載板表面上，以於該封裝層中形成開孔而控制導電材的位置及體積，不僅可控制整體導電結構的高度，且因該導電材受導電凸塊擠壓後不會溢流出該開孔，而可避免相鄰的兩導電結構發生橋接。此外，本發明因無需使用底膠，而可避免產生空洞現象。又，若該導電材為導電膠時，可增強導電材與金屬材之間的結合力，以避免發生封裝基板與電子組件脫離的狀況。
圖1A、圖IB為現有覆晶式半導體封裝件的剖面示意圖；以及圖2A至圖2E為本發明半導體封裝件的製法的剖面示意圖。其中，圖2E』為圖2E的另一實施例。主要組件符號說明la，lb，2，2』 半導體封裝件10封裝基板100,200焊墊101保護層102,130銅凸塊11底膠12錫膏13半導體晶片131凸塊底下金屬層(UBM)14a，14b，24，24』 導電結構20承載板201，201』金屬層202金屬凸塊21封裝層210開孔22導電材
23電子組件23a作用面23b非作用面230導電凸塊L切割線。
具體實施例方式
以下藉由特定的具體實施例說明本發明的實施方式，熟悉此技藝的人士可由本說明書所揭示的內容輕易地了解本發明的其它優點及功效。
須知，本說明書所附圖式所繪示的結構、比例、大小等，均僅用以配合說明書所揭示的內容，以供熟悉此技藝的人士的了解與閱讀，並非用以限定本發明可實施的限定條件，所以不具技術上的實質意義，任何結構的修飾、比例關係的改變或大小的調整，在不影響本發明所能產生的功效及所能達成的目的下，均應仍落在本發明所揭示的技術內容得能涵蓋的範圍內。同時，本說明書中所引用的如「上」、「最外」及「一」等用語，也僅為便於敘述的明了，而非用以限定本發明可實施的範圍，其相對關的改變或調整，在無實質變更技術內容下，也當視為本發明可實施的範疇。圖2A至圖2E用於繪示本發明半導體封裝件2的製法的剖面示意圖。如圖2A所示，首先，提供外表面上具有多個焊墊200的一承載板20。於本實施例中，該承載板20為晶片，且該焊墊200上具有金屬層201，即凸塊底下金屬層(Under Bump Metallization,UBM),並於該金屬層201上形成金屬凸塊202。又,形成該金屬凸塊202的材質可為銅，但不限於此，而形成該UBM的材質為現有技術，並無特別限制。於另一實施例中，承載板為封裝基板，且該焊墊上形成金屬凸塊。如圖2B所示，形成封裝層21於該承載板20的表面上。於本實施例中，該封裝層21為感旋光性材質，例如感旋光性幹膜。接著，進行圖案化製程，藉由曝光顯影的方式，於該封裝層21上形成多個對應各該焊墊200的開孔210，以外露各該金屬凸塊202。如圖2C所示，以導電材22填充該開孔210，且該導電材22接觸該金屬凸塊202與金屬層201，以電性連接該焊墊200。所述的導電材22呈非固態。於本實施例中，該導電材22為導電膠，例如銅膠或銀膠，因其粘膠的特性，使其與任何金屬皆可粘接，可防止不溼潤(non-wetting)的情形發生。而於其它實施例中，該導電材可為錫膏。如圖2D所示，將例如為晶片或晶片的電子組件23結合於該封裝層21上，該電子組件23可具有相對的作用面23a及非作用面23b，該作用面23a上具有多個導電凸塊230，且各該導電凸塊230對應嵌入各該開孔210中的導電材22中，以借該導電材22電性連接該電子組件23與該承載板20。其中，形成該導電凸塊230的材質可為銅，但不限於此。於本實施例中，藉由在該封裝層21中形成開孔210，以定義導電材22的位置及體積，當該導電凸塊230嵌入該導電材22後，該導電材22雖受擠壓而形變，但仍受限於該開孔210的範圍，使導電結構24 (即金屬凸塊202、導電材22與導電凸塊230)的整體高度等於該開孔210的高度，而該導電結構24的高度不會因該導電材22受擠壓形變而隨的改變。
如圖2E所示，可依需求進行切單製程，沿切割線L(如圖2D所示)，以取得多個半導體封裝件2。本發明的製法借 由該封裝層21的開孔210以控制導電結構24的高度，不僅確保所有導電結構24表面的平整性，使電子組件23覆晶後不會傾斜，因而有效確保電性連接時所需的可靠度，且因該導電材22受封裝層21隔離，而可避免相鄰的兩導電結構24發生橋接，所以有效避免發生短路的問題。此外，因藉由該封裝層21結合該電子組件23，所以無需使用底膠，因而有效避免產生空洞(void)現象。又，若該導電材22為導電膠時,可增強導電材22與金屬凸塊202及導電凸塊230之間的結合力，以避免發生如現有技術的不溼潤(non-wetting)情形而導致結合力不佳的問題。於另一實施例中，如圖2E』所示，所述的半導體封裝件2』中，於該承載板20的焊墊200上可不需形成金屬凸塊202，而僅於該焊墊200上形成金屬層201』，使該封裝層21的開孔210外露該金屬層201』，而使該導電材22僅接觸該金屬層201』以電性連接該承載板20。其中，形成該金屬層201』的材質並無特別限制。因此，如圖2E』所示的製法中，也藉由該封裝層21的開孔210控制導電結構24』(即導電材22與導電凸塊230)的高度，不僅確保所有導電結構24』表面的平整性，使電子組件23覆晶後不會傾斜，因而有效確保電性連接時所需的可靠度，且因該導電材22受封裝層21隔離，而可避免相鄰的兩導電結構24』發生橋接，所以有效避免發生短路的問題。此外，因藉由該封裝層21結合該電子組件23，所以無需使用底膠，因而有效避免產生空洞現象。又，若該導電材22為導電膠時,可增強導電材22與導電凸塊230之間的結合力，以避免發生如現有技術的不溼潤情形而導致結合力不佳的問題。本發明還提供一種半導體封裝件2，2』，包括表面具有多個焊墊200的承載板20、形成於該承載板20表面上且具有多個開孔210的封裝層21、填充於該開孔210中的導電材
22、以及結合於該封裝層21上的電子組件23。所述的承載板20為晶片，且該焊墊200上具有具有金屬層201，201』，並於該金屬層201上可依需求具有例如銅材的金屬凸塊202。於另一實施例中，承載板為封裝基板，且該焊墊上形成金屬凸塊。所述的封裝層21為感旋光性幹膜，且各該開孔210對應各該焊墊200。所述的導電材22電性連接該焊墊200，且該導電材22為導電膠(例如銅膠或銀膠)或錫膏。所述的電子組件23的作用面23a上具有多個例如銅材的導電凸塊230，各該導電凸塊230對應容置於各該開孔210中以接觸該導電材22，且各該導電凸塊230側表面完全容置於各該開孔210中，而使該電子組件23電性連接該承載板20。綜上所述，本發明的半導體封裝件及其製法，在承載板上形成封裝層，以借該封裝層的開孔控制該導電材的高度，而使導電結構的整體高度保持平整性，以維持電性連接時所需的可靠度，並避免該導電材發生橋接。另外，因無需使用底膠，所以可避免產生空洞現象。又，若該導電材為導電膠時，可增強導電材與金屬凸塊及導電凸塊之間的結合力。
上述實施例僅用以例示性說明本發明的原理及其功效，而非用於限制本發明。任何熟習此項技藝的人士均可在不違背本發明的精神及範疇下，對上述實施例進行修改。因 此本發明的權利保護範圍，應如權利要求書所列。
權利要求
1.一種半導體封裝件，其包括 承載板，具有多個焊墊形成於其表面上； 封裝層，形成於該承載板表面上，且具有多個對應各該焊墊的開孔； 導電材，填充於該開孔中，且電性連接該焊墊；以及 電子組件，設於該封裝層上，且該電子組件具有多個導電凸塊，其中，各該導電凸塊對應容置於各該開孔中以電性連接該導電材。
2.根據權利要求I所述的半導體封裝件，其特徵在於，該承載板為封裝基板或晶片。
3.根據權利要求I所述的半導體封裝件，其特徵在於，該承載板還具有形成於該焊墊上的金屬凸塊。
4.根據權利要求3所述的半導體封裝件，其特徵在於，該金屬凸塊為銅凸塊。
5.根據權利要求3所述的半導體封裝件，其特徵在於，該承載板還具有形成於該焊墊與金屬凸塊之間的金屬層。
6.根據權利要求I所述的半導體封裝件，其特徵在於，該承載板還具有形成於該焊墊上的金屬層。
7.根據權利要求I所述的半導體封裝件，其特徵在於，該封裝層為幹膜。
8.根據權利要求I所述的半導體封裝件，其特徵在於，該封裝層為感旋光性材質。
9.根據權利要求I所述的半導體封裝件，其特徵在於，該導電材為導電膠或錫膏。
10.根據權利要求9所述的半導體封裝件，其特徵在於中，該導電膠為銅膠或銀膠。
11.根據權利要求I所述的半導體封裝件，其特徵在於，該導電凸塊為銅凸塊。
12.根據權利要求I所述的半導體封裝件，其特徵在於，該電子組件為晶片或晶片。
13.一種半導體封裝件的製法，包括 於表面具有多個焊墊的一承載板上形成封裝層，且於該封裝層上形成多個對應各該焊墊的開孔； 以導電材填充該開孔，且該導電材電性連接該焊墊；以及 將電子組件設於該封裝層上，該電子組件的表面上具有多個導電凸塊，且各該導電凸塊對應容置於各該開孔中以電性連接該導電材。
14.根據權利要求13所述的半導體封裝件的製法，其特徵在於，該承載板為封裝基板或晶片。
15.根據權利要求13所述的半導體封裝件的製法，其特徵在於，該承載板的焊墊上形成有金屬凸塊。
16.根據權利要求15所述的半導體封裝件的製法，其特徵在於，該金屬凸塊為銅凸塊。
17.根據權利要求15所述的半導體封裝件的製法，其特徵在於，該焊墊與金屬凸塊之間形成有金屬層。
18.根據權利要求13所述的半導體封裝件的製法，其特徵在於，該焊墊上具有金屬層。
19.根據權利要求13所述的半導體封裝件的製法，其特徵在於，該封裝層為幹膜。
20.根據權利要求13所述的半導體封裝件的製法，其特徵在於，該封裝層為感旋光性材質。
21.根據權利要求13所述的半導體封裝件的製法，其特徵在於，該導電材為導電膠或錫膏。
22.根據權利要求21所述的半導體封裝件的製法，其特徵在於，該導電膠為銅膠或銀膠。
23.根據權利要求13所述的半導體封裝件的製法，其特徵在於，該導電凸塊為銅凸塊。
24.根據權利要求13所述的半導體封裝件的製法，其特徵在於，該電子組件為晶片或晶片。
全文摘要
一種半導體封裝件及其製法，該半導體封裝件包括具有焊墊的承載板；形成於該承載板上且具有對應該焊墊的開孔的封裝層；填充於該開孔中的導電材；以及設於該封裝層上的電子組件，其具有嵌入該導電材中的導電凸塊。藉由該封裝層的開孔控制該導電材的位置及體積，使導電結構的整體高度得以保持平整，以避免電子組件傾斜。
文檔編號H01L21/60GK102891130SQ201110220509
公開日2013年1月23日 申請日期2011年7月29日 優先權日2011年7月21日
發明者黃君安, 黃品誠, 邱啟新, 邱世冠 申請人:矽品精密工業股份有限公司