字線驅動器及相關方法
2023-08-04 04:03:21 5
字線驅動器及相關方法
【專利摘要】本發明涉及的是字線驅動器及相關方法，該字線驅動器包括與第一電壓供應節點和字線電連接的第一電晶體，與第二電壓供應節點和字線電連接的第二電晶體，與第一電壓供應節點和第二電晶體的體電極電連接的第一開關，以及與第二電壓供應節點和第二電晶體的體電極電連接的第二開關。
【專利說明】字線驅動器及相關方法
【技術領域】
[0001]本發明涉及半導體領域，更具體地，本發明涉及一種字線驅動器及相關方法。
【背景技術】
[0002]半導體工業由於多種電子部件(例如，電晶體、二極體、電阻器、電容器等)的集成密度的發展經歷了迅速的成長。就絕大部分而言，集成密度方面的這種發展源於半導體工藝節點的縮小(例如，朝著20nm以下的節點縮小工藝節點)。隨著器件尺寸的縮小，也縮小了電壓節點，同時現代的核心器件電壓傾向於小於I伏並且輸入/輸出(I/O)器件電壓低於2伏。
[0003]非易失性存儲器(NVM)，一種在不供電時仍保有存儲的數據的存儲器經常被置入到互補金屬氧化物半導體(CMOS)邏輯工藝中並且通常需要用於操作的高編程電壓。在許多NVM應用中，字線(WL)解碼器驅動字線上的高電壓來編程NVM單元且驅動字線上的低電壓從NVM單元中進行讀取。
【發明內容】
[0004]為了解決現有技術中所存在的問題，根據本發明的一個方面，提供了一種字線驅動器，包括:第一電晶體，與第一電壓供應節點和字線電連接；第二電晶體，與第二電壓供應節點和所述字線電連接；第一開關，與所述第一電壓供應節點和所述第二電晶體的體電極電連接；以及第二開關，與所述第二電壓供應節點和所述第二電晶體的體電極電連接。
[0005]在所述字線驅動器中，進一步包括:負電壓泵，與所述第二電晶體的柵電極電連接。
[0006]在所述字線驅動器中，所述負電壓泵包括:邏輯門，具有輸入端和輸出端；電容器，具有與所述輸入端電連接的第一端和與所述第二電晶體的柵電極電連接的第二端；以及第三電晶體，與所述電容器的所述第二端和第三電壓供應節點電連接。
[0007]在所述字線驅動器中，所述負電壓泵包括:第四電晶體，與所述電容器的所述第二端和所述第三電壓供應節點電連接；第五電晶體，與所述第二電壓供應節點和所述第四電晶體的柵電極電連接；以及第六電晶體，與所述電容器的所述第二端和所述第四電晶體的柵電極電連接。
[0008]在所述字線驅動器中，進一步包括:第三開關，與所述第二電晶體的體電極和所述字線電連接。
[0009]在所述字線驅動器中，進一步包括:負電壓泵，與所述第二電晶體的柵電極電連接。
[0010]在所述字線驅動器中，所述負電壓泵包括:邏輯門，具有輸入端和輸出端；電容器，具有與所述輸入端電連接的第一端和與所述第二電晶體的柵電極電連接的第二端；以及第三電晶體，與所述電容器的所述第二端和第三電壓供應節點電連接。
[0011 ] 在所述字線驅動器中，所述負電壓泵包括:第四電晶體，與所述電容器的所述第二端和所述第三電壓供應節點電連接；第五電晶體，與所述第二電壓供應節點和所述第四電晶體的柵電極電連接；以及第六電晶體，與所述電容器的所述第二端和所述第四電晶體的柵電極電連接。
[0012]根據本發明的另一方面，提供了一種字線驅動器，包括:第一電晶體，與第一電壓供應節點和字線電連接；第二電晶體，與第二電壓供應節點和所述字線電連接；第一開關，與所述第一電壓供應節點和所述第二電晶體的體電極電連接；以及第二開關，與所述第二電晶體的體電極和所述字線電連接。
[0013]在所述字線驅動器中，進一步包括:負電壓泵，與所述第二電晶體的柵電極電連接。
[0014]在所述字線驅動器中，所述負電壓泵包括:邏輯門，具有輸入端和輸出端；電容器，具有與所述輸入端電連接的第一端和與所述第二電晶體的柵電極電連接的第二端；以及第三電晶體，與所述電容器的所述第二端和第三電壓供應節點電連接。
[0015]在所述字線驅動器中，所述負電壓泵包括:第四電晶體，與所述電容器的所述第二端和所述第三電壓供應節點電連接；第五電晶體，與所述第二電壓供應節點和所述第四電晶體的柵電極電連接；以及第六電晶體，與所述電容器的所述第二端和所述第四電晶體的柵電極電連接。
[0016]根據本發明的又一方面，提供了一種驅動字線的方法，包括:提供與第一電壓源和所述字線電連接的第一電晶體；提供與第二電壓源和所述字線電連接的第二電晶體；在非讀取周期中將所述第二電晶體的體電極與所述第一電壓源電連接；以及基本在讀取周期開始時將所述第二電晶體的體電極與所述第二電源電連接。
[0017]在所述方法中，進一步包括:通過負電荷泵降低所述第二電晶體的柵極電壓。
[0018]在所述方法中，通過所述負電荷泵降低所述第二電晶體的柵極電壓包括:在所述負電荷泵的邏輯門的第一輸入端處接收輸入脈衝；將所述輸入脈衝反相，以生成反相輸入脈衝；以及通過與接收所述反相輸入脈衝的電容器的電容耦合來拉低所述柵極電壓。
[0019]在所述方法中，所述邏輯門是NAND門，並且通過所述負電荷泵降低所述第二電晶體的柵極電壓包括:在所述邏輯門的第二輸入端處接收讀取信號。
[0020]在所述方法中，進一步包括:基本在所述讀取周期開始時將所述第二電晶體的體電極與所述第一電壓源斷開。
[0021]在所述方法中，進一步包括:通過負電荷泵降低所述第二電晶體的柵極電壓。
[0022]在所述方法中，進一步包括:基本在所述讀取周期開始時將所述第二電晶體的體電極與所述字線電連接。
[0023]在所述方法中，進一步包括:通過負電荷泵降低所述第二電晶體的柵極電壓。
【專利附圖】
【附圖說明】
[0024]為了更全面地理解實施例及其優勢，現將結合附圖所進行的描述作為參考，其中:
[0025]圖1至圖4是根據本發明的多個實施例的字線驅動器的電路圖；
[0026]圖5至圖7是根據本發明的多個實施例驅動字線的方法的流程圖；
[0027]圖8是根據本發明的多個實施例的具有共享的電壓開關的字線驅動段的電路圖；以及
[0028]圖9是根據本發明的多個實施例的負電壓泵(negative pump)的電路圖。
【具體實施方式】
[0029]下面，詳細討論本發明各實施例的製造和使用。然而，應該理解，本發明提供了許多可以在各種具體環境中實現的可應用的概念。所討論的具體實施例僅僅示出了製造和使用本發明的具體方式，而不用於限制本發明的範圍。
[0030]將藉助具體語境，即，字線驅動電路等來描述實施例。然而，也可以將其他實施例應用於其他類型的存儲器電路。
[0031]在各個附圖和論述中，類似的參考標號涉及了類似的部件。儘管單一的部件也可以在一些附圖中進行闡述，但這是為了簡化說明和易於討論。本領域的普通技術人員將容易理解這種論述和闡述通常可以被應用於結構中的許多部件。
[0032]多電壓通常為電路供電和/或使電路出現偏壓。多電壓引起電勢差，該電勢差允許電流流經整個電路從而執行多種功能。通常電路被限定為從高電壓流至低電壓。也通常根據供應電壓和接地(接地代表O伏)來限定電路中的電源。時常根據高電源(VDD，VCC)和低電源(VSS，VEE)來給出其他限定。因此，在1.8伏的電源下工作的電路可以被限定為具有0.9伏的高偏壓和-0.9伏的低偏壓。在下面的說明中，除了具體地稱為「接地」或類似的以外，術語「接地」應該被解釋成包括低供應電壓，諸如，前面實例中的-0.9伏。相關的電壓電平不旨在如此限制本公開的範圍，更多地是為了便於說明而作為參考點。
[0033]通常根據四個電晶體端:柵極、源極、漏極和體電極來描述金屬氧化物半導體(MOS)電晶體。應該理解，大多數MOS電晶體是對稱的器件，這使得它的源極和漏極是可互換的，並且為了便於論述，術語「源極」和「漏極」通常代表的是術語。在不必通過使用這些不同的名字來進行區別的情況下，MOS電晶體的端也可以被稱為「電極」，「端部」等。通常通過支流(DC)電源和被偏置的端之間的直接的或間接的連接來偏置這些端。接觸件可以穿過金屬化層、接觸通孔、焊盤、凸塊和/或類似地形成位於MOS電晶體的器件區域之上或上方的互連結構。
[0034]其中包括快閃記憶體和浮置柵極類型的非易失性存儲電路被設計成通過假定一個不受到非易失性存儲電路斷電影響的狀態(例如，特定的電荷)來存儲數據。在許多應用中，字線解碼器(或「字線驅動器」)驅動字線上的高電壓來對非易失性存儲單元進行編程，並且驅動字線上的低電壓來讀取非易失性存儲單元。字線驅動器使用高電壓器件來接收高電壓。然而，由於高電壓器件的高閾值電壓(Vth)，高電壓器件可能劣化低電壓處的讀取操作性能。
[0035]在下面的公開內容中，介紹了一種新穎的具有雙電壓操作的字線驅動器結構。該字線驅動器使用切換方案和負電壓泵送(negative pumping)來在保持編程性能的同時改進讀取性能(例如，速度)。該字線驅動器還具有改進的面積。
[0036]圖1是根據本發明的多個實施例的字線驅動器10的電路圖。字線驅動器10包括電晶體IOOUlOiP 120，邏輯門141、142，開關131-133以及負泵送電路150。在多個電路節點11、12、13、14處形成字線驅動器10的內連接。在一些實施例中，開關131-133是晶體
管、傳輸門等等。[0037]邏輯門142(在一些實施例中為反相器)和電晶體110被用來將字線(WL)上的電壓拉低至低電壓(例如，地電位)。在一些實施例中，電晶體110是N型MOS(NMOS)電晶體。電晶體110的柵電極與邏輯門142的輸出端電連接。電晶體110的源電極與接地電連接，並且電晶體110的漏電極與字線(例如，在節點12處)電連接。在一些實施例中，電晶體110是高電壓器件，它能夠在高電壓(例如，5伏或更高的)環境中工作。
[0038]邏輯門141 (在一些實施例中是NAND門)被操作以控制電晶體100的柵電極處的電壓。在一些實施例中電晶體100是P型MOS (PMOS)電晶體。電晶體100的源電極與提供第一電壓Vl的第一電源(例如，在節點11處)電連接。電晶體100的漏極電極與字線(例如，在節點12處)電連接。當邏輯門141在低於第一電壓Vl的電壓下輸出邏輯信號時，電晶體100被導通，它將字線上的電壓大約升高至第一電壓VI。在一些實施例中，電晶體100是高電壓器件，它能夠在高電壓環境(諸如，5伏或更高)中工作。
[0039]在一些實施例中，電晶體120是PMOS電晶體。電晶體120的源電極與提供第二電壓V2的第二電源(例如，在節點14處)電連接。在一些實施例中，第二電壓V2低於第一電壓VI。在一些實施例中，第一電壓Vl約為5伏，而第二電壓V2約為3伏。電晶體120的漏極電極與字線(例如，在節點12處)電連接。在一些實施例中，電晶體120是高電壓器件，它能夠在高電壓(例如，5伏或更高的)環境中工作。
[0040]電晶體120的體電極(bulk electrode)的電連接由三個開關131、132、133中的任意一個來控制。節點13與電晶體120的體電極電連接。開關131具有與在節點13處與體電極電連接的第一端以及在節點11處與第一電源電連接的第二端。開關132具有在節點13處與體電極電連接的第一端以及在節點14處與第二電源電連接的第二端。開關133具有在節點13處與體電極電連接的第一端以及在節點12處與字線電連接的第二端。
[0041]在功能上，當接通(閉合)時開關131在第一電源和電晶體120的體電極之間建立起路徑，該路徑將電晶體120的體電極處的電壓拉至第一電壓VI。當導通(閉合)時開關132在第二電源和電晶體120的體電極之間建立起路徑，該路徑將電晶體120的體電極處的電壓拉至第二電壓V2。當導通(閉合)時開關133在字線和電晶體120的體電極之間建立起一個路徑，該路徑將電晶體120的體電極處的電壓拉至字線上的電壓。
[0042]圖2是根據本發明的多個實施例的字線驅動器10的電路圖。在圖2所示的配置中，字線驅動器10不包括開關133。如所示的那樣，在一些實施例中開關131是PMOS電晶體。開關131的源電極在節點11處與第一電源電連接。開關131的漏電極在節點13處與電晶體120的體電極電連接。開關131的柵電極接收用於控制開關131的操作的第一控制信號SI。當第一控制信號SI是低於第一電壓Vl的電壓時,開關131導通從而在第一電源和電晶體120的體電極之間建立起一個路徑。
[0043]在一些實施例中，開關132是PMOS電晶體。開關132的源電極在節點14處與第二電源電連接。開關132的漏電極在節點13處與電晶體120的體電極電連接。開關132的柵電極接收用於控制開關132的操作的第二控制信號S2。當第二控制信號S2是低於第二電壓V2的電壓時，開關132導通從而在第二電源和電晶體120的體電極之間建立起路徑。在一些實施例中，第二控制信號S2是第一控制信號SI的邏輯反相信號。在一些實施例中，不依靠第一控制信號SI地生成第二控制信號S2。在一些實施例中，第一控制信號SI和第二控制信號的低邏輯周期是不重疊的。[0044]在一些實施例中，在非讀取周期中，電晶體120被關斷，第一控制信號SI (低電壓)被認為用於接通開關131，該第一控制信號將電晶體120的體電極拉至第一電壓VI，並且在電晶體120上配有正體電極-源極電壓Vbs，從而通過基體效應增大電晶體120的閾值電壓VTH。增大的閾值電壓Vth允許電晶體120在不使用(諸如，非讀取周期)時更容易保持斷開。
[0045]在讀取周期中，將比編程操作過程中所提供的電壓更低的電壓施加於字線。例如，當電荷從第二電源流向字線上的負載時，通過電晶體120將第二電壓V2輸送給字線。電荷的流速極大地取決於電晶體的過驅動電壓，該過驅動電壓是源極-柵極電壓Vse和電晶體120的閾值電壓Vth之間的差。閾值電壓Vth受到基體效應的影響，該基體效應至少部分地由體電極-源極電壓來決定Vse。根據由第二電源決定的源極電壓，可以由設計者來調整兩個電壓:柵極電壓和閾值電壓。在PMOS電晶體(諸如，電晶體120)的情況下，降低柵極電壓增大了源極-柵極電壓Vse，而且降低體電極-源極電壓Vbs則降低了閾值電壓Vth，這兩種均提供了改善升壓時間的更好的驅動能力。
[0046]如圖2所示，當導通時開關132用於短接電晶體120的源電極和體電極，從而有效地消除了基體效應(Vbs = O)並且由此降低了電晶體120的閾值電壓。負電壓泵150被用來拉低電晶體120的柵電極處的柵極電壓，這增大了源極-柵極電壓Vse，並且增大了電晶體120的輸出電流。這些動作均用於縮短字線電壓的升壓時間，可以改進讀取速度。應該注意的是負電壓泵150是可選的，並且在一些實施例中至少為了節省空間可將其省略。
[0047]圖3是根據本發明的多個實施例的字線驅動器10的電路圖。在圖3所示的配置中，字線驅動10不包括開關132。如所示的那樣，在一些實施例中開關131是PMOS電晶體。開關131的源電極在節點11處與第一電源電連接。開關131的漏電極在節點13處與體電極電連接。開關131的柵電極接收用於控制開關131的操作的第一控制信號SI。當第一控制信號SI是低於第一電壓Vl的電壓時，開關131導通，以在第一電源和電晶體120的體電極之間建立起路徑。
[0048]在一些實施例中，開關133是PMOS電晶體。開關133的源電極在節點12處與字線電連接。開關133的漏電極在節點13處與電晶體120的體電極電連接。開關133的柵電極接收用於控制開關132的操作的第三控制信號S3。當第三控制信號S3處在低於體電極電壓的邏輯低電壓時，開關133導通，以在字線和電晶體120的體電極之間建立起路徑。第三控制信號S3在一些實施例中是第一控制信號SI的邏輯反相信號。在一些實施例中，不根據第一控制信號SI產生第三控制信號S3。在一些實施例中，第一控制信號SI和第三控制信號S3的低邏輯周期不重疊。
[0049]在一些實施例中，開關133是NMOS電晶體(「NM0S開關133」)且開關133的柵電極與電晶體131的柵電極電連接。在一些實施例中，通過第三控制信號S3來控制NMOS開關133的柵電極。第三控制信號S3在一些實施例中是第一控制信號SI的邏輯反相信號。在一些實施例中，不根據第一控制信號SI生成第三控制信號S3。在一些實施例中，第一控制信號SI和第三控制信號S3的低邏輯周期不重疊。
[0050]在一些實施例中，在非讀取周期中，電晶體120關斷，並且第一控制信號SI (低電壓)用於接通開關131，該第一控制信號將電晶體120的體電極拉至第一電壓VI，並且在電晶體120上配有正體電極-源極電壓Vbs，從而通過基體效應增大電晶體120的閾值電壓VTH。增大的閾值電壓Vth允許電晶體120在不使用(諸如，非讀取周期)時更容易保持關斷。
[0051]在一些實施例中，電晶體120形成在N型阱(N阱)中。該N阱在電晶體120的體電極處產生寄生N阱電容器300。N阱電容器300在非讀取周期被充電至第一電壓VI。如圖3中所示的那樣，當讀取周期中開關133導通(閉合)時，電晶體120的體電極與字線電連接，這在N阱電容器300的頂板和字線之間建立起電荷共享。該電荷共享用於迅速拉高字線電壓。負電壓泵150用於拉低電晶體120的柵電極處的柵極電壓，這增大了源極-柵極電壓Vse且增大了電晶體120的輸出電流。這兩個動作均有助於縮短字線電壓的升壓時間，這可以改進讀取速度。應該理解的是，負電壓泵150是可選的，並且在一些實施例中至少為了節省空間可將其省略。
[0052]圖4是根據本發明的多個實施例的字線驅動器10的電路圖。在圖4中所示的配置中，所有三個開關131、132、133都被利用。開關131、132、133由第一、第二和第三控制信號S1、S2、S3控制。如上所述，開關131用來增大體電極-源極電壓Vbs和在非讀取周期中為N阱電容器300充電。如上所述，開關133用於在N阱電容器300的頂板和字線之間建立起電荷共享。開關132用於同時將電晶體120的體電極和源電極短接在一起，從而消除體效應並且降低電晶體120的閾值電壓Vth。
[0053]圖5是根據本發明的多個實施例驅動字線的方法50的流程圖。在一些實施例中，使用方法50來操作圖2所示的字線驅動器10。在方法50的步驟500中，驅動電晶體的體電極(諸如，電晶體120的體電極)在非讀取周期(諸如，編程周期或休眠周期)中通過開關131與第一電源電連接。在一些實施例中，在讀取周期之前，電晶體120的體電極通過開關131斷開與第一電源的電連接(步驟510)。在一些實施例中，電晶體120的體電極通過開關131在讀取周期開始時或讀取周期開始以後與第一電源斷開電連接。與步驟510同時或在其後，電晶體120的體電極通過開關132與第二電源電連接(步驟520)，從而將體電極與電晶體120的電源斷開並消除體效應。在一些實施例中，執行步驟530通過負電壓泵150來降低電晶體120的柵電極處的柵極電壓。在一些實施例中，通過向電晶體120的柵電極施加固定的偏壓(沒有負電壓泵)來降低柵極電壓。由於步驟530拉低柵極電壓，電晶體120導通，從而將字線電壓拉高至讀取電壓，諸如第二電壓V2。
[0054]圖6是根據本發明的多個實施例驅動字線的方法60的流程圖。在一些實施例中，使用方法60來操作圖3中所示的字線驅動器10。在方法60的步驟600中，驅動電晶體的體電極(諸如，電晶體120的體電極)通過開關131在非讀取周期(諸如，編程周期或休眠周期)中與第一電源電連接。在一些實施例中，在讀取周期之前，電晶體120的體電極通過開關131斷開與第一電源的電連接(步驟610)。在一些實施例中，電晶體120的體電極通過開關131在讀取周期開始時或讀取周期開始以後與第一電源斷開電連接。與步驟610同時或在其後，電晶體120的體電極通過開關133與字線電連接(步驟620)從而在N阱電容器300的頂板和字線之間建立起電荷共享。在一些實施例中，執行步驟630通過負電壓泵150來降低電晶體120的柵電極處的柵極電壓。在一些實施例中，通過向電晶體120的柵電極施加固定的偏壓(沒有負電壓泵)來降低柵極電壓。隨著步驟630拉低柵極電壓，電晶體120導通，從而將字線電壓拉高至讀取電壓，諸如第二電壓V2。
[0055]圖7是根據本發明的多個實施例驅動字線的方法70的流程圖。在一些實施例中，使用方法70來操作圖4中所示的字線驅動器10。在方法70的步驟700中，驅動電晶體的體電極(諸如，電晶體120的體電極)通過開關131在非讀取周期(諸如，編程周期或休眠周期)中與第一電源電連接。在一些實施例中，在讀取周期之前，電晶體120的體電極通過開關131斷開與第一電源的電連接(步驟710)。在一些實施例中，電晶體120的體電極通過開關131在讀取周期開始時或讀取周期開始以後與第一電源斷開電連接。與步驟710同時或在其後，電晶體120的體電極通過開關133與字線電連接(步驟720)從而在N阱電容器300的頂板和字線之間建立起電荷共享。與步驟710同時或在其後通過開關132電連接電晶體120的體電極和第二電源從而將電晶體120的體電極與源電極斷開並消除基體效應。在一些實施例中，執行步驟740通過負電壓泵150來降低電晶體120的柵電極處的柵極電壓。在一些實施例中，通過向電晶體120的柵電極施加固定的偏壓(沒有負電壓泵)來降低柵極電壓。隨著步驟730拉低柵極電壓，電晶體120被導通從而將字線電壓拉高至讀取電壓，諸如第二電壓V2。
[0056]在方法70中，步驟720、730和740的時間設置可以被配置成允許電荷共享，消除基體效應以及負泵送來改進字線電壓的拉高速度。在字線驅動器10的一些電路配置中，在電荷共享之前或期間，從N阱電容器300到字線的電荷共享將受到體電極和第二電源的短接的負面影響。因此，在一些實施例中，步驟720在步驟730之前開始並完成。在一些實施例中，第三控制信號S3是在第二控制信號S2的即將到來的下降沿之前開始和結束的脈衝。在一些實施例中，與幾乎同時開始的步驟720和730相對應，第三控制信號S3的下降沿和第二控制信號S2的上升沿相交叉。在一些實施例中，第二控制信號S2的脈衝寬度短於第三控制信號S3的脈衝寬度，例如，短五倍至十倍。
[0057]圖8是根據本發明的多個實施例的具有共享電壓開關810的字線驅動器陣列80的電路圖。在一些實施例中，共享電壓開關810與圖1至圖4的字線驅動器10類似，並且類似的參考標號涉及了類似的部件。字線驅動器陣列80的字線驅動器段800驅動字線WL1。大量與字線驅動器段800類似的字線驅動器段被包括在字線驅動器陣列80中，並且字線驅動段分享共享的電壓開關810。例如，字線驅動器陣列80可以包括1024個與字線驅動器段800類似的字線驅動器段。分享共享的電壓開關810使得字線驅動器段800的設計更為簡單並且節省空間，同時保留了電荷共享和負電壓泵送的優點。
[0058]字線驅動器段的說明參考了圖8中所示的字線驅動器段800。字線驅動器段800的電晶體820在一些實施例中是PMOS電晶體，並且具有與電晶體120的漏電極電連接的源電極。電晶體820的漏電極與字線WLl電連接。電晶體830在一些實施例中是NMOS電晶體且具有與字線WLl電連接的漏電極。電晶體830的源電極與低電壓電源(例如，接地)電連接。電晶體830的柵電極與電晶體820的柵電極電連接。
[0059]字線驅動器段800的解碼器邏輯840具有與電晶體820、830的柵電極電連接的輸出端。解碼器邏輯840被配置成接收處理信號並且將低電壓信號(邏輯低)輸出給電晶體820,830來關斷電晶體830，並且在處理信號指出字線驅動器段800將被激活時通過導通電晶體820將字線WLl上的字線電壓拉高。
[0060]當字線驅動器段800被激活時，在讀取周期中，在共享電壓開關810的電晶體100處接收邏輯高電平上的讀取信號RD，並且在共享電壓開關810的電晶體120處接收邏輯低電平上的反相讀取信號RDB。讀取信號RD被用來斷開電晶體100，從而將第一電源的高電壓與節點12斷開。讀取信號RDB被用來導通電晶體120，將節點12處的電壓拉高至第二電壓V2。在一些實施例中，電晶體120的柵電極與負電壓泵(諸如，負電荷泵150)電連接。基本在接收到讀取信號RD和反相讀取信號RDB時，通過第一控制信號SI斷開開關131，留下在第一電壓Vl下充電的N阱電容器300(節點13)。在一些實施例中，在斷開開關131之後，通過第三控制信號S3接通第三開關133，開始從節點13到節點12的電荷共享，這有助於拉高節點12處的從字線WLl經過電晶體820傳輸的電壓。在一些實施例中，第三開關133被接通而開關131被關斷。
[0061]圖9是根據本發明的多個實施例的負電壓泵的電路圖。邏輯門150，諸如，反相器或NAND門(如圖9中所示)接收輸入脈衝。根據(由於)或直接從在讀取操作中激活字線WL(或字線WLl)的解碼器信號中產生該輸入脈衝。在一些實施例中，邏輯門950是NAND門，並且在邏輯門950的兩個輸出端在高電壓下偏置時邏輯門950輸出低電壓(在節點92處)。在一些實施例中，邏輯門950是反相器，並且在邏輯門950的輸出端在高電壓下偏置時邏輯門950輸出低電壓(在節點92處)且在輸出端在低電壓處偏置時輸出高電壓。當標記為「RD」的輸出端處的偏壓為低(相應於非讀取周期)時，節點92處的電壓被邏輯門950拉聞。
[0062]電容器940具有與節點92電連接的頂板以及與相應於負電壓泵150的輸出端的節點90電連接的底板。在一些實施例中，電容器940是MOS電容器。在一些實施例中，電容器940是MOM電容器。在一些實施例中，電容器940是金屬氧化物金屬(MOM)電容器、金屬絕緣體金屬(MIM)電容器，另一種集成的電容器等等。
[0063]在非讀取周期中，電晶體930與電容器940和接地電連接，從而將節點90處的電壓拉低至地電位(或另一個低電壓電平)。在一些實施例中，電晶體930是NMOS電晶體。電晶體930的柵電極接收反相讀取信號RDB。當反相的讀取信號RDB是邏輯電平高(相應於非讀取周期)時，電晶體被導通且電荷可以從電晶體930 (節點90)的漏電極流至電晶體930(接地)的源電極。在讀取周期中，通過反相讀取信號RDB斷開電晶體930。
[0064]電晶體900、910和920形成了用於改善負電壓泵150的性能的路徑。電晶體910和920在一些實施例中是NMOS電晶體，而電晶體900在一些實施例中是PM0S。在非讀取周期中且在接受輸入脈衝之前，邏輯門950的第二輸入端(被標記為「IN」)在與邏輯低相應的低電壓下。在電晶體900的柵電極在低電壓下而電晶體900的源電極在第二電壓V2下時，電晶體900被導通，該電晶體在與電晶體920的柵電極相應的節點92處引入第二電壓V2。因此，在非讀取周期中和接收輸入脈衝之前(在讀取周期之前)電晶體920被導通。
[0065]當讀取周期(RD =高)中輸入脈衝到達時，負電壓泵150在與輸出端相應的節點90處拉低電壓。在字線驅動器10中，負電壓泵150的輸出端相應於電晶體120的柵電極。當邏輯門950的輸入端處在邏輯高時，邏輯門950將節點92處的電壓拉低至邏輯低(低電壓)。因此，節點90由於電容器940的電容連接被從低電壓(例如，O伏)拉低至更低的電壓。由於出現在電晶體910的柵電極處的高電壓，電晶體910被導通，並且由於處在電晶體900的柵電極處的高電壓(Vse = O伏)，電晶體900被關斷。低電壓通過電晶體910傳輸給電晶體920的柵電極，從而使得電晶體920被關斷(Vse < O伏)。通過電晶體900、910和920改進負電壓泵150的性能，從而防止低電壓被地電位通過電晶體920拉高。
[0066]實施例可以提供多個優點。字線驅動器10的開關131和132使得電晶體120在非讀取周期(開關131)中更難以導通而在讀取周期(開關132)中更易導通。開關133引起電荷共享從而迅速地拉高字線電壓。具有上述改進性能的負電壓泵150被用來增大電晶體的源極-柵極電壓，這增大了電晶體120的電流通過量，並且縮短了字線WL的升壓時間。因此，電晶體129改善了用於驅動字線WL上的高電壓和低電壓的字線速度。在低電壓操作中，PMOS閾值被降低，由此可以減小PMOS的尺寸從而節省空間。
[0067]根據本發明的多個實施例，一種字線驅動器包括與第一電壓供應節點和字線電連接的第一電晶體，與第二電壓供應節點和字線電連接的第二電晶體，與第一電壓供應節點和第二電晶體的體電極電連接的第一開關，以及與第二電壓供應節點和第二電晶體的體電極電連接的第二開關。
[0068]根據本發明的多個實施例，一種字線驅動器包括與第一電壓供應節點和字線電連接的第一電晶體，與第二電壓供應節點和字線電連接的第二電晶體，與第一電壓供應節點和第二電晶體的體電極電連接的第一開關，以及與第二電晶體的體電極和字線電連接的第
二開關。
[0069]根據本發明的多個實施例，一種驅動字線的方法包括提供與第一電源和字線電連接的第一電晶體，提供與第二電源和字線電連接的第二電晶體，在非讀取周期中將第二電晶體的體電極與第一電源電連接，以及基本(around)在讀取周期開始時將第二電晶體的體電極與第二電源電連接。
[0070]儘管已經詳細地描述了本發明及其優勢，但應該理解，可以在不背離所附權利要求限定的本發明主旨和範圍的情況下，做各種不同的改變，替換和更改。而且，本申請的範圍並不僅限於本說明書中描述的工藝、機器、製造、材料組分、裝置、方法和步驟的特定實施例。作為本領域普通技術人員應理解，通過本發明，現有的或今後開發的用於執行與根據本發明所採用的所述相應實施例基本相同的功能或獲得基本相同結果的工藝、機器、製造，材料組分、裝置、方法或步驟根據本發明可以被使用。因此，所附權利要求應該包括在這樣的工藝、機器、製造、材料組分、裝置、方法或步驟的範圍內。
【權利要求】
1.一種字線驅動器，包括: 第一電晶體，與第一電壓供應節點和字線電連接； 第二電晶體，與第二電壓供應節點和所述字線電連接； 第一開關，與所述第一電壓供應節點和所述第二電晶體的體電極電連接；以及 第二開關，與所述第二電壓供應節點和所述第二電晶體的體電極電連接。
2.根據權利要求1所述的字線驅動器，進一步包括: 負電壓泵，與所述第二電晶體的柵電極電連接。
3.根據權利要求2所述的字線驅動器，其中，所述負電壓泵包括: 邏輯門，具有輸入端和輸出端； 電容器，具有與所述輸入端電連接的第一端和與所述第二電晶體的柵電極電連接的第二端；以及 第三電晶體，與所述電容器的所述第二端和第三電壓供應節點電連接。
4.根據權利要求3所述的字線驅動器，其中，所述負電壓泵包括: 第四電晶體，與所述電容器的所述第二端和所述第三電壓供應節點電連接； 第五電晶體，與所述第二電壓供應節點和所述第四電晶體的柵電極電連接；以及 第六電晶體，與所述電容器的所述第二端和所述第四電晶體的柵電極電連接。
5.根據權利要求1所述的字線驅動器，進一步包括: 第三開關，與所述第二電晶體的體電極和所述字線電連接。
6.根據權利要求5所述的字線驅動器，進一步包括: 負電壓泵，與所述第二電晶體的柵電極電連接。
7.根據權利要求6所述的字線驅動器，其中，所述負電壓泵包括: 邏輯門，具有輸入端和輸出端； 電容器，具有與所述輸入端電連接的第一端和與所述第二電晶體的柵電極電連接的第二端；以及 第三電晶體，與所述電容器的所述第二端和第三電壓供應節點電連接。
8.根據權利要求7所述的字線驅動器，其中，所述負電壓泵包括: 第四電晶體，與所述電容器的所述第二端和所述第三電壓供應節點電連接； 第五電晶體，與所述第二電壓供應節點和所述第四電晶體的柵電極電連接；以及 第六電晶體，與所述電容器的所述第二端和所述第四電晶體的柵電極電連接。
9.一種字線驅動器，包括: 第一電晶體，與第一電壓供應節點和字線電連接； 第二電晶體，與第二電壓供應節點和所述字線電連接； 第一開關，與所述第一電壓供應節點和所述第二電晶體的體電極電連接；以及 第二開關，與所述第二電晶體的體電極和所述字線電連接。
10.一種驅動字線的方法，包括: 提供與第一電壓源和所述字線電連接的第一電晶體； 提供與第二電壓源和所述字線電連接的第二電晶體； 在非讀取周期中將所述第二電晶體的體電極與所述第一電壓源電連接；以及 基本在讀取周期開始時將所述第二電晶體的體電極與所述第二電源電連接。
【文檔編號】G11C16/08GK104008774SQ201310199190
【公開日】2014年8月27日 申請日期:2013年5月24日 優先權日:2013年2月27日
【發明者】吳瑞仁 申請人:臺灣積體電路製造股份有限公司