一種選擇性張應力接觸孔刻蝕停止層的製作方法
2023-08-04 07:11:41 1
一種選擇性張應力接觸孔刻蝕停止層的製作方法
【專利摘要】本發明公開了一種選擇性張應力接觸孔刻蝕停止層的製作方法，通過在MOS器件作為接觸孔刻蝕停止層的高張應力氮化矽層上，以由氮化矽層和氧化矽層交替組成的多層疊層作為PMOS區域的紫外光阻擋層，對PMOS、NMOS區域的高張應力氮化矽層進行選擇性的紫外光固化處理，得到在PMOS區域上覆蓋張應力相對較低的高張應力氮化矽層，而在NMOS區域上覆蓋張應力相對較高的高張應力氮化矽層，實現在PMOS、NMOS區域具有選擇性的不同高張應力的氮化矽接觸孔刻蝕停止層，既避免了單步高張應力氮化矽沉積對PMOS器件空穴遷移率的消極影響，又避免了兩步氮化矽沉積形成雙接觸孔刻蝕停止層工藝的複雜性，實現用較低的成本提升了器件的電性能。
【專利說明】一種選擇性張應力接觸孔刻蝕停止層的製作方法
【技術領域】
[0001]本發明涉及半導體集成電路製造【技術領域】，更具體地，涉及一種基於應變矽技術的通過高應力氮化矽改善器件性能的選擇性張應力接觸孔刻蝕停止層的製作方法。
【背景技術】
[0002]隨著CMOS集成電路製造工藝的發展以及關鍵尺寸的縮小，很多新的方法被運用到器件製造工藝中，用以改善器件性能。其中，高應力氮化矽薄膜由於能夠有效提高MOS管載流子遷移率，進而提高器件運行速度，因此被弓丨入到集成電路製造工藝中。PMOS溝道方向上的壓應力能提高PMOS器件中空穴遷移率，而NMOS溝道方向上的張應力能提高NMOS器件中電子遷移率。
[0003]請參閱圖1，圖1是現有的在MOS器件上形成高應力氮化矽薄膜接觸孔刻蝕停止層的器件結構示意圖。如圖所示，在MOS器件I上形成有高應力氮化矽薄膜2作為接觸孔刻蝕停止層。從器件的性能上講，PMOS器件上需要壓應力高的氮化矽接觸孔刻蝕停止層，而NMOS器件上需要張應力高的氮化矽接觸孔刻蝕停止層。這就要求應用Dual CESL工藝(雙接觸孔刻蝕停止層工藝)。
[0004]傳統的Dual CESL工藝需要進行兩步氮化矽沉積，其主要流程為高張應力氮化矽沉積(包括紫外光固化工藝)一氧化矽掩膜層沉積一光刻一去除PMOS區域的高張應力氮化矽層一高壓應力氮化矽沉積一光刻一去除NMOS區域的高壓應力氮化矽層。由於在傳統的Dual CESL工藝中需要進行兩步光刻，以去除PMOS區域的高張應力氮化矽和NMOS區域的高壓應力氮化矽，因此，該工藝極大地增加了工藝成本以及工藝複雜性。所以，目前廣泛採用的還是Single CESL工藝，即採用單步氮化矽沉積工藝形成CESL層(接觸孔刻蝕停止層)。一般而言，由於NMOS器件中的電子遷移率指標顯得更關鍵，所以，一般的Single CESL工藝就是在PMOS區域和NMOS區域同時採用高張應力氮化矽形成接觸孔刻蝕停止層。
[0005]高張應力氮化娃薄膜(High Tensile Stress SiN)是在PECVD(等離子體增強化學氣相沉積系統)中沉積得到的，反應物為矽烷(SiH4)和氨氣(NH3),需要利用射頻激發等離子體維持反應的進行。由於這種方法形成的氮化矽薄膜中含有大量的H(氫原子)，其結構疏鬆，以致應力達不到要求，只有約0.7Gpa。所以，接下來還需要對薄膜進行UV cure (紫外光固化)，利用紫外光破壞薄膜中的氫鍵，使氫原子形成氫氣析出，而留下的懸掛鍵S1-與N-能形成S1-N鍵。這樣，氮化矽薄膜的空間網絡結構發生變化，從而可形成應力滿足要求的高張應力氮化矽薄膜。目前，通過PECVD沉積得到的張應力氮化矽薄膜的應力極限為1.7Gpa左右(經紫外光固化之後)，能夠顯著提高NMOS的性能。所以，通常以這種氮化矽薄膜作為接觸孔刻蝕阻擋層，其厚度一般為300?600A。
[0006]但是，採用Single CESL工藝在PMOS區域和NMOS區域同時形成了紫外光固化後具有極限應力的高張應力氮化矽接觸孔刻蝕停止層，而具有極限應力的高張應力氮化矽的存在對PMOS器件的電性能是有不利影響的，故Single CESL工藝畢竟是以犧牲PMOS器件中的空穴遷移率為代價的一種折中方法。因此，如何避免單步高張應力氮化矽沉積對PMOS器件的消極影響，以及避免兩步氮化矽沉積形成雙接觸孔刻蝕停止層工藝的複雜性，成為當前業界的一個重要課題。
【發明內容】
[0007]本發明的目的在於克服現有技術存在的上述缺陷，提供一種選擇性張應力接觸孔刻蝕停止層的製作方法，通過在MOS器件上沉積高張應力氮化矽層作為接觸孔刻蝕停止層、沉積ILD氧化矽層作為高張應力氮化矽層的保護層，並以由氮化矽層和氧化矽層交替組成的多層疊層作為MOS器件PMOS區域的紫外光阻擋層，對MOS器件PMOS、NMOS區域的高張應力氮化矽層進行選擇性的紫外光固化處理，實現在PMOS、NMOS區域具有選擇性張應力的高張應力氮化矽雙接觸孔刻蝕停止層，從而既可避免單步高張應力氮化矽沉積對PMOS器件空穴遷移率的消極影響，又可避免兩步氮化矽沉積形成雙接觸孔刻蝕停止層工藝的複雜性。
[0008]為實現上述目的，本發明的技術方案如下:
[0009]一種選擇性張應力接觸孔刻蝕停止層的製作方法，包括以下步驟:
[0010]步驟一:提供一MOS器件，在所述MOS器件上沉積一層高張應力氮化矽層作為接觸孔刻蝕停止層；
[0011]步驟二:在所述高張應力氮化矽層上沉積一層ILD氧化矽層並平坦化，作為所述高張應力氮化矽層的保護層；
[0012]步驟三:在所述ILD氧化矽層上依次交替沉積氮化矽層、氧化矽層，形成由所述氮化矽層和所述氧化矽層組成的多層疊層，作為紫外光阻擋層；
[0013]步驟四:將所述MOS器件NMOS區域的所述疊層去除；
[0014]步驟五:對所述高張應力氮化矽層進行紫外光固化處理；
[0015]步驟六:將所述MOS器件PMOS區域的所述疊層去除，然後，去除所述ILD氧化矽層，以在所述MOS器件上形成具有選擇性張應力的高張應力氮化矽接觸孔刻蝕停止層。
[0016]在上述技術方案中，由於PMOS區域在紫外光固化的過程中依然保留著由氮化矽層和氧化矽層交替組成的多層疊層，而此多層疊層可通過具有不同折射率的空氣、氮化矽層和氧化矽層的介質界面，對紫外光進行反射，使紫外光在通過多層疊層、ILD(層間介質)氧化矽層到達下面的高張應力氮化矽層的過程中光強逐步衰減。氮化矽層和氧化矽層交替沉積的重複次數(重疊層數)，決定了最終到達高張應力氮化矽層的紫外光的強度。所以，在經過紫外光固化後，PMOS區域的高張應力氮化矽層的張應力的提高程度將受到明顯影響。這種相對較低的張應力狀態明顯降低了對PMOS器件電性能的不利影響。而對於NMOS區域的高張應力氮化矽層，因由氮化矽層和氧化矽層交替組成的多層疊層已被去除，所以其紫外光固化過程不會受到影響，在紫外光固化工藝之後，該區域的高張應力氮化矽層將可以達到1.7Gpa左右的極限張應力，能夠顯著提高NMOS器件中的電子遷移率。
[0017]本發明通過將由氮化矽層和氧化矽層交替組成的多層疊層作為PMOS區域的紫外光阻擋層，對PMOS、NMOS區域的高張應力氮化矽層進行選擇性的紫外光固化過程，實現在PM0S.NM0S區域具有不同高張應力的氮化矽雙接觸孔刻蝕停止層，即可在PMOS區域上覆蓋張應力相對較低的高張應力氮化矽層,在NMOS區域上覆蓋張應力相對較高的高張應力氮化矽層。因此，本發明可以避免單步高張應力氮化矽沉積對PMOS器件的消極影響，又可避免兩步氮化矽沉積形成雙接觸孔刻蝕停止層工藝的複雜性。而且，本發明的工藝方法相對傳統的雙接觸孔刻蝕停止層工藝要更簡單，成本更低。
[0018]優選的，步驟二中，先採用高密度等離子體工藝或高深寬比填充工藝沉積所述ILD氧化矽層，並將所述MOS器件的溝槽區域填滿，然後，再採用PECVD工藝繼續沉積所述ILD氧化矽層，最後，再採用化學機械研磨的方式對所述ILD氧化矽層進行平坦化。
[0019]優選的，步驟二中，所述ILD氧化矽層的沉積厚度為5000?10000A。
[0020]優選的，步驟三中，所述疊層中的所述氮化矽層或所述氧化矽層的層數為2?10層。
[0021]優選的，步驟三中，所述疊層中的每層所述氮化矽層或所述氧化矽層的厚度為50 ?10A0
[0022]優選的，步驟三中，所述疊層的總厚度不大於1000A。
[0023]優選的，步驟四中，採用光刻工藝，用光刻膠覆蓋所述MOS器件的PMOS區域，然後，採用幹法刻蝕工藝去除所述MOS器件NMOS區域的所述疊層。
[0024]優選的，步驟五中，採用波長為190?380nm的紫外光對所述高張應力氮化矽層進行紫外光固化處理，處理時間為100?1000秒。
[0025]優選的，步驟六中，採用化學機械研磨的方式去除所述MOS器件PMOS區域的所述疊層，ILD氧化矽層可以成為研磨時高張應力氮化矽層的保護層。
[0026]優選的，步驟六中，採用SiCoNi工藝去除所述ILD氧化矽層。
[0027]從上述技術方案可以看出，本發明通過在MOS器件上沉積高張應力氮化矽層作為接觸孔刻蝕停止層、沉積ILD氧化矽層作為高張應力氮化矽層的保護層，並在ILD氧化矽層上以由氮化矽層和氧化矽層交替組成的多層疊層作為MOS器件PMOS區域的紫外光阻擋層，對MOS器件PM0S、NM0S區域的高張應力氮化矽層進行選擇性的紫外光固化處理，得到在PMOS區域上覆蓋張應力相對較低的高張應力氮化矽層，在NMOS區域上覆蓋張應力相對較高的高張應力氮化矽層，實現在PMOS、NMOS區域具有選擇性的不同高張應力的氮化矽雙接觸孔刻蝕停止層，既可以避免單步高張應力氮化矽沉積對PMOS器件空穴遷移率的消極影響，又可避免兩步氮化矽沉積形成雙接觸孔刻蝕停止層工藝的複雜性。而且，本發明的工藝方法相對傳統的雙接觸孔刻蝕停止層工藝要更簡單，成本更低，因而具有用較低的成本提升了器件電性能的顯著進步。
【專利附圖】
【附圖說明】
[0028]圖1是現有的在MOS器件上形成高應力氮化矽薄膜接觸孔刻蝕停止層的器件結構示意圖；
[0029]圖2是本發明一種選擇性張應力接觸孔刻蝕停止層的製作方法的流程圖；
[0030]圖3?圖10是本發明一實施例中根據圖2的製作方法製作接觸孔刻蝕停止層的器件結構示意圖；
[0031]圖11是本發明一實施例中多層疊層的局部結構放大示意圖。
【具體實施方式】
[0032]下面結合附圖，對本發明的【具體實施方式】作進一步的詳細說明。當然本發明並不局限於下述具體實施例，本領域內的技術人員所熟知的一般替換也涵蓋在本發明的保護範圍內。
[0033]需要說明的是，在下述的實施例中，利用圖3?圖11的示意圖對按本發明的雙接觸孔刻蝕停止層的製作方法形成的器件結構進行了詳細的表述。在詳述本發明的實施方式時，為了便於說明，各示意圖不依照一般比例繪製並進行了局部放大及省略處理，因此，應避免以此作為對本發明的限定。
[0034]請參閱圖2，圖2是本發明一種選擇性張應力接觸孔刻蝕停止層的製作方法的流程圖。同時，請對照參考圖3?圖10以及圖11，圖3?圖10是本發明一實施例中根據圖2的製作方法製作接觸孔刻蝕停止層的器件結構示意圖；圖11是本發明一實施例中作為紫外光阻擋層的氮化矽-氧化矽多層疊層的局部結構放大示意圖。圖3?圖10中示意的器件結構，分別與圖2中的各製作步驟相對應，以便於對本發明方法的理解。
[0035]如圖2所示，本發明提供了一種選擇性張應力接觸孔刻蝕停止層的製作方法，包括以下步驟:
[0036]如框I所示，步驟一:提供一 MOS器件，在所述MOS器件上沉積一層高張應力氮化矽層作為接觸孔刻蝕停止層。
[0037]請參考圖3，在已製作完成的MOS器件3上沉積一層高張應力氮化矽層4作為接觸孔刻蝕停止層。MOS器件3的製作工藝與現有工藝相同，MOS器件3具有NMOS區域9和PMOS區域8。氮化矽層4可採用等離子體增強化學氣相沉積(PECVD)方法沉積形成，反應氣體可包括SiH4 (矽烷)和NH3 (氨氣)，但不限於此。沉積厚度為300?1000A。反應過程需要利用射頻激發等離子體以維持反應的進行。作為一個實例，氮化矽層4的沉積厚度可為405.6A，此時氮化矽層4的應力大概為690.6Mpa左右。
[0038]如框2所示，步驟二:在所述高張應力氮化矽層上沉積一層ILD氧化矽層並平坦化，作為所述高張應力氮化矽層的保護層。
[0039]請參考圖4，在高張應力氮化矽層4上沉積一層ILD氧化矽層5，並採用化學機械研磨的方式進行平坦化，作為高張應力氮化矽層4的保護層。在後續的步驟中，由於需要去除ILD氧化矽層5上的紫外光阻擋層(詳見後文說明)，為了避免去除紫外光阻擋層時對高張應力氮化矽層4造成破壞，因而沉積此ILD氧化矽層5，作為高張應力氮化矽層4在去除紫外光阻擋層時的刻蝕阻擋層(針對NMOS區域)和研磨阻擋層(針對PMOS區域)，來保護下面的高張應力氮化矽層4薄膜。作為一可選的實施例，可先採用高密度等離子體(HighDensity Plasma, HDP)工藝沉積ILD氧化娃層5,也可採用高深寬比填充(High AspectRat1 Process, HARP)工藝沉積ILD氧化矽層5，並將MOS器件的溝槽區域填滿，避免出現空隙。然後，再採用PECVD (等離子體增強化學氣相沉積)工藝繼續沉積ILD氧化矽層5。最後再採用化學機械研磨(CMP)的方式對ILD氧化矽層5進行平坦化。ILD氧化矽層5的總沉積厚度可為5000?10000A。作為一個實例，可在高張應力氮化矽層4上沉積厚度為8000A的ILD氧化矽層5。
[0040]如框3所示，步驟三:在所述ILD氧化矽層上依次交替沉積氮化矽層、氧化矽層，形成由所述氮化矽層和所述氧化矽層組成的多層疊層，作為紫外光阻擋層。
[0041]請參考圖5，在已經過平坦化的ILD氧化矽層5上沉積形成一疊層6，此疊層6的作用是在後續步驟中對高張應力氮化矽層4進行紫外光固化處理時，作為PMOS區域8的紫外光阻擋層，以減弱紫外光對PMOS區域8的高張應力氮化矽層4的輻射光強(詳見後文說明)。
[0042]請參考圖11，圖5中的疊層6由依次交替沉積的氮化矽層和氧化矽層組成。最接近ILD氧化矽層5的是一層氮化矽層。作為本發明的一個優選實施例，疊層6由在ILD氧化矽層5上依次交替沉積的3層氮化矽層10-1、10-2、10-3和2層氧化矽層11_1、11_2組成多層疊層6。疊層6中的最上層優選為氮化娃層10-3。每層氮化娃層或氧化娃層的厚度為 50 ?100A。
[0043]需要說明的是，理論上，疊層6中氮化矽層和氧化矽層的交替層數越多，對紫外光的阻擋效果越大(其阻擋機理將在後文詳述)，但需要結合器件的設計要求、同時還應考慮到作為紫外光阻擋層的疊層6去除時的工藝難度來決定。因此，作為本發明的其他可選實施例，疊層可分別由2?10層的氮化矽層和氧化矽層交替沉積組成多層疊層。並且，氮化矽層和氧化矽層的層數可以相同，此時的疊層中的最上層將變為氧化矽層。反之，如果氮化矽層和氧化矽層的層數不相同，疊層6中的最上層即為氮化矽層。無論如何，疊層6的總厚度不應大於1000A，即氮化矽層和氧化矽層最多各為10層，以免過分增加疊層6去除時的工藝難度，造成成本不必要的增加。
[0044]如框4所示，步驟四:將所述MOS器件NMOS區域的所述疊層去除。
[0045]請參考圖6，採用光刻工藝，在整個MOS器件3上進行光刻膠7塗布，即在整個MOS器件3上方將NMOS區域9和PMOS區域8的疊層6進行覆蓋。並通過曝光顯影，將NMOS區域9的光刻膠7去除(圖示為NMOS區域9的光刻膠7已去除狀態)，使NMOS區域9的疊層6暴露出來，而PMOS區域8上方仍被光刻膠7所覆蓋。
[0046]請參考圖7，採用幹法刻蝕工藝，利用含氟等離子體氣體刻蝕去除NMOS區域9的疊層6 (圖示為NMOS區域9的疊層6已去除狀態)。
[0047]如框5所示，步驟五:對所述高張應力氮化矽層進行紫外光固化處理。
[0048]請參考圖8，在如圖8所示的器件狀態下，採用波長為190?380nm的紫外光，例如波長為193nm的紫外光，對高張應力氮化矽層進行紫外光固化處理(圖中向下的空心箭頭代表紫外光的照射方向)。
[0049]採用等離子體增強化學氣相沉積方法形成的氮化矽薄膜中含有大量的H(氫原子)，其結構疏鬆，以致應力達不到要求，只有約0.7Gpa。所以，還需要對薄膜進行UVcure (紫外光固化)，利用紫外光破壞薄膜中的氫鍵，使氫原子形成氫氣析出，而留下的懸掛鍵S1-與N-能形成S1-N鍵。這樣，氮化矽薄膜的空間網絡結構發生變化，從而可形成應力極限為1.7Gpa左右的氮化矽薄膜，能夠顯著提高NMOS的性能。
[0050]由於PMOS區域8在紫外光固化的過程中依然保留著由氮化矽層和氧化矽層交替組成的多層疊層6，而此多層疊層6可通過具有不同折射率的空氣、氮化矽層和氧化矽層的介質界面，對紫外光進行反射，使紫外光在通過多層疊層6、ILD氧化矽層5到達下面的高張應力氮化矽層的過程中光強逐步衰減。氮化矽層和氧化矽層交替沉積的重複次數，決定了最終到達高張應力氮化矽層的紫外光的強度。
[0051]根據光的反射原理，光在兩種折射率不同的介質的界面處會發生反射。當光束接近正入射(入射角約等於90度)時，反射率計算公式是:
[0052]R= (nl-n2)2/ (nl+n2)2
[0053]其中，R代表反射率，nl、n2分別是兩種介質的真實折射率(即相對於真空的折射率)。
[0054]以上述如圖11所示的具有3層氮化矽層10-1、10-2、10-3和2層氧化矽層11_1、11-2的疊層為例，根據已有數據，在193nm波長的紫外光下，氮化矽薄膜的折射率是2.7左右，氧化矽為1.5左右，ILD氧化矽膜為1.5左右，空氣為I。將數據代入上述反射率計算公式，可得到紫外光在各層的透過率(即1-反射率)及紫外光抵達高張應力氮化矽層4時的總透過率，如下表I所示:
[0055]
M M界m紫外光反射率(%) 紫外光透過率(1_反射宇)
1〃++?-氡化__21.11_78.89
___91.81
較化矽-氮化Iii__8.16_91.8.1
氮化氧化 ___91.8,i
氣化沾-1U 匕 fil__8JJ_91.81
氮化矽-1LD氧化矽8.16191.?
紫外汜總透過芊51.51
[0056]從上表I中數據可知，最終能透過ILD氧化矽膜的紫外光只有初始入射光的50%左右(參考表I中的紫外光總透過率51.54% )，故抵達PMOS區域8的紫外光的光強將衰減近一半。所以，在經過紫外光固化後，PMOS區域的高張應力氮化矽層4的張應力的提高程度將受到明顯影響，已不能達到1.7Gpa的極限張應力狀態。通過實驗得到的數據表明，在有紫外光阻擋層的情況下，經過紫外光固化後，高張應力氮化矽層的應力將只有0.7?
1.0Gpa左右。這種相對較低的張應力狀態明顯降低了對PMOS器件電性能的不利影響。而對於NMOS區域的高張應力氮化矽層，因由氮化矽層和氧化矽層交替組成的多層疊層已被去除，所以其紫外光固化過程不會受到影響，在紫外光固化工藝之後，該區域的高張應力氮化矽層將轉化為可以達到1.7Gpa左右極限張應力的高張應力氮化矽層4-1 (此處使用4_1標記，以與PMOS區域具有相對較低的張應力的高張應力氮化矽層4相區別)，能夠顯著提高NMOS器件中的電子遷移率。
[0057]此外，通過實驗得到的數據表明，高張應力氮化矽層上沉積的作為保護層的ILD氧化矽膜的存在，對紫外光固化的效果沒有明顯影響。我們已經知道，ILD氧化矽在190-380nm的紫外光波長下的消光係數基本為0，也就是說ILD氧化矽在該紫外光波段是「透明」的。另外，在紫外光固化工藝過程中，從氮化矽中析出的氫氣屬於小分子，能夠很容易穿透氧化矽薄膜。為了驗證氮化矽上面覆蓋的ILD氧化矽對紫外光固化工藝沒有影響，我們進行了一項實驗，先沉積一層厚度為405.6A的高張應力氮化矽，然後生長5000A的ILD氧化矽，接著再進行紫外光固化。去除表面的ILD氧化矽後，再測量氮化矽薄膜的應力，得到如下表2的數據結果:
[0058]
【權利要求】
1.一種選擇性張應力接觸孔刻蝕停止層的製作方法，其特徵在於，包括以下步驟: 步驟一:提供一MOS器件，在所述MOS器件上沉積一層高張應力氮化矽層作為接觸孔刻蝕停止層； 步驟二:在所述高張應力氮化矽層上沉積一層ILD氧化矽層並平坦化，作為所述高張應力氮化矽層的保護層； 步驟三:在所述ILD氧化矽層上依次交替沉積氮化矽層、氧化矽層，形成由所述氮化矽層和所述氧化矽層組成的多層疊層，作為紫外光阻擋層； 步驟四:將所述MOS器件NMOS區域的所述疊層去除； 步驟五:對所述高張應力氮化矽層進行紫外光固化處理； 步驟六:將所述MOS器件PMOS區域的所述疊層去除，然後，去除所述ILD氧化矽層，以在所述MOS器件上形成具有選擇性張應力的高張應力氮化矽接觸孔刻蝕停止層。
2.根據權利要求1所述的選擇性張應力接觸孔刻蝕停止層的製作方法，其特徵在於，步驟二中，先採用高密度等離子體工藝或高深寬比填充工藝沉積所述ILD氧化矽層，並將所述MOS器件的溝槽區域填滿，然後，再採用PECVD工藝繼續沉積所述ILD氧化矽層，最後，再採用化學機械研磨的方式對所述ILD氧化矽層進行平坦化。
3.根據權利要求1或2所述的選擇性張應力接觸孔刻蝕停止層的製作方法，其特徵在於，步驟二中，所述ILD氧化矽層的沉積厚度為5000?10000A。
4.根據權利要求1所述的選擇性張應力接觸孔刻蝕停止層的製作方法，其特徵在於，步驟三中，所述疊層中的所述氮化矽層或所述氧化矽層的層數為2?10層。
5.根據權利要求4所述的選擇性張應力接觸孔刻蝕停止層的製作方法，其特徵在於，步驟三中，所述疊層中的每層所述氮化矽層或所述氧化矽層的厚度為50?100A。
6.根據權利要求1、4或5所述的選擇性張應力接觸孔刻蝕停止層的製作方法，其特徵在於，步驟三中，所述疊層的總厚度不大於1000A。
7.根據權利要求1所述的選擇性張應力接觸孔刻蝕停止層的製作方法，其特徵在於，步驟四中，採用光刻工藝，用光刻膠覆蓋所述MOS器件的PMOS區域，然後，採用幹法刻蝕工藝去除所述MOS器件NMOS區域的所述疊層。
8.根據權利要求1所述的選擇性張應力接觸孔刻蝕停止層的製作方法，其特徵在於，步驟五中，採用波長為190?380nm的紫外光對所述高張應力氮化矽層進行紫外光固化處理,處理時間為100?1000秒。
9.根據權利要求1所述的選擇性張應力接觸孔刻蝕停止層的製作方法，其特徵在於，步驟六中，採用化學機械研磨的方式去除所述MOS器件PMOS區域的所述疊層。
10.根據權利要求1所述的選擇性張應力接觸孔刻蝕停止層的製作方法，其特徵在於，步驟六中，採用SiCoNi工藝去除所述ILD氧化矽層。
【文檔編號】H01L21/316GK104183550SQ201410427407
【公開日】2014年12月3日 申請日期:2014年8月27日 優先權日:2014年8月27日
【發明者】雷通 申請人:上海華力微電子有限公司