變電站綜合自動化通信系統裝置的製作方法
2023-08-05 12:05:56
專利名稱：變電站綜合自動化通信系統裝置的製作方法
技術領域：
本實用新型涉及當地監控系統或遠方調度系統和現場的保護裝置、電度表、直流屏和其他智能設置之間的數據交換的一種裝置，具體涉及變電站綜合自動化通信系統裝置。
背景技術：
通信規約對變電站綜合自動化系統安全且可靠地運行起著極其重要的作用，但由於規約種類繁多，致使眾多廠商的產品不能很好的兼容，給通信的雙方造成極大困難。為改變這種局勢，IEC逐步提出了一系列通信規約技術標準。但由於這些標準的制定周期較長， 各方面對該系列標準的理解與應用情況也存在較大差異，導致國內變電站綜合自動化系統中不同廠家或同一廠家在不同時期內對同一種通信規約的實現有所不同，從而使變電站綜合自動化系統即使接入使用同一通信規約的電力設備存在要修改程序才能實現互操作的缺陷，給現場維護帶來極大不便，同時也浪費了大量的人力、物力和財力。目前國內在通信管理機的開發上主要是採用了在一套硬體上再通過增加軟體模塊達到更新規約的功能，這樣做的缺陷是每一次修改，都要重新編譯生成新的下載代碼，這樣會對整個程序的穩定性和可靠性帶來不確定性，原來通過驗證過的程序又將面臨新的測試和現場檢驗。
發明內容本實用新型的目的是提供一種結構簡單，使用方便，通信可靠，高抗幹擾，成本低， 易於維護，減小了規約的測試時間，效率高的變電站綜合自動化通信系統裝置。為了克服現有技術的不足，本實用新型的技術方案是這樣解決的一種變電站綜合自動化通信系統裝置，該裝置包括一個CPU主控制外部電路、系統電源電路、串口通信接口電路、信號驅動電路、硬體看門狗電路、系統硬實時時鐘電路、乙太網接口電路、存儲器接口電路，本實用新型的特殊之處在於所述CPU主控制外部電路依次分別與系統電源電路、 串口通信接口電路、信號驅動電路、硬體看門狗電路、系統硬實時時鐘電路、存儲器接口電路、乙太網接口電路連接，所述系統電源電路又與串口通信接口電路連接，所述乙太網接口電路又與存儲器接口電路連接。所述存儲器接口電路包括一個2Mbyte的大容量FLASH存儲器。所述乙太網接口電路包括一個ARM晶片和一個RTL8019AS網絡驅動晶片與乙太網通信。所述系統硬實時時鐘電路包括一個ARM晶片和一個I2C總線及PCF8563實時時鐘晶片。所述硬體看門狗電路包括一個ARM晶片和一個SP706SEN餵狗晶片。所述包括一個ARM晶片和一個TLP127光電耦合晶片驅動繼電器。所述CPU為32位單片機。[0012]本實用新型與現有技術相比，具有結構簡單，使用方便，通信可靠，高抗幹擾，成本低，易於維護，減小了規約的測試時間，效率高的特點，本實用新型的技術方案一是採用32 位單片機方案，以高性價比的ARM完成通信規約解析、信號輸出等功能，不同的模塊之間採用乙太網通信，實現了數據的共享，使得單個CPU模塊簡單並具有高抗幹擾能力，同時可以對系統通信的規約進行方便的擴展。二是通過實施本發明方案，可以使變電站綜合自動化系統的通信變得更加可靠， 在不改動既有的通信系統的情況下做到通信規約的擴展，減少了人力，物力的浪費，廣泛用於電廠和各種變電站。
[0014]圖4.1為本實用新型系統結構原理示意框圖；[0015]圖4.2為電源電路結構原理示意圖；[0016]圖4.3為主CUP外部電路結構原理示意圖；[0017]圖4.4為存儲器接口電路結構原理示意圖；[0018]圖4.5為硬體看門狗電路結構原理示意圖；[0019]圖4.6為乙太網接口電路結構原理示意圖；[0020]圖4.7為系統硬實時時鐘電路結構原理示意圖[0021]圖4.8為串口通信接口電路結構原理示意圖；[0022]圖4.9為信號驅動電路結構原理示意圖。
具體實施方式
附圖為本實用新型的實施例。
以下結合附圖對發明內容作進一步說明參照圖4. 1所示，一種變電站綜合自動化通信系統裝置，該裝置包括一個CPU主控制外部電路、系統電源電路、串口通信接口電路、信號驅動電路、硬體看門狗電路、系統硬實時時鐘電路、乙太網接口電路、存儲器接口電路，所述CPU主控制外部電路依次分別與系統電源電路、串口通信接口電路、信號驅動電路、硬體看門狗電路、系統硬實時時鐘電路、存儲器接口電路、乙太網接口電路連接，所述系統電源電路又與串口通信接口電路連接，所述乙太網接口電路又與存儲器接口電路連接。所述存儲器接口電路包括一個2Mbyte的大容量FLASH存儲器。所述乙太網接口電路包括一個ARM晶片和一個RTL8019AS網絡驅動晶片與乙太網
ififn。所述系統硬實時時鐘路包括一個ARM晶片和一個I2C總線及PCF8563實時時鐘晶片。所述硬體看門狗電路包括一個ARM晶片和一個SP706SEN餵狗晶片。所述包括一個ARM晶片和一個TLP127光電耦合晶片驅動繼電器。所述CPU為32位單片機。圖4. 2所示為系統電源電路，輸入電壓是+24V，由外部的開關電源提供，Dl為輸入電源的反向保護二極體，Ll是共軛濾波器，C3和C4為濾波電容。DC/DC是電壓轉換晶片，輸入是+24V，輸出是+5V，在+5V電源的輸出腳就地放置了濾波電容C8和C9。輸出的+5V 主要給網絡晶片和下面提到的+1. 8V和+3. 3V電壓轉換晶片供電。LDOl 及 LD02 分別為 NCVl 117-1. 8、NCV1117-3. 3，分別用於將 +5V 轉換為 +1. 8V 禾口 +3. 3V電源，驅動功率IW以上，提供ARM的工作電源，其中C2和ClO為濾波電容。圖4. 3所示為主CPU即ARM部分的原理圖，ARM型號為LPC2214，外部晶體CYl 為10MHz，在內部6倍頻後工作頻率為60MHz。ARM外總線16位，數據線DO D15，地址線 Al A20，通過片選信號/CSO /CS3分別選擇RAM晶片ISL61LV25616 (12816)、FLASH晶片SST39VF1601(3201)、預留第二個乙太網晶片、乙太網驅動晶片RTL8019AS。ARM片內有 16Kbyte的RAM及256Kbyte的FLASH存儲空間，因此程序存於片內FLASH，可以通過加密手段保護軟體智慧財產權。ARM的異步串口 UARTO用於裝置與外部通信，電氣連線為TxDO、RxDO、 DE0_485，分別為數據發送、接收、收發控制等；異步串口 UARTl同樣用於與外部通信，電平連線為TxDl、RxDl，DEl_485。這兩個串口可以通過跳線選擇工作在RS485方式或RS232方式。工作在RS485方式時，控制端Dex_485才是有效地。LED3和LED4是雙色發光二極體， 分別指示串口 1和串口 2的通信狀態。JTAGl為雙20針連接器接口，用於ATM軟體調試。短接跳線J9可以下載程序到ARM內部的FLASH中。正常運行應斷開。圖4. 4所示為存儲器接口電路圖，主要是靜態RAM晶片ISL61LV25616 (12816)和 FLASH晶片SST39VF1601 (3201)，都是16位數據總線，分別為512Kword及2Mbyte存儲空間。 其中SST39VF1601具有低32Kbyte數據保護功能，由ARM輸出一根保護控制線WP#，在該信號線為低電平時不能寫入數據。跳線JlO也提供了一種同樣的功能，短接J10，FLASH的保護輸入管腳為高電平，這是可以對FLASH進行操作，當斷開JlO時，FLASH的保護輸入管腳為低電平，不能對FLASH進行操作，這樣就起到了保護數據的功能。因此在正常運行是要斷開JlO，修改FLASH的數據時短接JlO。RAM地址總線的設計既可用ISL61LV25616，也可用ISL61LV12816 ；同樣FLASH晶片既可用 SST39VF1601，也可用 SST39VF3201。圖4. 5所示為硬體看門狗電路。U2晶片SP706SEN為外部硬體電源監視晶片，具有硬體看門狗的功能。ARM需間隔200ms以內不斷地向WDI寫入邏輯1和0，即「餵狗」，否則U2晶片SP706SEN延時到後將輸出/RESETO的低電平信號，通過/RESET、/TRST1分別去復位ARM和仿真器硬體。J2為屏蔽硬體狗功能跳線塊，在ARM下載程序或其它調試時短接 J2，通過電阻R49使U2-1腳恆為高電平，使U2-8輸出硬體狗復位信號無效。該電路也能夠檢測+3. 3V電壓的狀態，如果電源電壓異常，也能夠及時產生復位信號。圖4. 6所示為乙太網驅動晶片RTL8019AS及相關部分原理圖，該晶片工作電源為 +5V,由於RTL8019AS工作電源是5V而ARM的I/O電壓是3. 3V，所以要串接470歐姆的保護電阻和ARM的16位數據總線連接，地址解碼線為Al A5、A22共計6根地址線。該晶片主頻晶體CY3為20MHz，可完成IOM乙太網數據通信，Tl型號為HR901170A，內置通信隔離變壓器，並自帶含RJ45接頭。雙色發光二極體LED6和LED7為乙太網收發數據指示燈，有大的數據流時該信號燈會長期點亮。圖4. 7所示為系統硬實時時鐘電路的原理圖，U4為PCF8563，是一款低成本的實時時鐘晶片，CY2為其工作晶體，主頻為32. 768KHZ，該晶片為保證裝置掉電後時鐘計時不停止，設計了 BTl電池部分，採用片式鋰電池，裝置失電情況下可確保連續工作10年。在裝置有電時通過D5(11N4148)使BTl自動退出工作。U4輸出中斷信號RTC_INT#方便ARM及時讀取定時信號。U4通過I2C總線和ARM進行通信，其中SCL和SDA是分別是I2C的同步信號和數據線。圖4. 8所示為串口通信接口電路原理圖。其中0PT5、0PT7和0PT8是光電耦合器件，兩側的供電電壓隔離的，他們之間沒有電氣的連接，信號通過光進行耦合，這樣可以把外部的幹擾信號隔離開來，不會對弱點系統產生幹擾。U3是MAX232E晶片，它的作用時完成 TTL電平和RS232電平的轉換，通過DZl的RXDO和T)(D0與外部的設備進行RS232通信。U6 是SP485E晶片，完成TTL和RS485電平的轉換，通過DZl的A和B與外部的設備組網進行 RS485通信。上面的兩種通信方式每次只能選擇其中之一，這個可以通過跳線塊J6、J7和J8 進行選擇。當選擇RS232通信模式是短接J6、J7和J8的1管腳和2管腳，當選擇RS485通信模式是短接J6、J7和J8的3管腳和2管腳。圖中DC/DC1是電壓轉換模塊，輸入是+5V， 輸出是隔離後的+5VG，用於給通信晶片提供電源。Cl、C6、Cll、C15和C31都是濾波電容。圖4. 9是信號驅動電路的部分原理圖。實際的輸出信號分為電笛和電鈴。ARM要驅動電鈴時，輸出信號D03為低電平，光電耦合器0PT6導通，繼電器DLA線圈得電吸合，它的常開接點閉合，驅動外部的電鈴繼電器動作，電鈴發出音響報警。電鈴音響的時間可以設置，設置的值保持在FLASH晶片中。綜上所述，印刷電路板工藝採用雙層電路板，主要晶片表貼在電路板的頂層元器件面，其它元器件表貼在電路板的底層。為了提高整個系統的可靠性，在印刷路板路的設計過程中，遵循了一些高頻電路的設計基本原則。首先要給各個子模塊提供高質量的電源，這對整個系統能夠穩定可靠的工作至關主要，為了消除低頻噪音對系統的影響，在電源進入印刷電路板的位置和靠近各器件的電源的引腳處加上幾十到幾百微法的電容，以消除電源的噪音。同時為了消除元器件工作時產生的高頻噪音，在器件的電源和地之間加上0. IuF 左右地電容，可以很好地濾出高頻噪聲的影響。其次把CPU的輸入輸出信號中相同類型的， 例如數據線、地址線的信號線成組、平行分布，同時注意它們之間的長短差異不要太大，採用這種布線方式，不但可以減少幹擾，增加系統的穩定性，還可以使布線變得簡單，印刷電路板的外觀更美觀。同時考慮到實際的運行中電磁環境比較惡劣，對輸入輸出信號產生比較大的幹擾，為了抑制這種幹擾，設計時在輸入輸出電路中增加了光電隔離器件。ARM晶片外擴了 51 ^(字的RAM和2Mbyte的FLASH存儲器，可保存事實數據，事故報文、參數配置，網頁數據等。ARM外配靜態RAM為IS61LV25616，FLASH存儲晶片為 SST39VF1601等系列晶片。其中SST39VF1601具有低32Kbyte數據保護功能，由ARM輸出一根保護控制線/WP ；SST39VF 1601存儲容量為2Mbyte，同時還設計了高位IMbyte的保護電路，可跳線選擇防寫功能，讀不受影響。系統的通信接口包括了一個乙太網接口和兩個RS485通信接口，乙太網採用成熟的驅動晶片RTL8019AS，集隔離變壓器與RJ45接口為一體的HR901170A連接器。串口通信可以通過跳線選擇是工作在RS232模式或者RS485模式。增加了系統的通用性。系統的硬實時時鐘採用的是實時時鐘晶片PCF8563，它和ARM的通信基於I2C串行總線，最高通信速率可達400KHZ，具有速度快，響應及時的特點。系統中設計了一塊鋰電池，這樣可以保證外部失電時正常計時。在實際的運行中，系統可能會遭到各種各樣的幹擾，為了保證在幹擾的環境中，系統軟體可靠運行，設計了單獨的外部看門狗電路。主要晶片為SP706SEN。正常工作時ARM 會定時餵狗，即輸出電平脈衝信號給SP706SEN，如果在規定的時間內看門狗晶片沒有收到餵狗信號，則強迫復位ARM晶片，程序自動重新運行，看門狗晶片同時還具有系統電源監視和異常復位功能。
權利要求1.一種變電站綜合自動化通信系統裝置，該裝置包括一個CPU主控制外部電路、系統電源電路、串口通信接口電路、信號驅動電路、硬體看門狗電路、系統硬實時時鐘電路、乙太網接口電路、存儲器接口電路，其特徵在於所述CPU主控制外部電路依次分別與系統電源電路、串口通信接口電路、信號驅動電路、硬體看門狗電路、系統硬實時時鐘電路、存儲器接口電路、乙太網接口電路連接，所述系統電源電路又與串口通信接口電路連接，所述乙太網接口電路又與存儲器接口電路連接。
2.根據權利要求1所述的變電站綜合自動化通信系統裝置，其特徵在於所述存儲器接口電路包括一個2Mbyte的大容量FLASH存儲器。
3.根據權利要求1所述的變電站綜合自動化通信系統裝置，其特徵在於所述乙太網接口電路包括一個ARM晶片和一個RTL8019AS網絡驅動晶片與乙太網通信。
4.根據權利要求1所述的變電站綜合自動化通信系統裝置，其特徵在於所述系統硬實時時鐘電路包括一個ARM晶片和一個I2C總線及PCF8563實時時鐘晶片。
5.根據權利要求1所述的變電站綜合自動化通信系統裝置，其特徵在於所述硬體看門狗電路連接有一個ARM晶片和一個SP706SEN餵狗晶片。
6.根據權利要求1所述的變電站綜合自動化通信系統裝置，其特徵在於所述包括一個 ARM晶片和一個TLP127光電耦合晶片驅動繼電器。
7.根據權利要求1所述的變電站綜合自動化通信系統裝置，其特徵在於所述CPU為32 位單片機。
專利摘要本實用新型公開了變電站綜合自動化通信系統裝置，裝置的CPU主控制外部電路依次分別與系統電源電路、串口通信接口電路、信號驅動電路、硬體看門狗電路、系統硬實時時鐘電路、存儲器接口電路、乙太網接口電路連接，系統電源電路又與串口通信接口電路連接，乙太網接口電路又與存儲器接口電路連接。具有結構簡單，使用方便，通信可靠，高抗幹擾，成本低，易於維護，減小了規約的測試時間，效率高的特點，不同的模塊之間採用乙太網通信，實現了數據的共享，使得單個CPU模塊簡單並具有高抗幹擾能力，同時可以對系統通信的規約進行方便的擴展。在不改動既有的通信系統的情況下做到通信規約的擴展，減少人力，物力浪費，廣泛用於電廠和各種變電站。
文檔編號H02J13/00GK202019232SQ20112015703
公開日2011年10月26日 申請日期2011年5月18日 優先權日2011年5月18日
發明者呂開顏, 王強, 田風岐 申請人:西安丙坤電氣有限公司