一種高速線性頻譜數據轉換為對數數據的方法及裝置的製作方法

2023-08-05 17:10:46

專利名稱：一種高速線性頻譜數據轉換為對數數據的方法及裝置的製作方法
技術領域：
本發明涉及頻譜分析領域，具體涉及一種高速線性頻譜數據轉換為對數數據的方法及裝置。
背景技術：
頻譜分析儀是研究電信號頻譜結構的儀器，用於信號失真度、調製度、譜純度、頻率穩定度和交調失真等信號參數的測量，也可用以測量放大器和濾波器等電路系統的某些參數，是一種多用途的電子測量儀器。頻譜分析儀一般由信號採集模塊、AD轉換模塊、FFT 處理模塊以及輸出顯示模塊等幾部分組成，其工作原理是信號採集模塊採集被測信號，本地振蕩器的輸出信號與被測信號中的各個頻率分量在混頻器內依次進行差頻變換，所產生的中頻信號通過放大，然後由AD轉換模塊變換成數位訊號後，進行FFT傅立葉分析、對數轉換並顯示在顯示屏上。頻譜分析儀的性能主要取決於FFT和對數轉換的性能，運算時間與取樣點數成對數關係，因此，在高精度、高性能的頻譜分析儀中，普遍採用數位訊號處理器(DSP)輔助處理，以提高FFT運算速度，特別是在實時頻譜分析中，需要DSP採用FPGA實時做FFT運算處理，然後對FFT結果進行對數轉換並輸出。其中，把線性頻譜數據轉換為對數數據是頻譜處理的一個重要環節，其目的是為了更好的顯示信號的對比關係。由於在對數轉換過程中數據的吞吐量很高，甚至會出現DSP無法應對的境況。因此，現有的處理方式是將對數運算分解成冪級數，在滿足運算精度的基礎上，取冪級數的前幾項，通過運算得到，如(1)式In⑴=g(χ - I)"+1 χ 6 (0,2]
^ο + ι(1)而在士0. 05dB的轉換精度下，冪級數的前六項的和基本可以滿足精度要求，因此可將(1)式簡化為
, ,(x-1) (x-1)2 (x-1)3 (x-l)4 (X-I)5lnx l--——-+ -———--———+ -———--——— xe(0,2]
2 3 4 5 6(2)要實現這樣的一個運算，目前採取兩種方法，一種是通過處理器編製程序運算，另一種是在FPGA內利用乘法器、加法器來運算。但是，上述兩種處理方法都存在一定的缺陷，將對數運算分解為冪級數運算的缺點是運算速度慢。採用FPGA的乘法器、加法器和邏輯資源構造運算單元可以達到較高的運算速度，然而，其最高處理速度受制於乘法器的運算速度，最高處理數據速度僅能達到 80MHz左右，並且構造(2)式至少需要10個乘法器，需要消耗大量的乘法器資源。

發明內容
本發明所要解決的技術問題是解決頻譜分析儀中，線性頻譜數據轉換為對數數據運算速度慢的問題。為了解決上述技術問題，本發明所採用的技術方案是提供一種頻譜分析儀中線性
3頻譜數據轉換為對數數據的方法，包括以下步驟A10、將十位二進位小數10 0000 0000 11 11 1111分別轉換為一個16位查表數據依次存儲在存儲器中，並建立十位二進位小數10 0000 0000 11 11 1111與所述16 位查表數據的一一對應關係表；轉換方法為設十位二進位小數所表示的十進位數為A，首先計算(1ηΑ/1η2) X28，然後將得到的結果取整後用16位二進位的補碼表示；A20、將經FFT轉換後的18位二進位浮點數據並劃分為高8位指數位數據和低10 位小數位數據；A30、將所述高8位指數位數據擴展為16位擴展數據，其中，所述高8位指數位數據作為所述16位擴展數據的高8位，所述16位擴展數據的低8位為全0 ；A40、通過步驟AlO建立的所述對應關係表查尋所述存儲器獲得所述低10位小數位對應的16位查表數據；A50、將所述16位擴展數據與查表獲得的所述16位查表數據相加得到18位二進位浮點數據對應的16位二進位定點數對數數據。本發明還提供了一種頻譜分析儀中線性頻譜數據轉換為對數數據的裝置，包括存儲器、接收器、緩存器、查詢器和加法器，所述存儲器中存儲有16位查表數據，所述16位查表數據分別與10位二進位小數10 0000 0000 11 11 1111 一一對應；對應關係為設十位二進位小數所表示的十進位數為A，首先計算(1ηΑ/1η2)Χ28，然後將得到的結果取整後用16位二進位的補碼表示；所述接收器接收經FFT轉換後的18位二進位浮點數據並劃分為高8位指數位數據和低10位小數位數據；所述緩存器接收從接收器獲得的所述高8位指數位數據並轉換為16位擴展數據，所述16位擴展數據的高8位為所述高8位指數位數據， 所述16位擴展數據的低8位為全0 ；所述查詢器查詢所述存儲器獲得與所述低10位小數位數據相對應的16位查表數據；所述加法器從緩存器中讀取所述16位擴展數據並與從查詢器獲得的所述16位查表數據相加得到所述18位二進位浮點數據對應的16位二進位定點數對數數據。本發明，巧妙地利用查表、位數拓展、相加計算，在FPGA上實現了在頻譜分析儀中對線性頻譜數據向對數數據的高速轉換。具體地說，因為在FPGA內，存儲器的流水線式訪問速度可以達到200MHz，16位的加法器基本可以滿足200MHz，因此，運算處理速度更快，並節省乘法器的資源。


圖1為18位二進位浮點數的表示示意圖；圖2為本發明提供的頻譜分析儀中線性頻譜數據轉換為對數數據的工作流程框圖。
具體實施例方式在頻譜分析儀中，經過FFT處理後的頻譜信號為線性18位二進位浮點數，而經過對數轉換後的頻譜信號為16位二進位定點數。設18位二進位浮點數表示的十進位數為 X，對數轉換後的16位二進位定點數表示的十進位數為Y，則二者之間的對應關係為Y = [(1ηΧ/1η2) Χ28]。本發明提供了一種高速線性頻譜數據轉換為對數數據的方法及裝置，用
4於實現上述的對數數據的快速轉換。下面結合附圖和具體實施例對本發明作出詳細的說明。本具體實施例以一個圖1所示的18位二進位浮點數00001011. 1100000000的轉換過程為例進行說明，該18位二進位浮點數00001011. 1100000000對應的十進位數據為 2nX0. 75 = 1536，轉換後的對數數據為(1η1536/1η2) X28 = 2710。本發明提供的頻譜分析儀中線性頻譜數據轉換為對數數據的方法如圖2所示，包括以下步驟A10、將用十位二進位表示的小數10 0000 0000 11 1111 1111分別均轉換為一個16位查表數據依次存儲在存儲器中，轉換方法為，設十位二進位小數對應的十進位數據為A，首先計算(1ηΑ/1η2)Χ28，然後將得到的結果取整後用16位二進位的補碼表示。以 18 位二進位浮點數 00001011. 1100000000 的小數位 11 0000 0000 為例，11 0000 0000 對應的十進位數為0. 75，根據公式計算(1ηΑ/1η2) X28= (InO. 75/ln2) X 28 = -106 . 24，取整為-106，用16位二進位補碼表示為1111 1111 1001 0110。A20、建立十位二進位表示的小數10 0000 0000 11 1111 1111與所述16位查表數據的一一對應關係表，根據該對應關係可以查詢得到18位二進位浮點數的低10位小數位數據對應的16位查表數據；A30、將經FFT轉換後的18位二進位浮點數劃分為高8位指數位數據和低10位小數位數據。A40、將所述高8位指數位數據擴展為16位擴展數據，其中，高8位指數位數據作為所述16位擴展數據的高8位，16位擴展數據的低8位為全0。針對本實施例，16位擴展數據為 0000 1011 0000 0000。A50、通過步驟A30建立的所述對應關係表查尋存儲器獲得所述低10位小數位對應的16位查表數據；A60、將16位擴展數據與查表獲得的16位查表數據相加得到用18位二進位浮點數表示的線性頻譜數據的對數數據。針對本實施例，18位二進位浮點數 00001011. 1100000000 轉換後的 16 位對數數據為 0000 1011 0000 0000+1111 1111 1001 0110 = 0000 1010 1001 0110，對應的十進位值數據為2710。下面結合具體實例驗證本發明提供的頻譜分析儀中線性頻譜數據轉換為對數數據的方法的正確性。設18位二進位浮點數的高8位的整數據為m，低10位的小數據為n，則浮點表示的十進位數據為2mXn，對其求對數得到ln(2mXn) =mXln2+lnn0因為希望輸出的結果為用16位二進位數表示的整數，因此需要將結果再乘以一個轉換係數進行轉換，轉換係數為28/ln2，即256/1η2，這樣，16位二進位表示的整數應是對(mX 256+(lrmX 256)/ 1η2)求整後的結果。以18位二進位浮點數(00001011. 1100000000)為例，其高8位指數位為 00001011，表示的整數數據m = 11，小數位為1100000000，表示的小數數據η = 0. 75，對18 位二進位浮點數求對數得:ln(2nX0. 75) = 11Χ1η2+1η(0. 75) ^ 7. 3369369，再乘以轉換係數後結果為2709. 75，化整為2710，用16位二進位表示為0000 1010 1001 0110。可見，
其結果與本發明提供的方法所得到的結果一致。本發明中，10位小數位表示的最小數據為1000000000，對應的十進位數據為0. 5，
5最大數據為1111111111，對應的十進位數據為0. 9990234375，最大誤差值為0000000001， 進行對數轉換後最大誤差值為201g(l/512) = 0. 017dB,因此，本發明中，小數位的數據取值範圍為0. 5 0. 9990234375，可實現的精度為士0. 017dB。因為在FPGA內，存儲器的流水線式訪問速度可以達到200MHz，16位的加法器基本可以滿足200MHz，因本發明提供的頻譜分析儀中線性頻譜數據轉換為對數數據的方法可以實現很高的速度。圖2中的緩存器為8位緩存器，存儲器為IOMX 16，緩存器、存儲器以及16位加法器均為FPGA內邏輯設計，FPGA採取Altera公司的的Stratix III系列EP3SE80F1152C4 器件，開發軟體採用Altera公司的Quartus II，版本號8. 0，16位加法器直接調用基本宏功能(Megafunctions)庫裡的基本宏功能。8位緩存器調用路徑C:/quartus8. 0/libraries/ megafuctions/storage/lpm_dff，設置數據位寬為8 ；存儲器調用路徑為C:/quartus8. 0/ libraries/megafuctions/storage/lpm_rom,設置輸出位寬為 16,容量為 1024 ；16 位力口法 ^iiMlHir^ C: /quartus8. 0/libraries/megafuctions/arithmetic/parallel_add, 入數量2，輸入位寬16，輸出位寬16，加法類型為符號數加法。本發明還提供了一種頻譜分析儀中線性頻譜數據轉換為對數數據的裝置，再見圖 2，包括存儲器、接收器、緩存器、查詢器和加法器，所述存儲器中存儲有16位查表數據，所述16位查表數據分別與10位二進位小數10 0000 0000 11 11 1111——對應；對應關係為設十位二進位小數所表示的十進位數為Α，首先計算(1ηΑ/1η2) X 28，然後將得到的結果取整後用16位二進位的補碼表示；所述接收器接收經FFT轉換後的18位二進位浮點數據並劃分為高8位指數位數據和低10位小數位數據；所述緩存器接收從接收器獲得的所述高8位指數位數據並轉換為16位擴展數據，所述16位擴展數據的高8位為所述高8位指數位數據，所述16位擴展數據的低8位為全0 ；所述查詢器查詢所述存儲器獲得與所述低 10位小數位數據相對應的16位查表數據；所述加法器從緩存器中讀取所述16位擴展數據並與從查詢器獲得的所述16位查表數據相加得到所述18位二進位浮點數據對應的16位二進位定點數對數數據。本發明不局限於上述最佳實施方式，任何人應該得知在本發明的啟示下作出的結構變化，凡是與本發明具有相同或相近的技術方案，均落入本發明的保護範圍之內。
權利要求
1.一種高速線性頻譜數據轉換為對數數據的方法，其特徵在於包括以下步驟A10、將十位二進位小數10 0000 0000 11 11 1111分別轉換為一個16位查表數據依次存儲在存儲器中，並建立十位二進位小數10 0000 0000 11 111111與所述16位查表數據的一一對應關係表；轉換方法為設十位二進位小數所表示的十進位數為A，首先計算(1ηΑ/1η2) X28，然後將得到的結果取整後用16位二進位的補碼表示；A20、將經FFT轉換後的18位二進位浮點數據並劃分為高8位指數位數據和低10位小數位數據；A30、將所述高8位指數位數據擴展為16位擴展數據，其中，所述高8位指數位數據作為所述16位擴展數據的高8位，所述16位擴展數據的低8位為全0 ；A40、通過步驟AlO建立的所述對應關係表查尋所述存儲器獲得所述低10位小數位對應的16位查表數據；A50、將所述16位擴展數據與查表獲得的所述16位查表數據相加得到18位二進位浮點數據對應的16位二進位定點數對數數據。
2.一種高速線性頻譜數據轉換為對數數據的裝置，其特徵在於包括存儲器，該存儲器中存儲有16位查表數據，所述16位查表數據分別與10位二進位小數10 0000 0000 11 11 1111一一對應；對應關係為設十位二進位小數所表示的十進位數為A，首先計算(1ηΑ/1η2) X 28，然後將得到的結果取整後用16位二進位的補碼表示；接收器，接收經FFT轉換後的18位二進位浮點數據並劃分為高8位指數位數據和低10 位小數位數據；緩存器，接收從接收器獲得的所述高8位指數位數據並轉換為16位擴展數據，所述16 位擴展數據的高8位為所述高8位指數位數據，所述16位擴展數據的低8位為全0 ；查詢器，查詢所述存儲器獲得與所述低10位小數位數據相對應的16位查表數據；加法器，從緩存器中讀取所述16位擴展數據並與從查詢器獲得的所述16位查表數據相加得到所述18位二進位浮點數據對應的16位二進位定點數對數數據。
全文摘要
本發明公開了一種高速線性頻譜數據轉換為對數數據的方法及裝置，該方法包括以下步驟將十位二進位小數分別轉換為一個16位查表數據存儲在存儲器中；將18位二進位浮點數據劃分為高8位指數位數據和低10位小數位數據，高8位指數位數據再擴展8位全0的低8位形成16位擴展數據；查尋存儲器獲得低10位小數位對應的16位查表數據；將16位擴展數據與16位查表數據相加得到16位二進位定點數對數數據。本發明巧妙地利用查表、位數拓展、相加計算，在FPGA上實現了線性頻譜數據向對數數據的高速轉換，運算處理速度更快，並節省乘法器的資源。
文檔編號G06F7/483GK102436365SQ201110321509
公開日2012年5月2日 申請日期2011年10月21日 優先權日2010年12月20日
發明者張志 , 張文東, 楊東營, 王峰 申請人:中國電子科技集團公司第四十一研究所