一種鎖步的處理器總線監控方法與計算的製造方法
2023-07-24 15:46:26 1
一種鎖步的處理器總線監控方法與計算的製造方法
【專利摘要】本發明涉及一種鎖步的處理器總線監控方法與計算機，用於實現計算機的實時的高概率故障檢測和隔離。本發明採用總線鎖步監控電路模塊，對兩個處理器總線周期操作事務（讀取，寫入，中斷與異常處理等）進行同步「位—位」比較。其第一處理器與第一總線鎖步監控模塊和第二總線鎖步監控模塊分別連接，第二處理器與第一總線鎖步監控模塊和第二總線鎖步監控模塊分別連接，第一總線鎖步監控模塊和第二總線鎖步監控模塊之間互相連接，第一總線橋轉換模塊實現第一總線鎖步監控模塊與PCI總線等的橋接，第二總線橋轉換模塊實現第二總線鎖步監控模塊與PCI總線等的橋接。本發明故障檢測率很高、故障檢測的實時性好、實現簡便。
【專利說明】一種鎖步的處理器總線監控方法與計算機
【技術領域】
[0001]本發明屬於計算機技術，涉及一種鎖步的處理器總線監控方法與計算機。
【背景技術】
[0002]計算機的高故障檢測率對於其在安全關鍵領域的應用具有非常重要的意義。傳統的計算機的故障檢測主要採用看門狗、閉環檢測等方法實現，故障檢測率很難到達到98%以上，計算結果比較監控可實現很高的故障檢測率，但故障檢測的實時性不高。鎖步(Lock-Step)計算機是另一種實現高完整性計算的方法，Lock-Step既能以很高的概率檢測故障又能實時地檢測故障。
【發明內容】
[0003]本發明的目的是:為解決【背景技術】中的問題，提供一種鎖步的處理器總線監控方法與計算機，能實現計算機的實時的高概率故障檢測和隔離，保證計算機數據處理的高完整性。
[0004]本發明的技術解決方案是:
[0005]一種鎖步的處理器總線監控計算機，包括處理器和總線橋轉換模塊，處理器通過總線橋轉換模塊與PCI總線連接，其特殊之處在於:所述處理器包括第一處理器和第二處理器，所述總線橋轉換模塊包括第一總線橋轉換模塊和第二總線橋轉換模塊，所述計算機還包括第一總線鎖步監控模塊和第二總線鎖步監控模塊；所述第一處理器與第一總線鎖步監控模塊和第二總線鎖步監控模塊分別連接，第二處理器與第一總線鎖步監控模塊和第二總線鎖步監控模塊分別連接，第一總線鎖步監控模塊和第二總線鎖步監控模塊之間互相連接，第一總線橋轉換模塊實現第一總線鎖步監控模塊與PCI總線等的橋接，第二總線橋轉換模塊實現第二總線鎖步監控模塊與PCI總線等的橋接，第一總線鎖步監控模塊工作模式選擇端接高電平，第二總線鎖步監控模塊工作模式選擇端接低電平。
[0006]上述總線鎖步監控模塊包括比較監控邏輯、定時器、錯誤處理邏輯、多路開關、第一緩存器和第二緩存器；第一處理器與第一緩存器和比較監控邏輯連接，第一緩存器與比較監控邏輯連接，第二處理器與第二緩存器和比較監控邏輯連接，第二緩存器與比較監控邏輯連接，比較監控邏輯具有多個輸出端，分別作為處理器、定時器、多路開關的輸入，比較監控邏輯與錯誤處理邏輯互相連接，第一緩存器的輸出作為多路開關的輸入，多路開關的輸出端與總線橋轉換模塊連接；定時器與錯誤處理邏輯連接。
[0007]上述處理器與總線鎖步監控模塊之間通過60X總線連接，總線鎖步監控模塊與總線橋轉換模塊之間也通過60X總線連接，所述總線橋轉換模塊是用於實現60X總線接口與存儲器總線接口、PCI總線接口、異步串行總線接口、離散信號接口的轉換的60X總線橋轉換模塊。
[0008]一種鎖步的處理器總線監控方法，其特殊之處在於，包括以下步驟:
[0009]I】兩個處理器執行相應指令時，觸發總線周期操作事務，每個處理器給兩個總線鎖步監控模塊均發送處理器總線請求信號；
[0010]2】若總線鎖步監控模塊檢測到某個處理器總線請求信號，則對總線信號進行存儲，並給該處理器發送等待信號，同時等待另一處理器的總線請求信號；
[0011]3】若總線鎖步監控模塊檢測到另一處理器的總線請求信號，對該總線信號進行存儲，也給另一處理器發送等待信號；若在一定時間內檢測不到另一處理器的總線請求信號，進行故障處理，撤銷等待信號，返回步驟I】。
[0012]4】總線鎖步監控模塊對兩個處理器發出的總線請求信號進行比較；若比較結果匹配，總線鎖步監控模塊將信號輸出，根據總線橋轉換模塊回饋信號，撤銷等待信號，返回步驟1】，若比較結果不匹配，進行故障處理，撤銷等待信號，返回步驟I】。
[0013]上述步驟4中故障處理具體步驟是:
[0014]總線鎖步監控模塊向兩個處理器發送中斷信號、向外部發送錯誤指示信號和故障隔離信號。
[0015]上述總線周期操作事務包括讀取、寫入、中斷與異常處理。
[0016]本發明具有的優點效果是:採用Lock-Step模塊，能實時高概率的檢測和隔離處理器故障，故障檢測率達到98%以上，保證了計算機數據處理的高完整性；將總線信號比較檢測、故障隔離與總線橋接功能分離，系統實現簡便。
【專利附圖】
【附圖說明】
[0017]圖1是Lock-Step計算機硬體構成圖；
[0018]圖2是Lock-Step模塊工作狀態與轉換圖；
[0019]圖3是Lock-St印模塊功能框圖。
【具體實施方式】
[0020]鎖步的處理器總線監控計算機組成結構:
[0021]鎖步的處理器總線監控計算機組成如附圖1所示，核心部分是2個總線鎖步監控模塊，一個以主模式工作，另一個以從模式工作，其餘部分可採用通用器件、電路實現；其餘部分主要包括以下結構:
[0022]1、處理器
[0023]處理器包括第一處理器和第二處理器，具有60X總線接口的處理器。如:P0WERPC系列處理器。
[0024]2、60X總線橋轉換模塊
[0025]總線橋轉換模塊包括第一總線橋轉換模塊和第二總線橋轉換模塊，實現60X總線接口與存儲器總線接口、PCI總線接口、異步串行總線接口、離散信號接口的轉換。
[0026]3、ROM存儲器與RAM存儲器
[0027]ROM存儲器採用快速電子擦除只讀存儲器，用於存儲程序，RAM存儲器採用SDRAM、DDRAM,用於存儲應用程式和數據。
[0028]4、時鐘模塊
[0029]提供33MHz-100MHz 時鐘信號。
[0030]5、電源轉換模塊[0031]提供總線鎖步監控模塊、處理器、60x總線橋轉換模塊等所需電源。
[0032]設計的Lock-Step模塊實現對兩個處理器所有總線周期操作事務(讀取，寫入，中斷、異常處理等)的同步、實時比較與故障檢測，其結構包括比較監控邏輯、定時器、錯誤處理邏輯、多路開關、第一緩存器和第二緩存器。
[0033]以上各部分的連接關係是:
[0034]第一處理器與第一總線鎖步監控模塊和第二總線鎖步監控模塊分別連接，第二處理器與第一總線鎖步監控模塊和第二總線鎖步監控模塊分別連接，第一總線鎖步監控模塊和第二總線鎖步監控模塊之間互相連接，第一總線橋轉換模塊實現第一總線鎖步監控模塊與PCI總線等的橋接，第二總線橋轉換模塊實現第二總線鎖步監控模塊與PCI總線等的橋接，第一總線鎖步監控模塊工作模式選擇端接高電平，第二總線鎖步監控模塊工作模式選擇端接低電平。
[0035]總線鎖步監控模塊包括比較監控邏輯、定時器、錯誤處理邏輯、多路開關、第一緩存器和第二緩存器；第一處理器與第一緩存器和比較監控邏輯連接，第一緩存器與比較監控邏輯連接，第二處理器與第二緩存器和比較監控邏輯連接，第二緩存器與比較監控邏輯連接，比較監控邏輯與錯誤處理邏輯互相連接，第一緩存器的輸出作為多路開關的輸入，多路開關的輸出端與總線橋轉換模塊連接；比較監控邏輯具有多個輸出端，分別作為處理器、定時器、多路開關的輸入，定時器與錯誤處理邏輯連接。
[0036]以上結構中處理器與總線鎖步監控模塊之間通過60X總線連接，總線鎖步監控模塊與總線橋轉換模塊之間通過60X總線連接，所述總線橋轉換模塊為60X總線橋轉換模塊；也可以採用其他類型的總線進行連接，相應的總線橋轉換模塊也要適應性的更換。
[0037]總線橋轉換模塊與總線鎖步監控模塊可以做在一個晶片中，也可以做成兩個單獨的晶片。
[0038]一種鎖步的處理器總線監控方法，包括以下步驟:
[0039]I】兩個處理器執行相應指令時，觸發總線周期操作事務，每個處理器給兩個總線鎖步監控模塊均發送處理器總線請求信號；
[0040]2】若總線鎖步監控模塊檢測到某個處理器總線請求信號，則對總線信號進行存儲，並給該處理器發送等待信號，同時等待另一處理器的總線請求信號；
[0041]3】若總線鎖步監控模塊檢測到另一處理器的總線請求信號，對該總線信號進行存儲，也給另一處理器發送等待信號；若在一定時間內檢測不到另一處理器的總線請求信號，進行故障處理，撤銷等待信號，返回步驟I】。
[0042]4】總線鎖步監控模塊對兩個處理器發出的總線請求信號進行比較；若比較結果匹配，總線鎖步監控模塊將信號輸出，根據總線橋轉換模塊回饋信號，撤銷等待信號，返回步驟1】，若比較結果不匹配，進行故障處理，撤銷等待信號，返回步驟I】。
[0043]故障處理具體步驟是:總線鎖步監控模塊向兩個處理器發送中斷信號、向外部發送錯誤指示信號和故障隔離信號。
[0044]總線周期操作事務包括讀取、寫入、中斷與異常處理。
[0045]Lock-Step模塊狀態與轉換:
[0046]Lock-Step模塊上電後、或工作中檢測到復位(Reset)信號，將自動進入初始狀態:Wait狀態。[0047]Lock-Step模塊工作狀態與轉換關係如附圖2所示:Wait狀態為初始狀態，此狀態下Lock-Step模塊等待處理器請求總線周期操作事務，當Lock-Step模塊檢測到處理器總線請求信號，將進入Statel狀態，對60X總線信號進行處理，完成後模塊進入State2狀態，等待另一處理器的總線請求信號。一旦檢測到另一處理器的總線請求信號，模塊將進入State3狀態，對相應總線周期操作事務對應的兩個60X總線上相關信號進行比較，完成後模塊進入State4狀態，對兩個60X總線信號進行處理，如果比較結果匹配，模塊返回初始Wait狀態，如果不匹配，模塊進入State5狀態，完成故障處理後也返回初始Wait狀態。
[0048]Lock-Step模塊功能框圖如附圖3所示，有多種工作狀態，實現兩個處理器總線周期操作事務同步、實時比較、故障指示功能。總線周期操作事務包括讀取，寫入，中斷與異常處理。
[0049](I)寫入操作鎖步
[0050]處理器執行寫入指令時，將觸發總線寫周期操作事務，發送信號到60X總線。Lock-Step模塊在Wait狀態實時檢測60X總線上的BR、DffBO等信號，一旦檢測到，比較監控邏輯立即給處理器發送總線保持(wait)信號，暫停處理器寫入操作，並將地址、數據等信號寫入Lock-Step模塊內部相應的緩存器中，如附圖3所示。同時等待另一處理器觸發寫總線周期操作事務，一旦檢測到，立即給另一處理器的發送總線保持(wait)信號，暫停處理器寫入操作，並將另一 60X總線地址、數據等信號寫入模塊內部另一緩存器中。之後，比較監控邏輯對兩個緩存器中的所有對應數據進行逐位比較，完成後，撤銷兩個處理器的總線保持(wait)信號，兩個處理器執行後續總線周期操作事務，實現兩個處理器的總線同步操作。如果比較結果匹配，Lock-Step模塊將主處理器(Master)的緩存信號送入60X總線橋轉換模塊，進而將數據寫入存儲器。如果不匹配，Lock-Step模塊發送中斷、錯誤指示與故障隔離信號。
[0051]Lock-Step模塊若檢測到一個處理器觸發寫總線周期操作事務，若在其內部定時器預定期限內未檢測到另一個處理器觸發寫總線周期操作事務，將撤銷此處理器的總線保持(wait)信號，並發送中斷、錯誤指示與故障隔離信號。
[0052](2)讀取操作鎖步
[0053]處理器執行讀取指令時，將觸發總線讀取周期操作事務，發送信號到60X總線。Lock-Step模塊在Wait狀態實時檢測60X總線上的BR、ACK等信號，一旦檢測到，直接將60X總線上的所有輸出信號送入60X總線橋轉換模塊，同時Lock-Step模塊將60X總線地址、控制等信號、60X總線橋轉換模塊從存儲器讀出的數據信號寫入模塊內部的緩存器中，並給處理器發送總線保持(wait)信號，暫停處理器讀取操作。此後，等待另一處理器觸發總線讀取周期操作事務，一旦檢測到，立即給另一處理器的發送總線保持(wait)信號，並將另一 60X總線地址、控制等信號寫入模塊內部的緩存器中。之後，Lock-Step模塊對兩個緩存器中緩存的地址、控制等信息進行逐位比較，完成後，將60X總線橋轉換模塊回送的數據信號同時發送給60X總線並撤銷兩個處理器的總線保持(wait)信號，兩個處理器執行後續總線周期操作事務，實現兩個處理器的總線同步操作。如果Lock-Step模塊比較結果不匹配，將發送中斷、錯誤指示與故障隔離信號。
[0054]Lock-Step模塊檢測到一個處理器觸發讀取總線周期操作事務，若在其內部定時器預定期限內未檢測到另一個處理器觸發讀取總線周期操作事務，將撤銷此處理器的總線保持(wait)信號，並發送中斷、錯誤指示與故障隔離信號。
[0055](3)中斷、異常等操作鎖步
[0056]中斷，異常等其他60X總線周期事務操作的鎖步與同步採用(I)、(2)類似的實現方法。
[0057]Lock-Step模塊故障處理
[0058]Lock-Step模塊在檢測出錯誤之後，即認為計算機已經不可靠、將發送中斷、錯誤指示與故障隔離信號。故障隔離信號用於隔離計算機，中斷信號強制處理器進入故障處理例程進行故障處理與恢復，直到兩個處理器恢復鎖步，計算機恢復正常工作，錯誤指示與故障隔離信號自動撤銷。
【權利要求】
1.一種鎖步的處理器總線監控計算機，包括處理器和總線橋轉換模塊，處理器通過總線橋轉換模塊與PCI總線連接，其特徵在於:所述處理器包括第一處理器和第二處理器，所述總線橋轉換模塊包括第一總線橋轉換模塊和第二總線橋轉換模塊，所述計算機還包括第一總線鎖步監控模塊和第二總線鎖步監控模塊；所述第一處理器與第一總線鎖步監控模塊和第二總線鎖步監控模塊分別連接，第二處理器與第一總線鎖步監控模塊和第二總線鎖步監控模塊分別連接，第一總線鎖步監控模塊和第二總線鎖步監控模塊之間互相連接，第一總線橋轉換模塊實現第一總線鎖步監控模塊與PCI總線等的橋接，第二總線橋轉換模塊實現第二總線鎖步監控模塊與PCI總線等的橋接，第一總線鎖步監控模塊工作模式選擇端接高電平，第二總線鎖步監控模塊工作模式選擇端接低電平。
2.根據權利要求1所述鎖步的處理器總線監控計算機，其特徵在於:所述總線鎖步監控模塊包括比較監控邏輯、定時器、錯誤處理邏輯、多路開關、第一緩存器和第二緩存器； 第一處理器與第一緩存器和比較監控邏輯連接，第一緩存器與比較監控邏輯連接，第二處理器與第二緩存器和比較監控邏輯連接，第二緩存器與比較監控邏輯連接，比較監控邏輯具有多個輸出端，分別作為處理器、定時器、多路開關的輸入，比較監控邏輯與錯誤處理邏輯互相連接，第一緩存器的輸出作為多路開關的輸入，多路開關的輸出端與總線橋轉換模塊連接；定時器與錯誤處理邏輯連接。
3.根據權利要求1所述鎖步的處理器總線監控計算機，其特徵在於:處理器與總線鎖步監控模塊之間通過60X總線連接，總線鎖步監控模塊與總線橋轉換模塊之間也通過60X總線連接，所述總線橋轉換模塊是用於實現60X總線接口與存儲器總線接口、PCI總線接口、異步串行總線接口、離散信號接口的轉換的60X總線橋轉換模塊。
4.一種鎖步的處理器總線監控方法，其特徵在於，包括以下步驟: 1】兩個處理器執行相應指令時，觸發總線周期操作事務，每個處理器給兩個總線鎖步監控模塊均發送處理器總線請求信號； 2】若總線鎖步監控模塊檢測到某個處理器總線請求信號，則對總線信號進行存儲，並給該處理器發送等待信號，同時等待另一處理器的總線請求信號； 3】若總線鎖步監控模塊檢測到另一處理器的總線請求信號，對該總線信號進行存儲，也給另一處理器發送等待信號；若在一定時間內檢測不到另一處理器的總線請求信號，進行故障處理，撤銷等待信號，返回步驟I】。 4】總線鎖步監控模塊對兩個處理器發出的總線請求信號進行比較；若比較結果匹配，總線鎖步監控模塊將信號輸出，根據總線橋轉換模塊回饋信號，撤銷等待信號，返回步驟I】，若比較結果不匹配，進行故障處理，撤銷等待信號，返回步驟I】。
5.根據權利要求4所述的鎖步的處理器總線監控方法，其特徵在於，步驟4中故障處理具體步驟是: 總線鎖步監控模塊向兩個處理器發送中斷信號、向外部發送錯誤指示信號和故障隔離信號。
6.根據權利要求5所述的鎖步的處理器總線監控方法，其特徵在於，所述總線周期操作事務包括讀取、寫入、中斷與異常處理。
【文檔編號】G06F11/267GK103544087SQ201310529919
【公開日】2014年1月29日 申請日期:2013年10月30日 優先權日:2013年10月30日
【發明者】張喜民, 韓強, 周嘯, 李鵬, 趙小冬, 沈華, 孫允明, 段小虎, 謝建春, 馬小博, 李亞鋒 申請人:中國航空工業集團公司第六三一研究所