基準信號產生器及其方法和系統的製作方法

2023-07-20 04:55:51

專利名稱：基準信號產生器及其方法和系統的製作方法
技術領域：
本發明涉及半導體電路，尤其涉及一種基準信號產生器及其方法和系統。
背景技術：
在模數轉換器(analog-to-digital converters，ADC)應用中，基準信號產生生器 是一個重要的部件。基準信號產生器用來產生和保持一個期望的恆定參考電壓以作為ADC 實現精確的模數轉換。在模數轉換器中，通過使用開關電容負載技術，提供一個與轉換電路 相匹配的基準電壓(或參考電壓)。由於基準電壓的產生直接涉及模數轉換計算，基準電壓產生中出現的錯誤將導 致ADC性能的降低，如信噪比(Signal-to-Noise Ratio, SNR)或等等有效位(Equivalent Number ofBits，ΕΝ0Β)。性能惡化的主要誤差來自於開關過程中不完全建立和電源噪聲。 較差的電源紋波抑制將會進一步加劇電源紋波噪聲幹擾影響。為改善基準信號產生器的電源紋波抑制比(high power supply rejectionratio, PSRR)，可以採用大退耦電容，和/或在基準信號產生器中採用片外電容 器。儘管如此，此類技術可能會帶來增加晶片面積的高成本，一些附加的晶片引腳，增加電 路複雜性，和增加片外器件。

發明內容
本發明實施例提供一種基準信號產生器及其方法和系統。本發明實施例一方面提供一種基準信號產生器用於在其第一輸出端和第二輸出 端之間產生差分基準電壓，包括第一跟隨電晶體和第二跟隨電晶體；第一跟隨電晶體包 括第一控制節點、與第一輸出端電性連接的第一跟隨節點和第一電壓源節點；第二跟隨 電晶體包括第二控制節點、與第二輸出端電性連接的第二跟隨節點和第二電壓源節點； 第一電壓降電路電性連接在電路電源節點和第二電源供應節點之間；第一電壓降電路偏置 設置，使得電路電源節點和第二電壓源節點之間的電壓大於電路電源節點和第一電壓源節 點之間的電壓；也使得電路電源節點和第二電壓源節點之間的電壓大於電路電源節點和第 一控制節點之間的電壓。本發明實施例另一方面提供一種用於產生差分基準電壓的系統，用於用於在其第 一輸出端和第二輸出端之間產生差分基準電壓，包括放大器、第一跟隨電晶體、第二跟隨 電晶體、第三跟隨電晶體、第四跟隨電晶體和偏置電路；放大器具有第一正向輸出路徑、第 二正向輸出路徑，第一反饋輸入路徑和第二反饋輸入路徑；第一跟隨電晶體包括電性連接於第一正向輸出路徑中的控制節點和電性連接於 第一反饋輸入路徑的跟隨節點；第二跟隨電晶體包括電性連接於第二正向輸出路徑中的控制節點和電性連接於 第二反饋輸入路徑的跟隨節點；第三跟隨電晶體包括電性連接於第一正向輸出路徑中的控制節點和電性連接於第一輸出端的跟隨節點；第四跟隨電晶體包括電性連接於第二正向輸出路徑中的控制節點和電性連接於 第二輸出端的跟隨節點；和偏置電路用於提供處於第一跟隨電晶體和第二跟隨電晶體電壓源節點之間的偏 置電壓；並提供處於第三跟隨電晶體和第四跟隨電晶體電壓源節點之間的相應的偏置電 壓。
本發明實施例另一方面提供一種用於產生差分基準電壓的方法，包括以下步驟從第一電晶體的第一跟隨節點和第二電晶體的第二跟隨節點之間驅動輸出差分 基準電壓；其中，該差分基準電壓用於使得來自於第一電晶體的第一跟隨節點的參考電壓 小於來自於第二電晶體的第二跟隨節點的參考電壓；提供來自於第二電晶體的電壓源節點的參考電壓電壓降；和調節該電壓降使得從參考電源到差分基準電壓輸出中傳輸的信號能量最小。本發明實施例通過上述方法和裝置，進而獲得了高PSRR值和/或在輸出參考電壓 節點上得到的寬帶低輸出阻抗，進而減少了差分基準信號產生器的誤差。


為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現 有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本 發明的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可 以根據這些附圖獲得其他的附圖。圖1為本發明實施例一種差分參考信號產生器電路圖；圖2為本發明實施例產生的差分參考信號示意圖；圖3為本發明實施例另外一種差分參考信號產生器電路圖；圖4為本發明實施例另外一種差分參考信號產生器電路圖；圖5為本發明實施例電路中的偏置電壓電路；圖6為本發明實施例電路中的柵極偏壓電路；和圖7為本發明實施例一種使用差分參考信號產生器的系統示意圖。
具體實施例方式下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完 整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基於 本發明中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他 實施例，都屬於本發明保護的範圍。本發明實施例提供的一種差分參考電壓可以由開環電路中的源跟隨電晶體 (source follower transistors)產生，該源跟隨三極體通過複製偏置電路(r印lica-bias circuit)進行偏置。該復偏置電路包括一個差分放大器和設置於反饋環路中的複製源跟 隨跟隨電晶體對。一種電壓降電路(A voltage drop circuit)被串聯電性連接在至少一 個源跟隨跟隨電晶體上。可選的，基準電壓產生器被集成與集成電路晶片內部(片內)進 而可以快速設置，並具有較高的電源紋波抑制比(high power supply rejection ratio,PSRR)。
如圖1所示，本發明實施例提供一種差分電壓電路100。該差分電壓電路100的輸 出端為VMfp和VMfn的差分輸出。差分電壓電路100包括差分放大器102、開環源跟隨晶體 管Mp、Mn,復偏電晶體Mp^ Mnr,和電壓降電路112、114。電晶體Mlff,、Mnr, Mp和Mn分別由電流 源104、106、108和110進行偏置。開環源跟隨電晶體Mp、Mn，和復偏電晶體1^
的閾值電壓由差分放大器102的輸 出電壓Vdp和Vdn驅動。復偏電晶體Mn的源極通過控制節點Vfn和Vfp反饋作用於差分 放大器102上。差分放大器102與復偏電晶體Mp,、Mm形成反饋環路，進而可以通過控制節 點Vfn和Vfp影響輸入電壓VMf。可以理解，環路反饋機制可以通過控制節點Vfn和Vfp影響 輸入電壓VMf，進而作用於差分電壓電路100的輸出Vrefp和VMfn。可選的，可以通過調節環 路中的增益、直流偏置和反饋因子，進而通過控制節點Vfn和Vfp給輸入參考電壓VMf提供成 比例的偏移量。同時，由於開環源跟隨電晶體&、Mn處於反饋環路外圍，開環源跟隨電晶體 15、1^可以瞬時響應。本發明實施例中，可選的，開環源跟隨電晶體Mp、Mn，和復偏電晶體Μ" Mnr的尺寸 (寬長比)和偏置電流相匹配。可選的，開環源跟隨電晶體Mp、Mn，的寬長比N倍於復偏晶體 管M1^Mnr的寬長比。可以理解N為大於0的整數。本發明實施例中，電壓降電路112被電性連接在電源電壓Vdd和復偏電晶體Mnr的 漏極之間；電壓降電路114被電性連接在電源電壓Vdd和開環源跟隨電晶體Mn的漏極之間。 通過電壓降電路112和114產生的偏置電壓Vadj，提高了 PSRR。本發明實施例中，選擇偏置 電壓Va(U，使得復偏電晶體Mlff的漏源電壓與復偏電晶體Mp的漏源電壓大致相等，開環源跟 隨電晶體Mp的漏源電壓與開環源跟隨電晶體Mp的漏源電壓大致相等。可選的，Vatu可以用 來確定差分電壓電路100的最大的PSRR值，也可以用來確定差分電壓電路100的其他合適 的PSRR值。如圖2所示的差分電壓原理圖，本發明實施例中，通過放大器輸入的V。m端，可以提 供共模參考電壓信號。參考電壓可以在差分電壓電路100的輸出電壓VMfp和Vrefn之間浮 動。本發明實施例中，共模電壓V。m可以設置為電源電壓Vdd的一半(Vdd/2)。可選的，根據 使用需求，共模電壓V。m可以設置為電源電壓Vdd，或者通過使用一個固定的參考電壓，例如 使用帶隙參考電壓。如圖3所示，本發明另一實施例所示的基準電壓產生器300中，參考電壓產生模塊 (VrefGen block) 302將帶隙電壓Vbg作為輸入信號，並生成單端輸出的參考電壓V,ef，該參 考電壓Vref作為最大範圍的差分電壓輸出。本發明實施例中，參考電壓產生模塊302可以 採用現有技術手段實現，比如採用梯形電阻(resistorladder)，參考電壓Vref可以通過共 模電壓V。m轉換為差分電壓。本發明實施例中，共模電壓V。m可以設置為電源電壓Vdd(Vdd)的 一半(Vdd/2)。可選的，根據使用需求，共模電壓V。m可以設置為電源電壓Vdd，或者通過使用 一個固定的參考電壓，例如使用帶隙參考電壓。本發明實施例中，通過單位增益電阻反饋反向放大器304產生參考電壓。當由源 跟隨電晶體Mlp和Mln用於減輕跨導放大器(Operational-transconductanceamplifier, 0ΤΑ) 308的高輸出阻抗進而進行單位增益電阻反饋時，放大器304內部的OTA 308用於提供 直流增益。本發明實施例中，OTA 308作為共模反饋模式，和/或共模輸出電壓控制中的全差分放大器。可選的，也可以使用非單位增益電阻反饋。進一步的，OTA 308也可以替換為 其他放大器拓撲結構，例如運算放大器等。差分電壓輸出Vrefp和Vrefn可以由輸出模塊306中的源跟隨電晶體Mlp和Mln構成 的源跟隨對輸出。源跟隨電晶體Mlp和Mln的柵偏壓鏡像於環路中的源跟隨電晶體Mlps和 Mlns的柵偏壓。本發明實施例中，輸出模塊306中的源跟隨電晶體Mlp和Mln的尺寸十倍於 環路中的源跟隨電晶體Mlps和Mlns的尺寸。可選的，輸出模塊306中的源跟隨電晶體Mlp和 Mln的尺寸也可以數倍於環路中的源跟隨電晶體Mlps和Mlns的尺寸。本發明實施例中，通過 保持環路外的輸出模塊306中的源跟 隨電晶體Mlp和Mln的調節，輸出參考電壓的帶寬可以 不由跨導放大器OTA中的射頻源跟隨反饋迴路的帶寬所限制，進而可以通過調整源跟隨晶 體管Mlp和Mln的尺寸和偏置電壓，獲得有較寬帶寬的特性和較低輸出阻抗的輸出信號。同 時，由於源跟隨電晶體Mlp和Mln的柵偏壓鏡像於環路中的源跟隨電晶體Mlps和Mlns的柵偏 壓，所得到的差分參考電壓信號水準也可以得到保持。如圖3所示，直流偏置電壓Vadj可以由源跟隨路徑中(Mln)的負極端引入，進而 NMOS (N溝道金屬-氧化物-半導體集成電路)中電晶體的Mlp和MlnMln漏源電壓Vds大致 相同。例如，本發明實施例中，Vadj Vref。可選的，Vadj可以大於或小於Vref。本發明實施例 中，漏源電壓Vds的對稱性提高了基準信號產生器300的PSRR性能。同樣的直流偏置電壓 Vref也適用於源跟隨電晶體Mlns電路中，進而提高了源跟隨電晶體對(Mlp，Mln)和(Mlps，Mlns) 的鏡像精確性。可選的，不同的直流偏置電壓可應用於源極跟隨電晶體Mlns中。如圖4所示，本發明另一實施例揭露了基準電壓產生器400。直流電壓Vadj是通過 連接在源跟隨電晶體電路中的負輸出端的電阻產生。例如連接在電晶體Mlns上的電阻R和 連接在Mln上的電阻R/10。本實施例中，可以通過公式Vref = I1XR,選擇所使用的電阻。由 M2n或M2ns構成的共源共柵級(cascode stage)串聯接入電阻和NMOS器件(Mln或Mlns)中， 以減少Mln或Mlns在漏極節點上的阻抗。本發明實施例也提供了低電壓操作模式。所有的NMOS管使用兩個源跟隨對，例 如，Mlp, Mln, Mlps, Mlns, M2p, M2n, M2ps, M2ns、都為具有較低閾值電壓的耗盡型NMOS管(native NM0S)。例如閾值電壓為0V。本實施例使用較低閾值電壓的耗盡型NMOS管時，也可以不需 要激勵電壓源。可選的，本發明實施例中，所使用的激勵電壓源可以使用其他特殊的規範。 另外NMOS管可用於其他設備所替換，例如，P溝道金屬_氧化物_半導體集成電路(PMOS) 或晶體三極體(BJT)。如圖5所示，在電晶體Mln和Mlns的漏極節點上得到的有效阻抗可以大致計算為
R 1--+——
S m」o S m其中，R為連接在電晶體上的電阻值，是電晶體的輸出阻抗，8111是電晶體的跨導 係數。進而可以通過改變共源共柵級(cascode stage)增益gmr。調節電阻R。本發明實施 例中，通過高速調節頻率，低電阻R可以減少基準信號產生器的阻抗的峰值。為保持正向輸 出路徑和負向輸出路徑的對稱，可以參考圖4，NMOS器件(M2l^PM2ps)被置於正向輸出路徑 中。本發明實施例中，NMOS器件(M2p和M2ps)的尺寸與NMOS器件(M2n和M2ns)的尺寸相同。 可選的，使用其他尺寸的NMOS器件(M2l^PM2ps)可以忽略。如圖6所示，為本發明實施例中共源共柵級M2n或/和M2ns的柵極偏置電壓Vb產生示意圖。通過選擇適當的R。s和Ios，M2n或/和M2ns的柵極偏置電壓可被設置為 _] Vb = Vw-Vref = Vdd-IosXRos其中，Vdd是電源電壓，Ros是偏置電阻，Ios是偏置電流。圖中的旁路電容C。s連接於M2n或/和M2ns柵極和地端之間，通過在高頻時，提供交流地接入，保持一個共柵極連接。R。s和Ios形成一個低通濾波器，以削弱M2n和/或M2ns的 柵極產生的電流噪聲。為保持正負輸出路徑對稱，如圖4所示，M2p和/或M2ps，的柵極匹配 設置相同的R。s和C。s。可選的，本發明實施例中，Vdd= 1.8V(伏特)，Vref = 600mV，(毫伏)I。s = 20 μ A(微 安)，and Ros = 30K Ohms (歐姆)，R = 4000hms (歐姆)，I1 = 1. 5mA(毫安)，輸出級電流 SdOXI1 = ISmAn旁路電容C。s可以設置為IOpF(皮法)以提供M2n和/或M2ns的柵極的 交流地信號。進而，基準電壓產生器可以提供200Ms/s(採樣率)的模數轉換器ADC的參考 電壓。可選的，本發明實施例不限於上述給定的特定值。如圖7所示，本發明實施例提供了一種模數轉換電路ADC系統，該系統使用差分電 壓產生器400進而提供給模數轉換電路702 —個參考信號。本發明實施例中，模數轉換電 路702可以是一個高速、高精度的模數轉換電路。可選的，本發明差分基準電壓提供電路可 以用於提供差分基準電壓給類似高速、高精度的模數轉換電路的電路使用。本發明實施例中，提供一種電路，該電路用於在第一輸出端和第二輸出端產生差 分基準電壓，該電路包括第一跟隨電晶體和第二跟隨電晶體。第一跟隨電晶體包括第一控制節點、與第一輸出端電性連接的第一跟隨節點和 第一電壓源節點；第二跟隨電晶體包括第二控制節點、與第二輸出端電性連接的第二跟隨節點和 第二電壓源節點。第一電壓降電路電性連接在電路電源節點和第二電源供應節點之間。第一電壓降電路偏置設置，進而使得電路電源節點和第二電壓源節點之間的電壓 大於電路電源節點和第一電壓源節點之間的電壓；也使得電路電源節點和第二電壓源節點 之間的電壓大於電路電源節點和第一控制節點之間的電壓。本發明實施例中，第一電壓降電路還可以包括共源共柵電晶體(也可以稱為串 聯電晶體)。可選的，第一跟隨電晶體和第二跟隨電晶體共同作用於開環電路中。第一控制 節點和第二控制節點可以被一種復偏置電路所偏置。可選的，第一電壓降電路偏置設置，進 而使得第一電壓源節點和第一跟隨節點之間的電壓與第二電壓源節點和第二跟隨節點之 間的電壓大致相同。進一步的，第一電壓降電路偏置設置，進而使得實質上減小了電路電源 到基準電壓輸出的信號能量。本發明實施例還提供一種電路，該電路包括電性連接在第一控制節點和第二控 制節點之間的驅動電路。本發明是實施例中，驅動電路包括放大器，該放大器具有第一輸 入端、第二輸入端、第一放大輸出端和第二放大輸出端。第一放大輸出端電性連接於第一控 制節點上；第二放大輸出端電性連接於第二控制節點上。可選的，該電路還包括第三跟隨 電晶體和第四跟隨電晶體。第三跟隨電晶體具有電性連接至第一放大輸出端的第三控制節 點、電性連接至第一輸入端的第三跟隨節點和第三電壓源節點。第四跟隨電晶體具有連接 至第二放大輸出端的第四控制節點、電性連接至第二輸入端的第四跟隨節點和第四電壓源節點。本發明實施例中，該電路還具有第二電壓降電路，該第二電壓降電路用於電性連 接於一個參考電壓節點和第四電壓源節點之間。進一步的，該參考節點包括前述的電路電 源節點。本發明實施例中，第一跟隨電晶體、第二跟隨電晶體、第三跟隨電晶體和第四跟隨 電晶體全部為MOS (金屬氧化物半導體)電晶體。其中，第一控制節點、第二控制節點、第三 控制節點和第四控制節點為MOS電晶體的柵極；第一跟隨節點、第二跟隨節點、第三跟隨節 點和第四跟隨節點為MOS電晶體的源極；第一電壓源節點、第二電壓源節點、第三電壓源節 點和第四電壓源節點為MOS電晶體的漏極。可選的，前述電路為集成電路。結合圖1-圖7， 可以理解，第一電壓源節點、第二電壓源節點、第三電壓源節點和第四電壓源節點可以電性 連接於電路電源節點上，以提供電流。可以理解，上述實施例中，第一電壓源節點可以為圖 1中的Mp，第二電壓源節點可以為圖1中的Mn，第三電壓源節點可以為圖1中的Μ"第四電 壓源節點可以為圖1中的Mm。
本發明實施例還提供一種用於產生參考電壓的系統和方法。包括提供一個具有第 一正向輸出路徑、第二正向輸出路徑，第一反饋輸入路徑和第二反饋輸入路徑的放大器。第 一跟隨電晶體和第三跟隨電晶體的控制節點電性連接於第一正向輸出路徑中。第二跟隨晶 體管和第四跟隨電晶體的控制節點電性連接於第二正向輸出路徑中。第一跟隨電晶體和第 二跟隨電晶體的跟隨節點分別電性連接於第一反饋輸入路徑和第二反饋輸入路徑中。第三 跟隨電晶體和第四跟隨電晶體的跟隨節點分別電性連接於參考電壓的系統的輸出端，可選 的，參考電壓的系統的輸出端分別為差分信號的第一輸出端和第二輸出端，用於產生系統 差分基準電壓。一個偏置電路用於提供處於第一跟隨電晶體和第二跟隨電晶體電壓源節點 之間的偏置電壓；並提供處於第三跟隨電晶體和第四跟隨電晶體電壓源節點之間的相應的 偏置電壓。可以理解，本實施例中的第一跟隨電晶體和第二跟隨電晶體可以對應於前面實 施例中所述的第三跟隨電晶體和第四跟隨電晶體，本實施例中的第二跟隨電晶體和第三跟 隨電晶體可以對應於前面實施例中所述的第一跟隨電晶體和第二跟隨電晶體。本實施例中 的第一跟隨電晶體和第二跟隨電晶體等「第一」 「第二」等的限定只是用於清楚區別不同的 電晶體。本發明實施例還提供一種偏置電路，包括第一共源共柵電晶體、第二共源共柵晶 體管、第三共源共柵電晶體和第四共源共柵電晶體。該第一共源共柵電晶體電性連接於第 一跟隨電路的電壓源節點上。該第二共源共柵電晶體電性連接於第二跟隨電路的電壓源節 點上。該第三共源共柵電晶體電性連接於第三跟隨電路的電壓源節點上。該第四共源共柵 電晶體電性連接於第四跟隨電路的電壓源節點上。本發明實施例中，偏置電路進一步包括 連接到第一共源共柵電晶體電壓源節點的第一電阻、連接到第三共源共柵電晶體電壓源節 點的第二電阻、第一RC(阻容)低通濾波器，和連接於第一共源共柵電晶體控制節點的電流 源。該偏置電路進一步包括連接於第二共源共柵電晶體控制節點的第二 RC(阻容)低通 濾波器、第三RC(阻容)低通濾波器、連接於第三共源共柵電晶體控制節點的電流源，和連 接於第四共源共柵電晶體控制節點的第四RC(阻容)低通濾波器。本發明實施例提供的放大器包括差分跨導放大器 OTA(differentialoperational transconductance amplifier),禾口電阻反饋網絡。該差分跨導放大器連接至第一正向輸出路徑和第二正向輸出路徑。該電阻反饋網絡電性連接至第 一反饋輸入路徑和第二反饋輸入路徑。
本發明實施例中，第一跟隨電晶體、第二跟隨電晶體、第三跟隨電晶體和第四跟隨 電晶體全部為MOS電晶體。第一共源共柵電晶體、第二共源共柵電晶體、第三共源共柵晶體 管和第四共源共柵電晶體也全部為MOS電晶體。第一跟隨電晶體、第二跟隨電晶體、第三跟 隨電晶體、第四跟隨電晶體、第一共源共柵電晶體、第二共源共柵電晶體、第三共源共柵晶 體管和第四共源共柵電晶體的控制節點為電晶體的柵極。第一跟隨電晶體、第二跟隨晶體 管、第三跟隨電晶體、第四跟隨電晶體、第一共源共柵電晶體、第二共源共柵電晶體、第三共 源共柵電晶體和第四共源共柵電晶體的跟隨節點為電晶體的源極。第一跟隨電晶體、第二 跟隨電晶體、第三跟隨電晶體、第四跟隨電晶體、第一共源共柵電晶體、第二共源共柵晶體 管、第三共源共柵電晶體和第四共源共柵電晶體的電壓源節點為電晶體的漏極。可選的， 第一跟隨電晶體、第二跟隨電晶體、第三跟隨電晶體和第四跟隨電晶體全部為耗盡性的MOS 電晶體。第一共源共柵電晶體、第二共源共柵電晶體、第三共源共柵電晶體和第四共源共柵 電晶體全部為耗盡性的MOS電晶體。本發明實施例提供一種產生差分基準電壓的的方法，包括從第一電晶體的第一 跟隨節點和第二電晶體的第二跟隨節點之間驅動輸出差分基準電壓；該差分基準電壓用於 使得來自於第一電晶體的第一跟隨節點的參考電壓小於來自於第二電晶體的第二跟隨節 點的參考電壓。該方法進一步包括提供一種來自於第二電晶體的電壓源節點提供的參考 電壓電壓降；調節該電壓降使得從參考電源到差分基準電壓輸出中傳輸的信號能量最小。本發明實施例中，第一電晶體、第二電晶體為MOS電晶體。第一跟隨節點和第二跟 隨節點為電晶體的源極，第二電晶體電壓源節點為電晶體的漏極。本發明實施例中，產生差分基準電壓的的方法還包括在第一電晶體的控制節點 和第二電晶體的控制節點之間產生一個第一差分基準電壓。可選的，該步驟進一步包括通 過放大器，驅動第一複製電晶體的控制節點和第二複製電晶體的控制節點生成第一差分基 準電壓；從第一複製電晶體和第二複製電晶體的跟隨節點中提供反饋給至少一個放大器的 輸入端；在一個開環的電路結構中驅動第一電晶體和第二電晶體。本發明實施例的有益效果包括獲得的高PSRR值和/或在輸出參考電壓節點上得 到的寬帶低輸出阻抗，進而減少了差分基準信號產生器的誤差。可以理解，通過高PSRR值， 減少了電源噪聲引起的誤差；通過寬帶低輸出阻抗輸出特性，減少了在電路轉換過程中產 生的電壓峰值毛刺，進而允許相關電路更好的適用範圍。本發明實施例的有益效果進一步包括本發明提供的基準電壓產生器根據引入固 定基準電壓電路，例如帶隙電壓產生器，進而可以輸出一個全範圍的差分基準電壓VM，並且 該基準電壓\e對工藝、電壓範圍和溫度係數不敏感。本領域普通技術人員可以理解實現上述實施例方法中的全部或部分流程，是可以 通過電腦程式來指令相關的硬體來完成，所述的程序可存儲於一計算機可讀取存儲介質 中，該程序在執行時，可包括如上述各方法的實施例的流程。其中，所述的存儲介質可為磁 碟、光碟、只讀存儲記憶體(Read-Only Memory, ROM)或隨機存儲記憶體(Random Access Memory, RAM)等。以上所述僅為本發明的幾個實施例，本領域的技術人員依據申請文件公開的可以對本發明進行各 種改動或變型而不脫離本發明的精神和範圍。
權利要求
一種基準信號產生器用於在其第一輸出端和第二輸出端之間產生差分基準電壓，其特徵在於，包括第一跟隨電晶體和第二跟隨電晶體；第一跟隨電晶體包括第一控制節點、與第一輸出端電性連接的第一跟隨節點和第一電壓源節點；第二跟隨電晶體包括第二控制節點、與第二輸出端電性連接的第二跟隨節點和第二電壓源節點；第一電壓降電路電性連接在電路電源節點和第二電源供應節點之間；第一電壓降電路偏置設置，使得電路電源節點和第二電壓源節點之間的電壓大於電路電源節點和第一電壓源節點之間的電壓；也使得電路電源節點和第二電壓源節點之間的電壓大於電路電源節點和第一控制節點之間的電壓。
2.根據權利要求1所述的基準信號產生器，其特徵在於，還包括連接至第一控制節點 和第二控制節點的驅動電路。
3.根據權利要求2所述的基準信號產生器，其特徵在於，所述驅動電路進一步包括放 大器、第三跟隨電晶體和第四跟隨電晶體；放大器，該放大器具有第一輸入端、第二輸入端、第一放大輸出端和第二放大輸出端； 其中，第一放大輸出端電性連接於第一控制節點上；第二放大輸出端電性連接於第二控制 節點上；第三跟隨電晶體具有電性連接至第一放大輸出端的第三控制節點、電性連接至第一輸 入端的第三跟隨節點和第三電壓源節點；第四跟隨電晶體具有連接至第二放大輸出端的第四控制節點、電性連接至第二輸入端 的第四跟隨節點和第四電壓源節點。
4.根據權利要求3所述的基準信號產生器，其特徵在於，所述驅動電路進一步包括連 接於一參考電源節點和第四電壓源節點的第二電壓降電路。
5.根據權利要求4所述的基準信號產生器，其特徵在於，所述參考電源節點為電路電 源節點。
6.根據權利要求3所述的基準信號產生器，其特徵在於，第一跟隨電晶體、第二跟隨 電晶體、第三跟隨電晶體和第四跟隨電晶體全部為MOS電晶體；其中，第一控制節點、第二 控制節點、第三控制節點和第四控制節點為MOS電晶體的柵極；第一跟隨節點、第二跟隨節 點、第三跟隨節點和第四跟隨節點為MOS電晶體的源極；第一電壓源節點、第二電壓源節 點、第三電壓源節點和第四電壓源節點為MOS電晶體的漏極。
7.根據權利要求1所述的基準信號產生器，其特徵在於，所述第一電壓降電路是共源 共柵電晶體。
8.根據權利要求1所述的基準信號產生器，其特徵在於，所述第一跟隨電晶體和所述 第二跟隨電晶體共同作用於開環電路中。
9.根據權利要求1所述的基準信號產生器，其特徵在於，通過一複製偏置電路對第一 控制節點和第二控制節點進行偏置。
10.根據權利要求1所述的基準信號產生器，其特徵在於，第一電壓降電路偏置設置使 得第一電壓源節點和第一跟隨節點之間的電壓與第二電壓源節點和第二跟隨節點之間的 電壓大致相同。
11.根據權利要求1所述的基準信號產生器，其特徵在於，第一電壓降電路偏置設置用 於減小電路電源到基準電壓輸出的信號能量。
12.一種用於產生差分基準電壓的系統，用於用於在其第一輸出端和第二輸出端之間 產生差分基準電壓，其特徵在於，包括放大器、第一跟隨電晶體、第二跟隨電晶體、第三跟 隨電晶體、第四跟隨電晶體和偏置電路；放大器具有第一正向輸出路徑、第二正向輸出路徑，第一反饋輸入路徑和第二反饋輸 入路徑；第一跟隨電晶體包括電性連接於第一正向輸出路徑中的控制節點和電性連接於第一 反饋輸入路徑的跟隨節點；第二跟隨電晶體包括電性連接於第二正向輸出路徑中的控制節點和電性連接於第二 反饋輸入路徑的跟隨節點；第三跟隨電晶體包括電性連接於第一正向輸出路徑中的控制節點和電性連接於第一 輸出端的跟隨節點；第四跟隨電晶體包括電性連接於第二正向輸出路徑中的控制節點和電性連接於第二 輸出端的跟隨節點；和偏置電路用於提供處於第一跟隨電晶體和第二跟隨電晶體電壓源節點之間的偏置電 壓；並提供處於第三跟隨電晶體和第四跟隨電晶體電壓源節點之間的相應的偏置電壓。
13.根據權利要求12所述的系統，其特徵在於，偏置電路還包括第一共源共柵晶體 管、第二共源共柵電晶體、第三共源共柵電晶體和第四共源共柵電晶體；第一共源共柵電晶體電性連接於第一跟隨電路的電壓源節點上； 第二共源共柵電晶體電性連接於第二跟隨電路的電壓源節點上； 第三共源共柵電晶體電性連接於第三跟隨電路的電壓源節點上； 第四共源共柵電晶體電性連接於第四跟隨電路的電壓源節點上。
14.根據權利要求13所述的系統，其特徵在於，偏置電路進一步包括連接到第一共源共柵電晶體電壓源節點的第一電阻、連接到第三共源共柵電晶體電 壓源節點的第二電阻、第一 RC低通濾波器，和連接於第一共源共柵電晶體控制節點的電流 源，連接於第二共源共柵電晶體控制節點的第二 RC低通濾波器、第三RC低通濾波器、連接 於第三共源共柵電晶體控制節點的電流源，和連接於第四共源共柵電晶體控制節點的第四 RC低通濾波器。
15.根據權利要求13所述的系統，其特徵在於，放大器進一步包括差分跨導放大器和 電阻反饋網絡；差分跨導放大器連接至第一正向輸出路徑和第二正向輸出路徑； 電阻反饋網絡電性連接至第一反饋輸入路徑和第二反饋輸入路徑。
16.根據權利要求13所述的系統，其特徵在於，第一跟隨電晶體、第二跟隨電晶體、第三跟隨電晶體和第四跟隨電晶體是MOS電晶體； 第一共源共柵電晶體、第二共源共柵電晶體、第三共源共柵電晶體和第四共源共柵晶 體管是MOS電晶體；第一跟隨電晶體、第二跟隨電晶體、第三跟隨電晶體、第四跟隨電晶體、第一共源共柵 電晶體、第二共源共柵電晶體、第三共源共柵電晶體和第四共源共柵電晶體的控制節點為電晶體的柵極；第一跟隨電晶體、第二跟隨電晶體、第三跟隨電晶體、第四跟隨電晶體、第一共源共柵 電晶體、第二共源共柵電晶體、第三共源共柵電晶體和第四共源共柵電晶體的跟隨節點為 電晶體的源極；第一跟隨電晶體、第二跟隨電晶體、第三跟隨電晶體、第四跟隨電晶體、第一共源共柵 電晶體、第二共源共柵電晶體、第三共源共柵電晶體和第四共源共柵電晶體的電壓源節點 為電晶體的漏極。
17.根據權利要求16所述的系統，其特徵在於，第一跟隨電晶體、第二跟隨電晶體、第三跟隨電晶體和第四跟隨電晶體是耗盡性的MOS 電晶體；第一共源共柵電晶體、第二共源共柵電晶體、第三共源共柵電晶體和第四共源共柵晶 體管是耗盡性的MOS電晶體。
18.一種用於產生差分基準電壓的方法，其特徵在於包括以下步驟從第一電晶體的第一跟隨節點和第二電晶體的第二跟隨節點之間驅動輸出差分基準 電壓；其中，該差分基準電壓用於使得來自於第一電晶體的第一跟隨節點的參考電壓小於 來自於第二電晶體的第二跟隨節點的參考電壓；提供來自於第二電晶體的電壓源節點的參考電壓電壓降；和調節該電壓降使得從參考電源到差分基準電壓輸出中傳輸的信號能量最小。
19.根據權利要求18所述的方法，其特徵在於，第一電晶體、第二電晶體是MOS電晶體；第一跟隨節點和第二跟隨節點為電晶體的源 極，第二電晶體電壓源節點為電晶體的漏極。
20.根據權利要求18所述的方法，其特徵在於，進一步包括以下步驟在第一電晶體的控制節點和第二電晶體的控制節點之間產生一個第一差分基準電壓； 通過放大器，驅動第一複製電晶體的控制節點和第二複製電晶體的控制節點生成第一差分 基準電壓；從第一複製電晶體和第二複製電晶體的跟隨節點中提供反饋給至少一個放大器 的輸入端；在一個開環的電路結構中驅動第一電晶體和第二電晶體。
全文摘要
一種基準信號產生器及其方法和系統，用於在基準信號產生器的第一輸出端和第二輸出端之間產生差分基準電壓，包括第一跟隨電晶體和第二跟隨電晶體；第一跟隨電晶體包括第一控制節點、第一跟隨節點和第一電壓源節點；第二跟隨電晶體包括第二控制節點、第二跟隨節點和第二電壓源節點；第一電壓降電路電性連接在電路電源節點和第二電源供應節點之間；第一電壓降電路偏置設置，使得電路電源節點和第二電壓源節點之間的電壓大於電路電源節點和第一電壓源節點之間的電壓；也使得電路電源節點和第二電壓源節點之間的電壓大於電路電源節點和第一控制節點之間的電壓，進而獲得高的PSRR值。
文檔編號G05F1/56GK101881984SQ20101016868
公開日2010年11月10日 申請日期2010年5月5日 優先權日2009年5月5日
發明者劉松, 劉銀才, 朱華, 李民盛, 楊菲琴, 熊俊, 秦祖旭, 程黃俊, 陳昌彥, 雷工 申請人:華為技術有限公司