用來進行區塊管理的方法、記憶裝置及其控制器的製作方法
2023-07-20 13:46:56 2
專利名稱：用來進行區塊管理的方法、記憶裝置及其控制器的製作方法
技術領域：
本發明涉及關於具有多通道的快閃記憶體(Flash Memory)的存取(Access)，更具體地說，涉及一種用來進行區塊管理的方法以及相關的記憶裝置及其控制器。
背景技術：
近年來由於快閃記憶體的技術不斷地發展，各種可攜式記憶裝置(例如符合SD/MMC、 CF、MS、)(D標準的記憶卡)或具備快閃記憶體的固態硬碟(Solid State Drive, SSD)被廣泛地實施於諸多應用中。因此，這些記憶裝置中的快閃記憶體的訪問控制遂成為相當熱門的議題。
以常用的NAND型快閃記憶體而言，其主要可區分為單階細胞(Single LevelCell, SLC) 與多階細胞(Multiple Level Cell,MLC)兩大類的快閃記憶體。單階細胞快閃記憶體中的每個被當作記憶單元的電晶體只有兩種電荷值，分別用來表示邏輯值0與邏輯值1。另外，多階細胞快閃記憶體中的每個被當作記憶單元的電晶體的儲存能力則被充分利用，採用較高的電壓來驅動，以透過不同級別的電壓在一個電晶體中記錄兩組(或以上)位信息(00、01、11、10)；理論上， 多階細胞快閃記憶體的記錄密度可以達到單階細胞快閃記憶體的記錄密度的兩倍，這對於曾經在發展過程中遇到瓶頸的NAND型快閃記憶體的相關產業而言，是非常好的消息。
相較於單階細胞快閃記憶體，由於多階細胞快閃記憶體的價格較便宜，並且在有限的空間裡可提供較大的容量，故多階細胞快閃記憶體很快地成為市面上的可攜式記憶裝置競相採用的主流。 然而，多階細胞快閃記憶體的不穩定性所導致的問題也一一浮現。為了確保記憶裝置對快閃記憶體的訪問控制能符合相關規範，快閃記憶體的控制器通常備有某些管理機制以妥善地管理數據的存取。
依據相關技術，有了這些管理機制的記憶裝置還是有不足之處。例如相關技術的管理機制無法保證在具有多通道的快閃記憶體中的各個信道的信道帶寬；又例如相關技術在進行隨機寫入之後的循序讀取的效能甚差。因此，需要一種新穎的方法來進行區塊管理，以增進快閃記憶體的存取效能。發明內容
本發明要解決的技術問題在於，針對現有技術的上述在具有多通道的細胞快閃記憶體中的各個信道的信道帶寬易導致隨機寫入之後的循序讀取的效能甚差的缺陷，提供一種用來進行區塊管理的方法以及相關的記憶裝置及其控制器，以解決上述問題。
本發明的另一目的在於提供一種用來進行區塊管理的方法以及相關的記憶裝置及其控制器，以增進快閃記憶體(Flash Memory)的存取效能。
本發明解決其技術問題所採用的技術方案之一是構造一種用來進行區塊管理的方法，該方法應用於具有多通道(Channel)的快閃記憶體的控制器，該快閃記憶體包含分別對應於該些通道的多個區塊，該方法包含有取得多個地址對信道(Address-to-Charmel)映像關係中的至少一部分，以供寫入運作之用；以及依據該多個地址對信道映像關係中的至少一地址對信道映像關係，在頁模式(Page Mode)中將至少一頁的數據透過至少一信道寫入該快閃記憶體。
上述本發明所述的方法，其中該些地址對信道映像關係為邏輯區段地址對信道映像關係。
上述本發明所述的方法，其中該多個地址對信道映像關係代表多個邏輯區段地址分別對應於該些通道的映像關係。
上述本發明所述的方法，其中取得該多個地址對信道映像關係中的該至少一部分以供寫入運作之用的步驟另包含
將一特定邏輯區段地址向右位平移一預定數量的位，以產生一平移結果；以及
計算將該平移結果除以一預定除數的餘數，作為一信道的索引。
上述本發明所述的方法，其中取得該多個地址對信道映像關係中的該至少一部分以供寫入運作之用的步驟另包含
依據一預定規則進行計算，以取得該些地址對信道映像關係中的該至少一部分。
上述本發明所述的方法，其中取得該多個地址對信道映像關係中的該至少一部分以供寫入運作之用的步驟另包含
自一儲存器讀取該些地址對信道映像關係中的該至少一部分中的至少一地址對信道映像關係。
上述本發明所述的方法，其中依據該多個地址對信道映像關係中的該至少一地址對信道映像關係在該頁模式中將該至少一頁的數據透過該至少一信道寫入該快閃記憶體的步驟另包含
在該至少一信道未包含該些信道中的全部的信道的狀況下，不針對該些信道中的其它信道當中的相對應邏輯頁重寫舊數據。
本發明解決其技術問題所採用的技術方案之二是構造上述方法的同時，也對應地構造一種記憶裝置，其包含有具有多通道的一快閃記憶體，該快閃記憶體包含分別對應於該些通道的多個區塊；以及一控制器，用來存取(Aceess)該快閃記憶體以及管理該多個區塊。另外，該控制器取得多個地址對信道映像關係中的至少一部分，以供寫入運作之用。此外，該控制器依據該多個地址對信道映像關係中的至少一地址對信道映像關係，在頁模式中將至少一頁的數據透過至少一信道寫入該快閃記憶體。
上述本發明所述的記憶裝置，其中該些地址對信道映像關係為邏輯區段地址對信道映像關係。
上述本發明所述的記憶裝置，其中該多個地址對信道映像關係代表多個邏輯區段地址分別對應於該些通道的映像關係。
上述本發明所述的記憶裝置，其中該控制器將一特定邏輯區段地址向右位平移一預定數量的位，以產生一平移結果；以及該控制器計算將該平移結果除以一預定除數的餘數，作為一信道的索引。
上述本發明所述的記憶裝置，其中該控制器依據一預定規則進行計算，以取得該些地址對信道映像關係中的該至少一部分。
上述本發明所述的記憶裝置，其中該控制器自一儲存器讀取該些地址對信道映像關係中的該至少一部分中的至少一地址對信道映像關係。
上述本發明所述的記憶裝置，其中在該至少一信道未包含該些信道中的全部的信道的狀況下，該控制器不針對該些信道中的其它信道當中的相對應邏輯頁重寫舊數據。
本發明解決其技術問題所採用的技術方案之三是構造上述方法的同時，也對應地構造一種記憶裝置的控制器，該控制器用來存取具有多通道的一快閃記憶體，該快閃記憶體包含分別對應於該些通道的多個區塊，該控制器包含有一隻讀存儲器(Read Only Memory，ROM)，用來儲存一程序代碼；以及一微處理器，用來執行該程序代碼以控制對該快閃記憶體的存取以及管理該多個區塊。另外，透過該微處理器執行該程序代碼的該控制器取得多個地址對信道映像關係中的至少一部分，以供寫入運作之用。此外，透過該微處理器執行該程序代碼的該控制器依據該多個地址對信道映像關係中的至少一地址對信道映像關係，在頁模式中將至少一頁的數據透過至少一信道寫入該快閃記憶體。
上述本發明所述的控制器，其中該些地址對信道映像關係為邏輯區段地址對信道映像關係。
上述本發明所述的控制器，其中該多個地址對信道映像關係代表多個邏輯區段地址分別對應於該些通道的映像關係。
上述本發明所述的控制器，其中該控制器將一特定邏輯區段地址向右位平移一預定數量的位，以產生一平移結果；以及該控制器計算將該平移結果除以一預定除數的餘數， 作為一信道的索引。
上述本發明所述的控制器，其中該控制器依據一預定規則進行計算，以取得該些地址對信道映像關係中的該至少一部分。
上述本發明所述的控制器，其中該控制器自一儲存器讀取該些地址對信道映像關係中的該至少一部分中的至少一地址對信道映像關係。
上述本發明所述的控制器，其中在該至少一信道未包含該些信道中的全部的信道的狀況下，該控制器不針對該些信道中的其它信道當中的相對應邏輯頁重寫舊數據。
實施本發明的技術方案，具有以下有益效果依據本發明所實現的管理可提升具有多通道的快閃記憶體的整體的通道帶寬。
另外，本發明不會有過度使用某一通道的問題，相較於相關技術，本發明在不大幅地增加晶片面積及相關成本的狀況下就能達到兼顧運作效能與系統資源使用控管的目標。
下面將結合附圖及實施例對本發明作進一步說明，附圖中
圖IA為依據本發明一第一實施例的一種記憶裝置的示意圖IB為圖IA所示的記憶裝置在一實施例中各信道上的快閃記憶體晶片的記憶區段分布；
圖IC為圖IA所示的記憶裝置在一實施例中的邏輯地址與信道的映像關係；
圖2為依據本發明一實施例的一種用來進行區塊管理的方法的流程圖3A至圖;3B為圖2所示的方法在一實施例中的實施細節；
圖4A至圖4B為圖2所示的方法在另一實施例中的實施細節；
圖5A至圖5B為圖2所示的方法在另一實施例中的實施細節。
主要組件符號說明
權利要求
1.一種用來進行區塊管理的方法，該方法應用於具有多通道的快閃記憶體的控制器，該快閃記憶體包含分別對應於該些通道的多個區塊，其特徵在於，該方法包含有取得多個地址對信道映像關係中的至少一部分，以供寫入運作之用；以及依據該多個地址對信道映像關係中的至少一地址對信道映像關係，在頁模式中將至少一頁的數據透過至少一信道寫入該快閃記憶體。
2.根據權利要求1所述的方法，其特徵在於，其中該些地址對信道映像關係為邏輯區段地址對信道映像關係。
3.根據權利要求2所述的方法，其特徵在於，其中該多個地址對信道映像關係代表多個邏輯區段地址分別對應於該些通道的映像關係。
4.根據權利要求2所述的方法，其特徵在於，其中取得該多個地址對信道映像關係中的該至少一部分以供寫入運作之用的步驟另包含將一特定邏輯區段地址向右位平移一預定數量的位，以產生一平移結果；以及計算將該平移結果除以一預定除數的餘數，作為一信道的索引。
5.根據權利要求1所述的方法，其特徵在於，其中取得該多個地址對信道映像關係中的該至少一部分以供寫入運作之用的步驟另包含依據一預定規則進行計算，以取得該些地址對信道映像關係中的該至少一部分。
6.根據權利要求1所述的方法，其特徵在於，其中取得該多個地址對信道映像關係中的該至少一部分以供寫入運作之用的步驟另包含自一儲存器讀取該些地址對信道映像關係中的該至少一部分中的至少一地址對信道映像關係。
7.根據權利要求1所述的方法，其特徵在於，其中依據該多個地址對信道映像關係中的該至少一地址對信道映像關係在該頁模式中將該至少一頁的數據透過該至少一信道寫入該快閃記憶體的步驟另包含在該至少一信道未包含該些信道中的全部的信道的狀況下，不針對該些信道中的其它信道當中的相對應邏輯頁重寫舊數據。
8.—種記憶裝置，其特徵在於，其包含有具有多通道的一快閃記憶體，該快閃記憶體包含分別對應於該些通道的多個區塊；以及一控制器，用來存取該快閃記憶體以及管理該多個區塊，其中該控制器取得多個地址對信道映像關係中的至少一部分，以供寫入運作之用；其中該控制器依據該多個地址對信道映像關係中的至少一地址對信道映像關係，在頁模式中將至少一頁的數據透過至少一信道寫入該快閃記憶體。
9.根據權利要求8所述的記憶裝置，其特徵在於，其中該些地址對信道映像關係為邏輯區段地址對信道映像關係。
10.根據權利要求9所述的記憶裝置，其特徵在於，其中該多個地址對信道映像關係代表多個邏輯區段地址分別對應於該些通道的映像關係。
11.根據權利要求9所述的記憶裝置，其特徵在於，其中該控制器將一特定邏輯區段地址向右位平移一預定數量的位，以產生一平移結果；以及該控制器計算將該平移結果除以一預定除數的餘數，作為一信道的索引。
12.根據權利要求8所述的記憶裝置，其特徵在於，其中該控制器依據一預定規則進行計算，以取得該些地址對信道映像關係中的該至少一部分。
13.根據權利要求8所述的記憶裝置，其特徵在於，其中該控制器自一儲存器讀取該些地址對信道映像關係中的該至少一部分中的至少一地址對信道映像關係。
14.根據權利要求8所述的記憶裝置，其特徵在於，其中在該至少一信道未包含該些信道中的全部的信道的狀況下，該控制器不針對該些信道中的其它信道當中的相對應邏輯頁重寫舊數據。
15.一種記憶裝置的控制器，該控制器系用來存取具有多通道的一快閃記憶體，該快閃記憶體包含分別對應於該些通道的多個區塊，其特徵在於，該控制器包含有一隻讀存儲器用來儲存一程序代碼；以及一微處理器，用來執行該程序代碼以控制對該快閃記憶體的存取以及管理該多個區塊，其中透過該微處理器執行該程序代碼的該控制器取得多個地址對信道映像關係中的至少一部分，以供寫入運作之用；其中透過該微處理器執行該程序代碼的該控制器依據該多個地址對信道映像關係中的至少一地址對信道映像關係，在頁模式中將至少一頁的數據透過至少一信道寫入該快閃記憶體。
16.根據權利要求15所述的控制器，其特徵在於，其中該些地址對信道映像關係為邏輯區段地址對信道映像關係。
17.根據權利要求16所述的控制器，其特徵在於，其中該多個地址對信道映像關係代表多個邏輯區段地址分別對應於該些通道的映像關係。
18.根據權利要求16所述的控制器，其特徵在於，其中該控制器將一特定邏輯區段地址向右位平移一預定數量的位，以產生一平移結果；以及該控制器計算將該平移結果除以一預定除數的餘數，作為一信道的索引。
19.根據權利要求15所述的控制器，其特徵在於，其中該控制器依據一預定規則進行計算，以取得該些地址對信道映像關係中的該至少一部分。
20.根據權利要求15所述的控制器，其特徵在於，其中該控制器自一儲存器讀取該些地址對信道映像關係中的該至少一部分中的至少一地址對信道映像關係。
21.根據權利要求15所述的控制器，其特徵在於，其中在該至少一信道未包含該些信道中的全部的信道的狀況下，該控制器不針對該些信道中的其它信道當中的相對應邏輯頁重寫舊數據。
全文摘要
本發明涉及一種用來進行區塊管理的方法，該方法應用於具有多通道的快閃記憶體的控制器，該快閃記憶體包含分別對應於該些通道的多個區塊，該方法包含有取得多個地址對信道映像關係中的至少一部分，以供寫入運作之用；以及依據該多個地址對信道映像關係中的至少一地址對信道映像關係，在頁模式中將至少一頁的數據透過至少一信道寫入該快閃記憶體。本發明另提供相關之記憶裝置及其控制器。依據本發明所實現的管理可提升具有多通道的快閃記憶體的整體的通道帶寬；另外，本發明不會有過度使用某一通道的問題，相較於相關技術，本發明在不大幅地增加晶片面積及相關成本的狀況下就能達到兼顧運作效能與系統資源使用控管的目標。
文檔編號G06F12/06GK102479157SQ201010557139
公開日2012年5月30日 申請日期2010年11月22日 優先權日2010年11月22日
發明者周柏升, 張敬勤, 沈揚智 申請人:慧榮科技股份有限公司