具有帶雙寄存器的頁緩存器的存儲器設備及其使用方法

2023-07-20 13:50:36

專利名稱：具有帶雙寄存器的頁緩存器的存儲器設備及其使用方法
技術領域：
本發明涉及半導體存儲器設備領域，更明確指具有帶雙寄存器的頁(page)緩存器電路的閃速存儲器設備。
背景技術：
半導體存儲器設備最近的趨勢是高度集成、大容量和支持系統高速運行。這些趨勢同樣針對易失性存儲器(例如，動態隨機訪問存儲器(DRAM)和靜態隨機訪問存儲器(SRAM))和非易失性存儲器(例如，閃速存儲器)。
閃速存儲器通常分為或非(NOR)類型閃速存儲器以及與非(NAND)類型閃速存儲器。NOR類型閃速存儲器用於須高速無序閱讀少量信息的應用，而NAND類型閃速存儲器用於須順序閱讀信息的應用。
閃速存儲器設備用存儲元(cell)存儲數據。存儲元包括元電晶體。每個元電晶體有一個控制極和一個浮動門(floating gate)。由於閃速存儲器設備通過絕緣薄膜使用隧道效應(tunneling)存儲信息，需要花費一些時間來存儲信息。
為了在短時間內存儲大量信息，NAND類型閃速存儲器使用亦被稱作頁緩存器電路的寄存器。大量的數據從外部提供，快速存儲在存儲區。它們首先存儲在寄存器，並從那裡存儲到存儲元中。
在傳統NAND類型閃速存儲器情況下，一頁數據的大小不超過512位元組。如果假定NAND類型閃速存儲器的程序時間(或信息存儲時間)是大約200到500微秒，一個字節的數據在100納秒時間段內從外部裝載到頁緩存器電路，裝載512位元組信息到頁緩存器電路花費大約50微秒。
圖1顯示了現有技術的一個特定例子。圖1的直接文檔是來自美國專利號5,831,900(那個文檔的圖7)。對現在的討論已增加了附加標記。
圖1的設備顯示在頁緩存器20-i被周圍電路復位後，數據從數據線IO裝載到鎖存器30。裝載到鎖存器的數據通過電晶體Q4被編程到存儲元2-1、2-2、2-3(通常通過接收一個適合的編程命令信號)。此編程過程通常用於編程NAND閃速存儲器。
然而此過程有限制。在此編程操作中，如果要將數據裝載到鎖存器30中，它將不得不進行等待，直到先裝載的數據在前面的程序循環中完成編程。如上所述，向鎖存器30的數據裝載以字節為單位進行(例如，8比特)。所以，將數據加載到2048位元組大的一頁將花費很長時間。這是因為鎖存器30繼續存儲數據直到寄存器信息被存儲到合適的相應存儲元中。
現有技術的另一個問題是向後複製(copy back)問題。有時，需要從第一頁向第二頁數據執行複製操作。如果希望在第一頁存儲元的數據通過電晶體Q7被鎖存到鎖存器30後執行複製操作，那麼，鎖存的數據通過電晶體Q4被編程到第二頁。在這種情況下，複製到第二頁的編程數據因為鎖存電路被翻轉。換句話說，1變成0，0變成1。此問題在現有技術中通過向存儲元陣列提供標記元並依據數據是否被翻轉更新它們的值來解決。
圖2顯示了現有技術中這個問題的一個特別例子。本文件的圖2是來自美國專利第5,996,041號(那個文檔的圖8和圖9)。對現在的討論已增加了附加標記。
圖2中顯示了向後複製功能。存儲元陣列內的第一頁數據被裝載到一個頁緩存器。然後，數據被複製到陣列中的另一處，但以相反的形式。右邊的比特是標記元，指明數據是相反的形式。
現有技術對存儲器設備可變為多大是受限的。例如，如果假定頁緩存器電路可臨時存儲2048位元組信息，當1位元組信息被裝載到頁緩存器電路要100納秒時，裝載2048位元組信息要花費大約200微秒。因此，裝載時間基本與200到500微秒的信息存儲時間(或編程時間)相似。因此，裝載時間極大地影響了NAND類型閃速存儲器的信息存儲特性。
隨著NAND類型閃速存儲器的集成度增加，與傳統的閃速存儲器相比，須處理越來越大量的數據。且須在不有損信息存儲特性的情況下處理。

發明內容
本發明克服了現有技術的這些問題和限制。
通常，本發明提供了含有存儲元陣列來存儲數據的存儲器設備以及一個Y門(Y-gating)電路來選通存儲於一組存儲元中的數據。一個頁緩存器連接在存儲元陣列與Y門電路之間。
頁緩存器包括相應於組中每一存儲元的雙寄存器。此雙寄存器包括第一寄存器以及關聯的第二寄存器。第一和第二寄存器被用於彼此、與存儲元陣列的元、以及Y門電路交換數據，與現有技術相比，本發明充分允許更快的數據存儲以及更有利的向後複製。因此依據本發明的存儲器性能有所提高。


本發明通過如下參照附圖進行的詳細描述，可變得更清晰，其中圖1是現有技術中含有頁緩存器的存儲器電路的示意圖。
圖2表示現有技術中向後複製操作，並且因為翻轉了數據需要標記比特。
圖3是依據本發明實施例製造的半導體存儲器設備的方框圖。
圖4是圖3的存儲器的陣列方案的示意圖。
圖5是圖3的設備的頁寄存器以及Y門電路的詳細電路圖。
圖6是說明了依據本發明實施例的編程方法的流程圖。
圖7是完成圖6的方法的信號命令的時序圖。
圖8描述了當應用圖7的信號命令時圖5的電路中數據的流動。
圖9是用於在圖3的設備執行讀取方法的信號命令的時序圖。
圖10描述了當應用圖9的信號命令時圖5的電路中數據的流動。
圖11是說明依據本發明實施例的向後複製方法的流程圖。
圖12是為了在圖3的設備中執行依據本發明實施例的向後複製方法的信號命令的時序圖。
圖13描述了按照圖12的第一部分信號命令，數據被從存儲元傳輸到頁緩存器中。
圖14描述了按照圖12的第二部分信號命令，數據被從頁緩存器傳輸到存儲元中。
圖15是說明依據本發明實施例的刪除方法的流程圖。
圖16是用於在圖3的設備中執行刪除方法的信號命令的時序圖。
圖17描述了當應用圖16的信號命令時圖5的電路中數據的流動。
圖18描述了對兩種替換的存儲器設備設計採用多大存儲量。
圖19是一個表，說明了對存儲器設備的各種設計選擇，包括圖18中的兩個。
圖20是說明1塊排列的方框圖。
圖21是一個時間順序圖，說明了依據本發明，數據如何被裝載以實現更高的容量。
具體實施例方式
如上所述，本發明提供了半導體存儲器設備及其使用方法。在此詳細描述本發明。
參照圖3，描述了依據本發明製造的存儲器設備100。存儲器設備100可為與非閃速存儲器。存儲器設備100有存儲元陣列110來存儲數據、頁寄存器和檢測放大器(sense amplifier，S/A)塊120、以及用於選通存儲在一組存儲元中的數據的Y門電路130。頁寄存器和S/A塊120連接在存儲元陣列110以及Y門電路130之間。
頁寄存器和S/A塊120包括頁緩存器122。頁緩存器包括依據本發明的雙寄存器，將在以下更詳細描述。
設備100還包括附加部分，像X-緩存鎖存器和解碼器，Y-緩存鎖存器和解碼器，命令寄存器，控制邏輯和高壓發生器，以及全局緩存器。它們如顯示地那樣，如在以下將被理解地那樣交換數據、地址以及命令信號。
現在參照圖4，舉例顯示了存儲元的陣列110的排列狀況。顯示許多交替用BLe、Blo標註的比特線(bit lines)。「e」對應「偶數」，「o」對應「奇數」。每條比特線連接多個存儲元(M1，M2，…，Mm)。
一組存儲元(例如M1)被單獨一條字線(word line)(例如WL1)控制。在那個組中的元本文中稱作一頁單元。
現在參考圖5，更詳細描述頁寄存器和S/A塊120以及Y門電路130。
Y門電路130位於頁寄存器和S/A塊120與數據線131之間。數據線131用於比特D0-D7。
Y門電路130由兩個NMOS電晶體132和133組成。電晶體132和133被信號YA和YB控制。信號YA和YB從源自列地址的信息提取。
頁寄存器和S/A塊120包括含有包括檢測節點E的檢測線125的單獨頁緩存器122。一條或多條比特線可在節點E被連接到頁緩存器122。在圖5的例子中，兩條比特線Ble和Blo被連接到節點E。
電晶體141具有源極，接相應的比特線Ble；漏極，接提供信號VIRPWR的節點；和柵極，接收門控制信號VBLe。
電晶體142具有源極，接相應的比特線Blo；漏極，接提供信號VIRPWR的節點；和柵極，接收門控制信號VBLo。
提供信號VIRPWR的節點由第一或第二供應電壓中任何一個充電。因此，電晶體141和142響應於門控制信號VBLe和VBLo，向比特線Ble和Blo應用第一或第二供應電壓。
另外，NMOS電晶體143響應於BLSHFe信號連接比特線Ble到節點E。另外的NMOS電晶體144響應於BLSHFo信號連接比特線Blo到節點E。
頁緩存器122因此通過檢測線125的節點E與比特線Ble、Blo相連。PMOS電晶體148在讀取操作中通過檢測線125向比特線Ble、Blo提供電流。PMOS電晶體148連接在電源電壓與檢測線之間，依據控制信號PLOAD通或斷。
重要地，頁緩存器122有兩個寄存器150、170。現有技術只提供一個這樣的寄存器，都接到檢測線125。
第二寄存器150也被稱作主寄存器150。主寄存器150包括兩個NMOS電晶體151、152，兩個反相器153、154以及一個PMOS電晶體155。數據存儲於由反相器153、154組成的主鎖存器156中。PMOS電晶體155組成了對主鎖存器156的預充電電路。
第一寄存器170也被稱作輔助寄存器170。輔助寄存器170包括兩個NMOS電晶體171、172，兩個反相器173、174以及一個PMOS電晶體175。數據存儲於由反相器173、174組成的主鎖存器176中。PMOS電晶體175組成了對主鎖存器176的預充電電路。
本發明的頁緩存器122的雙寄存器(由兩個寄存器150、170製成)提供了許多優點。比現有技術更好地執行了功能，證實增加了頁緩存器電路的大小。
提供另外的結構來促進和控制兩個頁緩存器150、170，存儲元陣列110以及Y門電路130之間的數據交換。
接通控制信號PDUMP控制的NMOS電晶體181，以在主寄存器150和輔助寄存器170間傳輸數據。另外，它被斷開將輔助寄存器170與主寄存器150電隔離。這個傳輸通過檢測線125方便地執行。NMOS電晶體181也被稱作隔離開關。
NMOS電晶體182、183用於在輔助寄存器170中存儲信息。這分別相應於外部輸入信號DI和nDI執行。
NMOS電晶體184連接主寄存器150到比特線Ble、Blo中選擇的一條，或中斷與比特線Ble、Blo中選擇的一條的主寄存器150的連接。這在當要被編程的信息從主寄存器150傳輸到選擇的一條比特線時執行。
NMOS電晶體185被控制信號PBDO控制。電晶體185在選擇的時間段內，通過選擇的一條比特線向頁緩存器122外部輸出讀出的信息。
電晶體186用於檢查程序狀態，在主寄存器150的節點B提供程序通過/失敗信息。
現在描述本發明的方法。
現在參考圖6、圖7、圖8以及圖4，描述依據本發明的編程方法。編程是數據從設備外部輸入到設備的存儲器元的過程。
在圖6中用流程圖600說明依據本發明實施例的編程方法。流程圖600的方法同樣可被圖3的電路100實現。
依據方框610，第一外部數據通過如電路130的Y門電路。第一外部數據通過送往頁緩存器，如頁緩存器122。數據可為單個數據或許多數據。甚至可以是一整頁數據。
依據下一個方框620，通過方框610的第一外部數據存儲於頁緩存器的第一寄存器。第一寄存器可為輔助寄存器170。
依據下一個可選方框630，開關被啟動以連接第一寄存器和第二寄存器。第二寄存器可為主寄存器150。開關可為被信號PDUMP控制的NMOS電晶體181。
依據下一個方框640，存儲於第一寄存器的數據被存儲於第二寄存器。
依據下一個可選方框650，開關被啟動以隔離第一寄存器和第二寄存器。
依據下一個方框660，存儲於第二寄存器的數據被存儲於存儲元陣列的元中，這也稱作編程。同時，第一寄存器接收第二外部數據並存儲其中。因此，可執行信息存儲操作而不增加信息裝載時間。
在圖3的實施例中，方框660中的同時操作由於第一寄存器和第二寄存器的隔離成為可能。也可以採用其他方法。
參考圖7和圖8，詳細描述了本發明的編程方法。圖7顯示了可應用於圖5電路的命令信號。水平軸被分為9個時間段，分別標註為1、2、…9。
圖8顯示了應用圖7的命令信號導致的圖5電路中數據怎樣傳輸。圖8使用與圖7相同的參考時間段，應與圖7共同參照。
第一步(時間段1)，取數據線131為地電壓，電晶體175被PBSET信號打開。這也被稱作對第一頁的頁緩存器設置。
然後(時間段2)，輔助鎖存器176的節點D是處於高狀態，NMOS電晶體132和133被接通。因此，數據線上的數據0或1通過應用信號DI和nDI的相位存儲於輔助鎖存器176。這也被稱作第一頁數據裝載，鬆散地對應於上述的方框610。
然後(時間段3)，存儲的數據從輔助寄存器170傳送至檢測線125。這通過轉換控制信號PDUMP到邏輯高狀態完成。在向主寄存器150傳輸數據前，檢測線125和鎖存器156的節點A分別被電晶體148和155預充電。
然後(時間段4)，信號被歸零。此處理也稱作HV允許。
然後(時間段5)，通過預充電，比特線Ble、Blo合適的一個被設置。
然後(時間段6和時間段7)，相應於上述方框660，兩個動作同時發生。要被編程的數據通過啟動BLSLT信號從主寄存器150傳輸至選擇的比特線Ble，並從那裡至存儲元。另外，來自存儲器設備外部的下一個要編程的數據被存儲於(裝載於)輔助寄存器170。
一般，數據裝載操作以字節為單位進行，編程操作以頁為單位進行。數據裝載意味著數據從數據線傳輸至輔助寄存器170，編程操作意味著數據從主寄存器150傳輸至存儲元陣列110中的存儲元。如上所述，頁單元意味著多個存儲元被一個字線連接和控制。
由於兩個動作同時發生，甚至在大量數據情況下，數據存儲特性得到了保持。因此，為增加頁緩存器電路的大小以頁緩存器電路實現輔助緩存器170是非常值得的。
然後(時間段8)，核實讀取操作，以及(時間段9)，為下一個裝載/編程操作對比特線再一次預充電。
現在參考圖9和圖10，更詳細描述圖3設備的讀取操作。假定數據從陣列110的一個存儲元被讀出，要讀出的存儲元的門控制信號應用合適的電壓到字線。
圖9顯示了可被用於圖5的電路的命令信號。水平軸被分為6個時間段，分別標註為1、2、…6。
圖10顯示了應用圖9的命令信號導致的圖5電路中數據怎樣傳輸。圖10使用與圖9相同的參考時間段，應與圖9共同參照。
簡單地講，通過主寄存器150，旁路輔助寄存器170執行讀出操作。這樣，輔助寄存器170當以上述方式進行數據裝載和數據編程時，不阻隔讀取數據。
為了執行穩定的讀取操作，比特線Ble和Blo首先通過使VIRPWR信號歸零經NMOS電晶體141和142放電，並激勵控制信號VBLe和VBLo為高。(時間段1)同時，PBRST信號從邏輯高狀態轉換為邏輯低狀態，於是主寄存器150(或反相器153的一個輸入)的狀態被設置為預定狀態(例如，邏輯高狀態)。
然後，PLOAD信號轉為低，因此PMOS裝載電晶體148被接通。NMOS電晶體143的控制信號BLSHFe的電壓變成為具有NMOS電晶體143門限電壓與比特線預充電電壓之和的電壓。用合適的電壓預充電比特線Ble後，BLSHFe信號轉為地電壓的邏輯低狀態。(時間段2)比特線的預充電電壓依據選擇的存儲元的狀態而變化。例如，在所選擇的存儲器元是關閉元(off cell)的情況下，比特線的預充電電壓繼續保持。在所選擇的存儲器元是開啟元(on cell)的情況下，比特線的預充電電壓被降低。(時間段3)如果BLSHFe信號的電壓變為介於預充電電壓和以前的BLSHFe信號電平間的中間電壓，那麼當選擇存儲元是開啟元時，檢測線125上的電壓通過關閉NMOS電晶體143被保持在電源電壓。但是，如果不是這樣，檢測線125上的電壓與比特線Ble電壓一同(或與比特線Ble同步)被降低。在BLSHFe信號變為地電壓的邏輯低狀態過程中，PLOAD信號變為電源電壓。
然後，NMOS電晶體152的門控制信號PBLCHM轉為電源電壓的邏輯高狀態，NMOS電晶體151依據檢測線狀態被接通或斷開。結果，檢測線125的狀態被存儲於主寄存器150中。(時間段4)然後存儲於主寄存器150中的數據通過被控制信號PBDO控制的NMOS電晶體185再通過Y門電路傳輸到數據線。(時間段6)現在描述依據本發明的向後複製方法。在執行讀取操作期間，可能需要通過將在第一地址上從存儲元的第一頁讀取的數據複製到存儲元的第二頁，來執行頁複製操作。
現在參考圖11，使用流程圖1100說明依據本發明實施例的一種向後複製方法。流程圖1100的方法也可被圖3的設備100實現。
依據方框1110，第一元的數據被存儲於頁緩存器的第一寄存器。這可通過讀取數據到輔助寄存器170執行。讀取可經上面方式執行。
依據下個方框1120，第一寄存器存儲的數據被存儲到頁緩存器的第二寄存器。這通過在輔助寄存器170和主寄存器150間傳輸讀取的數據來執行。此傳輸可選地包括啟動開關以連接第一寄存器與第二寄存器。
依據下個方框1130，第二寄存器的數據被存儲於存儲元陣列的第二元。這可經上面方式以編程操作來執行。
現在參考圖12、圖13、圖14，其更詳細描述了圖3的設備的向後複製操作。假定數據被從陣列110的原始存儲元中讀出到頁緩存器122，並在那裡向後複製到不同的元。
圖12顯示了可被用於圖5電路的命令信號。水平軸被分為11個時間段，分別標註為1、2、…11。
數據被從元讀出到頁緩存器。可看到在最初四個時間段1、2、3、4內的信號命令與圖10中的基本上一樣，除了那些被讀到輔助寄存器170而不是主寄存器150的數據。
參考圖13，顯示了讀出到頁緩存器的數據。也顯示出空白部分，圖2的現有技術需要指示存儲數據極性(翻轉或不翻轉)的附加指示比特。
參考圖12，數據於是被從輔助寄存器170傳輸至頁緩存器的主寄存器150。這發生在時間段5、6。
然後，數據在時間段7、8、9、10、11內，被從主寄存器150編程到存儲器的其它元。可看到在時間段5-11內的信號命令與圖8中的基本一樣。
參考圖14，顯示了編程的數據。可以看出，依據本發明數據存儲於不同的元，而不翻轉它在原始元中的狀態。因此，不須包括圖2的指示比特，更節省了空間。
現在討論依據本發明的擦除方法。擦除一般轉儲(dump)數據。在閃速存儲器中，通過向存儲元供應高電壓，門限電壓值介於-1伏至-3伏之間。寄存器中的數據被轉儲。
現在參考圖15使用流程圖1500說明依據本發明的另一實施例在擦除後的核實讀取操作。流程圖1500的方法也可被圖3的設備100實現。
依據方框1510，第一存儲元的數據通過頁緩存器的第一寄存器被轉儲。
依據另一個方框1520，頁緩存器電路的第一寄存器中存儲的數據通過第二寄存器被轉儲。
依據另一個可選方框1530，第一寄存器中存儲的數據被電晶體186檢測是處於還是不處於存儲元的狀態。
現在參考圖16和圖17，描述對圖3的設備的擦除方法。圖16顯示了可被用於圖5的電路的命令信號。水平軸被分為6個時間段，分別標註為1、2、…7。
圖17顯示了應用圖16的命令信號導致的在圖5的電路中數據怎樣被擦除。圖17使用與圖16相同的參考時間段，應與圖16共同參照。
在時間段1和2中，收到擦除執行命令。在時間段3內，比特線Ble和Blo被接地放電。在時間段4內，對第一元產生核實讀取操作。在時間段5內，對第二元產生核實讀取操作。
在時間段6內，數據通過第一寄存器被轉儲。數據包括存儲元的數據以及來自頁緩存器的輔助寄存器170以及主寄存器150的數據。在時間段7內，發生有線或(OR)操作，數據從主寄存器150的節點E被轉儲。
本發明提供了這樣的優點，即使頁的大小增加了，存儲器的程序時間(或信息存儲時間)少量增加或根本不增加。另外，在頁緩存器電路上裝載信息的時間與頁增加的大小成比例增加。
參考圖18、圖19、圖20、圖21，其討論了在存儲器中處理大量數據的例子。因此舉例說明了本發明的效率。
圖18敘述了對於A和B兩種情況，對存儲器設備的容量計算的存儲量有多大。
一個立體的方框敘述了設備的總的存儲容量。它可認作塊棧，每塊是頁棧。每頁(同樣每塊)一個字節(B)寬。一個字節等於八個比特，即I/O0-I/O7。
在情況A中，一頁是(512+16)528位元組長。假定32頁的塊，264M比特的設備將有2048個塊的容量。
本發明使能的情況B中，一頁是(2048+64)2112位元組長。假定64頁的塊，1G比特的設備將有1024個塊的容量。
圖19顯示了對包括圖18的設備A和設備B的存儲器設備的不同設計選擇。
圖20舉例說明了塊怎樣通過指定數據的連續頁為「偶」和「奇」，被從32頁重新配置為64頁。
本發明獲得比現有技術更快的裝載時間。這被例子舉例說明。假定T1＝1位元組裝載時間＝0.1μsF2＝1頁(對528位元組和2112位元組兩種情況)
T3＝編程時間＝200μsF4＝1塊(這裡32頁)於是現有技術的設備對於數據裝載、編程、數據裝載、編程等所需的時間總時間(現有技術)＝[(T1×F2)+T3]×F4公式(1)這樣算出對528位元組的設備需8089.6μs，對2112位元組的設備需13158.4μs。因此，不可能在短時間內存儲大量的信息到頁緩存器(信息存儲特性惡化)。
參考圖21，依據本發明數據將被更有效地裝載及編程。需要的總的時間為總時間(本發明)＝(T1×F2)+(T3×F4)公式(2)這樣，對2112位元組的設備需6611.2μs，是公式1相應時間的將近一半。這意味著現在可使用大容量(例如，超過2048位元組)的頁緩存器電路了。
本技術領域的專業人員將能夠根據本文中的描述作為一個整體實現本發明。為了提供對本發明更徹底的理解，陳列了大量的細節。在其它例子中，為了給本發明不帶來不必要的模糊，沒有詳細描述廣為人知的特性。
本發明以它的優選方式被公開，這裡被公開的特別實施例以及舉例說明不被認為受限。實際上，對於本技術領域的專業人員來說，依據此描述，明顯地本發明可被多種方式修改。發明者認為本發明的主題包括所有這裡公開的各種元件、特性、功能和/或特點的組合以及子組合。
所附權利要求限定了一定的被認為新穎的和非顯而易見的組合以及子組合。對於其它元件、特性、功能和/或特點的組合以及子組合的其權利要求可存在於本文件中或相關文件中。
權利要求
1.一種非易失性的存儲元設備，包括存儲元陣列，用於存儲數據；Y門電路，用於選通存儲於一組存儲元中的數據；頁緩存器，用於通過檢測節點連接在存儲元陣列與Y門電路之間，頁緩存器包括一個相應於組中每一存儲元的第一寄存器以及相關聯的第二寄存器，其中檢測節點共同連接到第一和第二寄存器，其中，第一寄存器被用於向存儲元寫數據，相關聯的第二寄存器被用於通過Y門電路同時存儲外部的數據。
2.如權利要求1所述的設備，還包括有選擇地隔離第一寄存器和第二寄存器的隔離開關。
3.如權利要求1所述的設備，其中，第一寄存器和第二寄存器的每個包括鎖存器，用於存儲數據；和預充電電路，用於預充電鎖存器。
4.如權利要求3所述的設備，還包括電晶體，連接鎖存器到Y門電路。
5.如權利要求1所述的設備，還包括多個比特線，用於在存儲元和頁緩存器之間傳輸數據，其中兩條比特線終止在頁緩存器的檢測節點。
6.如權利要求5所述的設備，其中第一寄存器適合通過檢測節點向第二寄存器傳輸數據。
7.如權利要求4所述的設備，還包括電晶體，連接檢測節點到鎖存器。
8.一種對非易失性存儲器設備的編程方法，包括讓第一外部數據通過Y門電路；然後，在頁緩存器的第一寄存器中存儲第一數據；然後，通過檢測節點在頁緩存器的第二寄存器中存儲第一數據；然後，通過檢測節點在存儲元陣列的第一元中存儲第一數據。
9.如權利要求8所述的方法，其中，第一外部數據是一整頁數據。
10.如權利要求8所述的方法，還包括啟動隔離開關，以在第二寄存器中存儲第一數據之前，連接第一寄存器和第二寄存器。
11.如權利要求8所述的方法，其中，Y門電路允許以字節為單位通過第一外部數據。
12.如權利要求11所述的方法，其中，字節單位是八比特。
13.如權利要求8所述的方法，其中，以頁為單位將第一數據從第一寄存器存儲到頁緩存器的第二寄存器。
14.如權利要求8所述的方法，其中以頁為單位將第一數據從第二寄存器存儲到存儲元陣列的第一元。
15.如權利要求8所述的方法，還包括在第一元存儲第一數據的同時，在第一寄存器中接收並存儲第二外部數據。
16.如權利要求15所述的方法，還包括啟動隔離開關，以隔離第一寄存器和第二寄存器。
17.如權利要求15所述的方法，還包括在陣列的第二元存儲第二數據；其中，第一元通過第一條比特線與第一寄存器相連，第二元通過第二條比特線與第一寄存器相連。
18.一種對非易失性存儲器設備的編程方法，包括將存儲元陣列中的第一元的數據存儲到頁緩存器的第一寄存器；然後，將數據存儲到頁緩存器的第二寄存器；然後，將數據存儲到存儲元陣列的第二元。
19.如權利要求18所述的方法，還包括啟動隔離開關，以連接第一寄存器和第二寄存器。
20.如權利要求18所述的方法，其中，數據存儲於第二存儲元，而不翻轉它在第一存儲元存儲時的狀態。
21.一種對非易失性存儲器設備的通過/失敗檢查方法，包括通過檢測節點，轉儲第一存儲元的數據到頁緩存器的第一寄存器；通過檢測節點，轉儲存儲於頁緩存器電路的第二寄存器的數據到第一寄存器，檢查第二寄存器中的數據。
22.如權利要求21所述的方法，還包括啟動隔離開關，以連接第一寄存器和第二寄存器。
全文摘要
一種存儲器設備，包括存儲元陣列，用於存儲數據；以及Y門電路，用於選通存儲於一組存儲元中的數據。頁緩存器連接在存儲元陣列與Y門電路之間。頁緩存器包括相應於組中每一存儲元的雙寄存器。雙寄存器包括第一寄存器和相關聯的第二寄存器。第一寄存器和第二寄存器適合彼此間、與存儲元陣列的元、與Y門電路交換數據。
文檔編號G11C16/02GK1399279SQ0212023
公開日2003年2月26日 申請日期2002年5月21日 優先權日2001年7月23日
發明者任興洙 申請人:三星電子株式會社