柵極驅動電路、陣列基板及顯示裝置製造方法

2023-08-10 23:20:56

柵極驅動電路、陣列基板及顯示裝置製造方法
【專利摘要】本發明涉及顯示【技術領域】，具體提供一種柵極驅動電路、陣列基板及顯示裝置。本發明在現有技術的基礎上，在每一級的移位寄存器的輸入端和輸出端之間增加一個由第二時鐘信號控制的輸出端開關元件，並把原有的下一級輸出端與上一級復位端相連的復位連接模式改為第N+2級輸出端與第N級復位端相連的復位連接模式。在這樣的設計下，本發明可以將柵極驅動電路中每一級移位寄存器的柵線輸出信號提前輸出，並將其持續輸出時間增加一倍，從而大大增加數據信號的寫入時間，減小顯示故障出現的可能性。
【專利說明】柵極驅動電路、陣列基板及顯示裝置
【技術領域】
[0001]本發明涉及顯示【技術領域】，具體涉及一種柵極驅動電路、陣列基板及顯示裝置。
【背景技術】
[0002]薄膜電晶體液晶顯不屏(Thinfilm transistor liquid crystal display,簡稱TFT-1XD)是多數液晶顯示屏的一種，其採用薄膜電晶體技術，可以顯著改善影像質量。
[0003]作為TFT-1XD驅動器的重要組成部分，柵極驅動電路的主要功能是將輸入的時鐘信號通過移位寄存器轉換後加在液晶顯示面板的柵線上。柵極驅動電路所具有的多級移位寄存器中，每級均連接到相應的柵極線以輸出柵線驅動信號。柵極驅動電路中，各級移位寄存器彼此相連，起始信號輸入至各級中的第一級，並按順序將柵線驅動信號輸出至各級柵極線，其中前級的輸入端連接到上一級的輸出端，並且下一級的輸出端連接到前級的控制端。
[0004]在現有技術中，通常會將下一級移位寄存器的輸出端接回至上一級的復位端，也就是使下一級的柵線驅動信號輸出的同時把上一級的柵線驅動信號復位，以準備好下一次的信號傳遞。
[0005]但是，由於目前液晶顯示器的解析度越來越高，柵線信號輸出時所進行的數據信號寫入時間越來越短。如果還採用現有技術中的柵線驅動電路，則很容易由於數據信號寫入時間的不足而導致畫面顯示的異常，使得高解析度的液晶顯示器容易出現顯示故障，不能滿足用戶對顯示效果的要求。

【發明內容】

[0006](一 )解決的技術問題
[0007]針對現有技術的不足，本發明提供一種柵極驅動電路、陣列基板及顯示裝置，可以將柵極驅動電路中每一級移位寄存器的柵線輸出信號提前輸出，並將其持續輸出時間增加一倍，從而大大增加數據信號的寫入時間，減小顯示故障出現的可能性。
[0008]( 二 )技術方案
[0009]為實現以上目的，本發明通過以下技術方案予以實現:
[0010]一種柵極驅動電路，包括多級移位寄存器，每一級移位寄存器都與第一時鐘信號線和第二時鐘信號線相連，其特徵在於，對於任一個不小於2的整數N，第N級移位寄存器的輸入端與第N-1級移位寄存器的輸出端相連；所述第N級移位寄存器的輸出端與第N+1級移位寄存器的輸入端相連，所述第N級移位寄存器的復位端與第N+2級移位寄存器的輸出端相連；
[0011]所述第N級移位寄存器的輸出端還與一個輸出端開關元件的第二端相連；所述輸出端開關元件的第一端與第N-1級移位寄存器的輸入端相連；所述輸出端開關元件的控制端與第二時鐘信號線相連。
[0012]優選地，所述移位寄存器包括十個開關元件和存儲電容，其中:[0013]第一開關元件的控制端與第一端相連；
[0014]第一開關元件的第二端與第二開關元件的第一端、第三開關元件的控制端、第六開關元件的控制端、第八開關元件的控制端、第十開關元件的第一端、存儲電容的第一端相連；
[0015]存儲電容的第二端與第三開關元件的第二端、第四開關元件的第一端相連；
[0016]第四開關元件的控制端與第五開關元件的第一端、第九開關元件的第一端及控制端相連；
[0017]第五開關元件的第二端與第六開關元件的第一端、第十開關元件的第一端相連；
[0018]第九開關元件的第二端與第五開關元件的控制端、第八開關元件的第一端相連。
[0019]優選地，所述第一開關元件的第一端與該移位寄存器的輸入端的接口相連；所述存儲元件的第二端與該移位寄存器的輸出端的接口相連。
[0020]優選地，所述第二開關元件的控制端與該移位寄存器的復位端的接口相連。
[0021]優選地，所述每一級移位寄存器都與第一時鐘信號線和第二時鐘信號線相連包括:
[0022]所述第三開關元件的第一端與所述第一時鐘信號線相連；
[0023]所述第五開關元件的第一端與所述第二時鐘信號線相連。
[0024]優選地，第二、第四、第六、第八和第十開關元件的第二端與該移位寄存器的工作低電平接口相連。
[0025]優選地，所述十個開關元件以及輸出端開關元件具體為薄膜電晶體。
[0026]優選地，所述輸出端開關元件集成於所述移位寄存器中。
[0027]一種陣列基板，其特徵在於，所述陣列基板上形成有上述任意一種柵極驅動電路。
[0028]一種顯示裝置，其特徵在於，包括上述任意一種陣列基板。
[0029](三)有益效果
[0030]本發明至少具有如下的有益效果:
[0031]本發明在現有的移位寄存器的基礎之上，在每一級的移位寄存器的輸入端和輸出端之間增加一個由第二時鐘信號控制的輸出端開關元件，並把原有的下一級輸出端與上一級復位端相連的復位連接模式改為第N+2級輸出端與第N級復位端相連的復位連接模式。由此，相比較現有技術而言，就可以將柵極驅動電路中每一級移位寄存器的柵線輸出信號提前輸出，並將其持續輸出時間增加一倍，從而大大增加數據信號的寫入時間，減小顯示故障出現的可能性。
【專利附圖】

【附圖說明】
[0032]為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作一簡單的介紹，顯而易見地，下面描述中的附圖是本發明的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。
[0033]圖1是本發明一個實施例中柵極驅動電路的結構框圖；
[0034]圖2是現有技術中一種移位寄存器的電路結構圖；
[0035]圖3是對應於現有技術中移位寄存器的電路結構的邏輯時序圖；[0036]圖4是本發明一個實施例中優選的柵極驅動電路中移位寄存器的電路結構圖；
[0037]圖5是本發明一個實施例中對應於優選的柵極驅動電路中移位寄存器的電路結構的邏輯時序圖。
【具體實施方式】
[0038]為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。
[0039]本發明實施例提出了一種柵極驅動電路，參見圖1，該柵極驅動電路包括多級移位寄存器，每一級所述移位寄存器都與第一時鐘信號線和第二時鐘信號線相連。
[0040]其中，對於任一個不小於2的整數N，第N級移位寄存器的輸入端與第N-1級移位寄存器的輸出端相連；所述第N級移位寄存器的輸出端與第N+1級移位寄存器的輸入端相連，所述第N級移位寄存器的復位端與第N+2級移位寄存器的輸出端相連；
[0041]所述第N級移位寄存器的輸出端還與一個輸出端開關元件的第二端相連；所述輸出端開關元件的第一端與第N-1級移位寄存器的輸入端相連；所述輸出端開關元件的控制端與第二時鐘信號線相連。
[0042]其中，CLK為移位寄存器的第一時鐘信號接口，CLKB為第二時鐘信號接口。兩個時鐘信號都會以固定頻率在高低電平之間來回波動，且第二時鐘信號與第一時鐘信號反相，所以兩個時鐘信號也可以稱為時鐘信號和反時鐘信號。
[0043]可見，當柵線驅動信號從第一級移位寄存器的輸入端輸入後，隨著時鐘信號的驅動，柵線驅動信號就會一級一級地向後傳遞。然而與現有技術不同的是，本發明實施例將第N+2級的輸出端(代替第N+1級的輸出端)與第N級的復位端相連。也就是說，在信號傳遞到第N+2級的移位寄存器後，第N級的輸出端才會由高電平回到低電平。此外，在每一級輸入端與輸出端之間，添加一個由反時鐘信號(即第二時鐘信號)控制打開或關閉的輸出端開關元件。也就是說，信號傳遞到第N-1級的同時使添加的開關元件打開，並將第N-1級的輸出信號通過該開關元件傳輸到第N級的輸出端，即將第N級的輸出信號提前一行輸出。
[0044]綜合這兩方面的設計，最終就可以將柵極驅動電路中每一級移位寄存器的柵線輸出信號提前輸出，並將其持續輸出時間增加一倍，從而大大增加數據信號的寫入時間，減小顯示故障出現的可能性。
[0045]為了更詳細地敘述本發明實施例的技術方案，下面在一種具體的現有技術中的移位寄存器電路結構基礎之上，詳細介紹本發明實施例的一種優選的柵極驅動電路。
[0046]參見圖2，圖2展示了現有技術中的一種移位寄存器的電路結構(第N級)，其包括十個開關元件Ml至MlO和存儲電容Cl，具體連接關係如下:
[0047]第一開關元件Ml的控制端與第一端相連；
[0048]第一開關元件Ml的第二端與第二開關元件M2的第一端、第三開關元件M3的控制端、第六開關元件M6的控制端、第八開關元件M8的控制端、第十開關元件MlO的第一端、存儲電容Cl的第一端相連於Pl ；
[0049]存儲電容Cl的第二端與第三開關元件M3的第二端、第四開關元件M4的第一端相連；
[0050]第四開關元件M4的控制端與第五開關元件M5的第一端、第九開關元件M9的第一端及控制端相連；
[0051]第五開關元件M5的第二端與第六開關元件M6的第一端、第十開關元件MlO的第一端相連於P3 ；
[0052]第九開關元件M9的第二端與第五開關元件M5的控制端、第八開關元件M8的第一端相連於P2。
[0053]其中，所述第一開關元件Ml的第一端與該移位寄存器的輸入端的接口 G(N-1)相連；所述存儲元件Cl的第二端與該移位寄存器的輸出端的接口 G(N)相連。所述第二開關元件M2的控制端與該移位寄存器的復位端的接口 G(N+1)相連。
[0054]而所述每一級所述移位寄存器都與第一時鐘信號線和第二時鐘信號線相連也就代表了下列連接關係:所述第三開關元件M3的第一端與所述第一時鐘信號線CLK相連；所述第五開關兀件M5的第一端與所述第二時鐘信號線CLKB相連。
[0055]在工作電壓的偏置上，M2、M4、M6、M8和MlO的第二端與該移位寄存器的工作低電平接口 VSS相連。
[0056]優選地，所述輸出端開關元件和第一至第10開關元件Ml至MlO均為薄膜電晶體，其第一端為薄膜電晶體的漏極、第二端為薄膜電晶體的源極、控制端為薄膜電晶體的柵極。當然，其也可以是其他具有相同功能的電器元件。
[0057]參見圖3，圖3是描述柵線驅動信號是如何在時鐘信號的驅動下經過第N級移位寄存器的邏輯時序圖。其中，DATA代表上文所說的數據信號。該電路的詳細工作原理均屬於現有技術，在此不再贅述。
[0058]對應於該電路，這裡優選地將輸出端開關元件集成於移位寄存器中，作為移位寄存器的Mll連入電路中，連入後的第N級移位寄存器電路如圖4所示。作為輸出端開關元件的電晶體Mll的第一端與輸入端的接口 G(N-1)相連，第二端與輸出端的接口 G(N)相連。當然，輸出端開關元件也可以不作為移位寄存器的一部分，只要其與每級移位寄存器按照同樣的連接關係相連即可。
[0059]參見圖5，該移位寄存器的工作原理如下:
[0060]第一階段Tl:時鐘信號CLK為低電平，反時鐘信號CLKB為高電平,作為輸入信號的前級輸出信號G(N-1)為高電平，作為復位信號的下級輸出信號G(N+2)為低電平,VSS為低電平信號。高電平的輸入信號G(N-1)使得電晶體Ml導通並對電容Cl充電，使Pl點升為高電平，此時電晶體M3柵極開關打開，但由於此時反時鐘信號CLKB為高電平，電晶體Mll導通，輸出端G(N)輸出高電平；
[0061]在此階段中，電晶體M5、M6、M8和M9導通，P3點為低電位，電晶體MlO和M2截止，保證了輸出端G(N)正常的輸出。
[0062]第二階段T2:時鐘信號CLK為高電平，反時鐘信號CLKB為低電平，輸入信號G(N-1)為低電平，復位信號G(N+2)為低電平。此時電晶體Ml處於截止狀態，電晶體M3導通，輸出端G(N)輸出高電平，同時,輸出端G(N)作為下一級柵極驅動電路的輸入信號,在下一級柵極驅動電路中電晶體Mll導通，輸出端G(N+1)為高電平；
[0063]在此階段中，電晶體M5和M9截止，電晶體M6和M8柵極打開，P3點為低電位，電晶體MlO和M2截止，保證了輸出端G (N)正常的輸出。
[0064]第三階段T3:時鐘信號CLK為低電平，反時鐘信號CLKB為高電平，輸入信號G(N-1)為低電平，復位信號G(N+2)為低電平。此時電晶體Mll截止，電晶體M3柵極處於打開狀態，但由於時鐘信號CLK為低電平,輸出端G(N)為低電平。
[0065]在此階段中，電晶體M5和M9導通，電晶體M6和M8截止，P3點為高電位，電晶體MlO導通，對Pl點進行放噪。由於復位信號G(N+2)為低電平，電晶體M2截止。
[0066]第四階段T4:時鐘信號CLK為高電平，反時鐘信號CLKB為低電平，輸入信號G(N-1)為低電平，復位信號G(N+2)為高電平。此時電晶體Ml和M4處於截止狀態，電晶體M2導通，對電容CI和輸出端放電，使PI點電位為低電平。這時電晶體M3截止，輸出端G (N)輸出低電平；
[0067]在此階段中，電晶體釐5、]?6、]\18、]\19、]\110和Mll截止，P3點為低電位。
[0068]可見，在第二階段T2中，輸出端G(N)和G(N+1)都為高電平，數據信號同時寫入第N級和第N+1級。由於在第三階段T3中，輸出端G(N)為低電平，故第N級的像素在輸出端G(N)為低電平時保存的是T2時間裡寫入的數據信號電壓。第N+1級輸出端G(N+1)在T3時間持續為高電平，故在T2時間裡寫入的數據信號電壓並沒有在第N+1級像素中得以保存，而是保存了 T3時間裡寫入的數據信號電壓。此外，在T2時間裡雖然第N級和第N+1級像素顯示同樣的顏色，但與顯示一幀圖像的時間相比，這樣的顯示時間非常短暫，人眼並不能分辨出來，故在T 2時間裡第N級和第N+1級柵極信號線同時輸出並不影響顯示效果。
[0069]如此一來，設時鐘的周期為2T，則本發明實施例可以將每一級柵線驅動信號的持續輸出時間由原來的T增加到2T (受Atl和At2的影響)，即將其持續輸出時間增加一倍。同時，本發明實施例把每一級柵線驅動信號的到達時刻提前了 T。所以，在柵線驅動信號持續輸出的時間內，用來給數據信號寫入的時間就大大增加了，從而也就減小顯示故障出現的可能性。
[0070]另一方面，在現有技術中，由於柵極線自身電阻及其上負載電容所產生的信號延遲，使得Atl和Λ t2時間裡數據信號寫入能力下降。對於高解析度的液晶顯示器而言，每一行(對應每一級移位寄存器)的掃描時間只有十幾微秒，而柵極信號延遲的時間在2微秒左右，數據信號實際寫入時間的減少很有可能造成像素充電不足。
[0071]採用本發明實施例的柵極驅動電路，由於每一行的柵極信號都提前一行輸出，這樣就消除了柵極線自身電阻及其上負載電容所產生的信號延遲，很大程度上提升了數據信號的寫入能力，彌補了現有技術在高解析度液晶顯示器上像素充電不足的缺點。
[0072]基於同樣的發明構思，本發明實施例提出了一種陣列基板，所述陣列基板上形成有上述任意一種的柵極驅動電路。
[0073]由於本發明實施例提供的陣列基板與實施例1所提供的柵極驅動電路具有相同的技術特徵，所以也能解決同樣的技術問題，產生相同的技術效果。
[0074]基於相同的發明構思，本發明實施例提出了一種顯示裝置，該顯示裝置包括實施例3所述的陣列基板，該顯示裝置可以為:液晶面板、電子紙、OLED面板、手機、平板電腦、電視機、顯示器、筆記本電腦、數碼相框、導航儀等任何具有顯示功能的產品或部件。
[0075]由於本發明實施例提供的顯示裝置與實施例2所提供的陣列基板具有相同的技術特徵，所以也能解決同樣的技術問題，產生相同的技術效果。[0076]綜上所述，本發明在現有技術的基礎上，在每一級的移位寄存器的輸入端和輸出端之間增加一個由第二時鐘信號控制的輸出端開關元件，並把原有的下一級輸出端與上一級復位端相連的復位連接模式改為第N+2級輸出端與第N級復位端相連的復位連接模式。
[0077]由此，相比較現有技術而言，就可以將柵極驅動電路中每一級移位寄存器的柵線輸出信號提前輸出，並將其持續輸出時間增加一倍，從而大大增加數據信號的寫入時間，減小顯示故障出現的可能性。
[0078]需要說明的是，在本文中，諸如第一和第二等之類的關係術語僅僅用來將一個實體或者操作與另一個實體或操作區分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關係或者順序。而且，術語「包括」、「包含」或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設備所固有的要素。在沒有更多限制的情況下，由語句「包括一個……」限定的要素，並不排除在包括所述要素的過程、方法、物品或者設備中還存在另外的相同要素。
[0079]以上實施例僅用以說明本發明的技術方案，而非對其限制；儘管參照前述實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解:其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分技術特徵進行等同替換；而這些修改或者替換，並不使相應技 術方案的本質脫離本發明各實施例技術方案的精神和範圍。
【權利要求】
1.一種柵極驅動電路，包括多級移位寄存器，每一級移位寄存器都與第一時鐘信號線和第二時鐘信號線相連，其特徵在於: 對於任一個不小於2的整數N，第N級移位寄存器的輸入端與第N-1級移位寄存器的輸出端相連；所述第N級移位寄存器的輸出端與第N+1級移位寄存器的輸入端相連，所述第N級移位寄存器的復位端與第N+2級移位寄存器的輸出端相連； 所述第N級移位寄存器的輸出端還與一個輸出端開關元件的第二端相連；所述輸出端開關元件的第一端與第N-1級移位寄存器的輸入端相連；所述輸出端開關元件的控制端與第二時鐘信號線相連。
2.根據權利要求1所述的柵極驅動電路，其特徵在於，所述移位寄存器包括十個開關元件和存儲電容，其中: 第一開關元件的控制端與第一端相連； 第一開關元件的第二端與第二開關元件的第一端、第三開關元件的控制端、第六開關元件的控制端、第八開關元件的控制端、第十開關元件的第一端、存儲電容的第一端相連； 存儲電容的第二端與第三開關元件的第二端、第四開關元件的第一端相連； 第四開關元件的控制端與第五開關元件的第一端、第九開關元件的第一端及控制端相連； 第五開關元件的第二端與第六開關元件的第一端、第十開關元件的第一端相連； 第九開關元件的第二端與第五開關元件的控制端、第八開關元件的第一端相連。
3.根據權利要求2所述的柵極驅動電路，其特徵在於，所述第一開關元件的第一端與該移位寄存器的輸入端的接口相連；所述存儲元件的第二端與該移位寄存器的輸出端的接口相連。
4.根據權利要求2所述的柵極驅動電路，其特徵在於，所述第二開關元件的控制端與該移位寄存器的復位端的接口相連。
5.根據權利要求2所述的柵極驅動電路，其特徵在於，所述每一級移位寄存器都與第一時鐘信號線和第二時鐘信號線相連包括: 所述第三開關元件的第一端與所述第一時鐘信號線相連； 所述第五開關元件的第一端與所述第二時鐘信號線相連。
6.根據權利要求1所述的柵極驅動電路，其特徵在於，第二、第四、第六、第八和第十開關元件的第二端與該移位寄存器的工作低電平接口相連。
7.根據權利要求1至6中任意一項所述的柵極驅動電路，其特徵在於，所述十個開關元件以及輸出端開關元件具體為薄膜電晶體。
8.根據權利要求1至6中任意一項所述的柵極驅動電路，其特徵在於，所述輸出端開關元件集成於所述移位寄存器中。
9.一種陣列基板，其特徵在於，所述陣列基板上形成有如權利要求1至8中的任意一項所述的柵極驅動電路。
10.一種顯示裝置，其特徵在於，包括如權利要求9所述的陣列基板。
【文檔編號】G09G3/36GK103985366SQ201410184481
【公開日】2014年8月13日 申請日期:2014年5月4日 優先權日:2014年5月4日
【發明者】張曉潔, 邵賢傑, 李小和, 薛偉, 董職福 申請人:合肥京東方光電科技有限公司, 京東方科技集團股份有限公司