半導體晶片堆疊封裝結構的製作方法
2023-08-02 16:43:36
專利名稱：半導體晶片堆疊封裝結構的製作方法
技術領域：
本實用新型涉及一種半導體器件的結構，特別涉及一種半導體晶片堆疊封裝結構。
背景技術：
半導體產品的集成度按摩爾定律每18個月翻一番。隨著半導體產業的深入發展，摩爾定律受到越來越多的阻礙，要實現摩爾定律所付出的成本越來越高，然而人們對於半 導體產品性能的要求卻從未停止。目前，通過改變半導體產品封裝形式的方向尋求提高產品性能的途徑是一個新的方向，三維系統級封裝也隨之產生。三維堆疊封裝可以在更小的空間內集成更多的半導體晶片，採用三維堆疊封裝的產品擁有更高的性能、更高的可靠性，以及更低的價格。目前，採用三維堆疊封裝的產品，例如存儲器，能實現更大的存儲量，並且已經實現工業化生產。
發明內容本實用新型的目的是針對已有技術中存在的缺陷，提供一種半導體晶片堆疊封裝結構。本實用新型包括數個半導體晶片，封裝基板、塑封材料，其特徵在於按上下次序最底下的半導體晶片A有源表面朝下，經焊球陣列將半導體晶片A連接到封裝基板的電路層上，半導體晶片A下表面充填底部填充料，以提高焊球的可靠性，藉助粘合層將半導體晶片B粘合在半導體晶片A背面，半導體晶片C、半導體晶片D以及以上的半導體晶片呈層狀堆疊在半導體晶片B上方，經焊線將半導體晶片B、半導體晶片C、半導體晶片D及以上的半導體晶片上的焊盤與封裝基板上電路層相連。所述半導體晶片A採用倒裝結構，半導體晶片B、半導體晶片C、半導體晶片D及以上的半導體晶片採用正裝結構。半導體晶片A通過焊料球陣列與封裝基板連接，焊球陣列的間距為0. 050 0. 500mm,焊球直徑為0. 050 0. 500mm,焊球的成份為Pb/Sn，SnAgCu,SnAg，焊球陣列可以呈完全分布或部分分布。經塑封材料將所有半導體晶片以及焊線密封在封裝基板上。所述半導體晶片B的上方可以選擇性的堆疊一層或者多層半導體晶片，半導體晶片之間採用粘合層與間隔層固定，通過間隔層預留出焊線的空間。所述所有的半導體晶片表面的焊盤、焊線為金、銅、或鋁等金屬。粘合層可以採用有機高分子銀膠，或者無機高分子銀膠。封裝基板採用矽基板，陶瓷基板，塑料基板。本實用新型的優點是本實用新型的工藝流程簡單、成本低，適合大規模工業化生產，同時本實用新型的半導體晶片三維堆疊封裝結構具有可靠性高，能夠滿足高集成度對半導體產品性能的要求。
[0010]圖I本實用新型的半導體晶片堆疊封裝結構的剖面示意圖；圖2封裝基板的結構示意圖；圖3採用倒裝晶片方式將半導體晶片A固定在封裝基板上表面的結構示意圖；圖4在半導體晶片A下表面填充底部填充料的結構示意圖；圖5在半導體晶片A的上表面固定半導體晶片B的結構示意圖；圖6在半導體晶片B的上表面上固半導體晶片C的結構不意圖；圖7在半導體晶片C的上表面上固定半導體晶片D的結構不意圖；圖8在半導體晶片D的上表面上固定半導體晶片E的結構不意圖；圖9在半導體晶片和封裝基板之間通過焊線實現電連接的結構示意圖；圖10通過塑封エ藝將半導體晶片以及焊線密封的結構示意圖；圖11在封裝基板下表面製作焊球陣列的示意圖；圖12實施例ニ的結構示意圖；圖13實施例三的結構示意圖。圖中1半導體晶片A、2半導體晶片B、3粘合層、4環氧模塑料、5填充料、6封裝基板、6c互連電路、7封裝基板上表面的焊盤、8晶片B的焊盤、9焊線、10封裝基板上表面的焊盤、11封裝基板下表面焊盤、12封裝基板下表面的焊球陣列、13半導體晶片A下表面焊料球陣列、14封裝基板上表面的焊盤、15焊線、16晶片C的焊盤、17粘合層、17a間隔層、18半導體晶片C、19粘合層、19a間隔層、20半導體晶片D、21粘合層、2Ia間隔層、22半導體晶片E、23焊線、24晶片D的焊盤、25焊線、26晶片E的焊盤。
具體實施方式
實施例一
以下結合附圖進ー步說明本實施例按上下次序最底下的半導體晶片A有源表面朝下，通過焊球陣列-13將半導體晶片A連接到封裝基板6的電路層上。所述封裝基板6採用矽基板，陶瓷基板，塑料基板。焊球陣列13的間距為O. 050 O. 500mm，焊球直徑為O. 050 O. 500mm，焊球的成份為Pb/Sn，SnAgCu, SnAg,焊球陣列可以呈完全分布或部分分布。半導體晶片A下表面充填底部填充料5，以提高焊球13的可靠性。藉助粘合層3將半導體晶片B粘合在半導體晶片A背面，半導體晶片C、半導體晶片D以及以上的半導體晶片呈層狀堆疊在半導體晶片B上方，半導體晶片A採用倒裝結構，半導體晶片B、半導體晶片C、半導體晶片D及半導體晶片E採用正裝結構。通過焊線將半導體晶片B、半導體晶片C、半導體晶片D及半導體晶片E上的焊盤8、焊盤16、焊盤24、焊盤26與封裝基板6上電路層上的焊盤7、焊盤10相連，堆疊封裝結構的封裝晶片呈層狀堆疊布置。半導體晶片B以上可以選擇性的堆疊ー層或者多層半導體晶片，本實施例在半導體晶片B上堆疊三層半導體晶片。半導體晶片之間採用粘合層3、17、19、21與間隔層17a、19a、21a固定，粘合層3、17、19、21可以採用有機高分子銀膠，或者無機高分子銀膠。通過間隔層17a、19a、21a預留出焊線的空間。塑封材料將所有半導體晶片以及焊線密封在封裝基板上。所有的半導體晶片表面的焊盤、焊線為金、銅或鋁金屬材料製作。本實施例具體實現半導體晶片三維堆疊封裝的エ藝步驟如下(I)如圖2所示，製備封裝所用封裝基板6，所用材料可以是矽基板、陶瓷基板、塑料基板如BT，FR4、複合材料如AlSiC、MCPCB，其中封裝基板的上部表面6a以及封裝基板的下表面6b包括起電連接作用的焊盤，封裝基板內部包括內部多層互連電路6c。(2)如圖3所示，製備半導體晶片A下表面下凸點13，然後採用焊料焊接、熱壓焊接、或者熱聲焊接等方式將晶片下表面凸點焊接在封裝基板6上表面6a的焊盤14上，半導體晶片A通過焊料球陣列13與封裝基板6上焊盤相連，經由封裝基板6內部電路6c與封裝基板下表面焊盤11相連。(3)如圖4所示，充填底部填充料。在半導體晶片A下表面外圍注射填充料5，填充料5由熱固性聚合物以及二氧化矽的填料組成。由於半導體晶片A下表面和封裝基板6之間縫隙的毛細作用，填料被吸入半導體晶片A和封裝基板6上表面之間的空隙。然後加熱到130°C左右，保持3 4個小時完成固化。(4)如圖5所示，通過粘合層3將半導體晶片B固定在半導體晶片A的表面上方，粘合劑可以採用高分子貼片材料或者焊料。(5)如圖6所示，通過粘合層17和間隔層17a將半導體晶片C固定在半導體晶片B的上表面，間隔層17a為焊線預留空間。(6)如圖7所示，通過粘合層19和間隔層19a將晶片D固定在晶片C的上表面，間隔層19a為焊線預留空間。(7)如圖8通過粘合層21和間隔層21a將半導體晶片E固定在半導體晶片D的上表面，間隔層21a為焊線預留空間。(8)如圖9所示，在半導體晶片B、半導體晶片C、半導體晶片D及半導體晶片E上表面的焊盤8、16、24以及26和封裝基板6上焊盤7、焊盤10之間焊接焊線9、15、23、25實現電連接。焊線材料可以採用金線、鋁線或銅線，焊線工藝可以採用超聲鍵合、熱壓鍵合、或熱超聲鍵合工藝。(9)如圖10所示，通過塑封工藝將所有半導體晶片和焊線密封起來，密封材料4可以選用環氧模塑料(EMC)等。(10)如圖11所示，在焊盤11上製備焊球陣列12，焊料可以採用鉛錫焊料、金錫焊料、或者錫銀銅無鉛焊料。凸點製備工藝可以採用絲網印刷工藝、蒸鍍或者電鍍，然後回流工藝形成焊球陣列12。實施例二實施例二與實施例一相同，所不同的是本實施例採用了兩層堆疊的封裝形式，參見圖12。實施例三實施例三與實施例一相同，所不同的是本實施例採用三層堆疊的封裝形式，參見圖13。
權利要求1.一種半導體晶片堆疊封裝結構，包括數個半導體晶片，封裝基板、塑封材料，其特徵在於按上下次序最底下的半導體晶片A有源表面朝下，經焊球陣列將半導體晶片A連接到封裝基板的電路層上，半導體晶片A下表面充填底部填充料，藉助粘合層將半導體晶片B粘合在半導體晶片A背面，半導體晶片C、半導體晶片D以及以上的半導體晶片呈層狀堆疊在半導體晶片B上方，經焊線將半導體晶片B、半導體晶片C、半導體晶片D及以上的半導體晶片上的焊盤與封裝基板上電路層相連，堆疊封裝結構的封裝晶片呈層狀堆疊布置。
2.根據權利要求I所述的ー種半導體晶片堆疊封裝結構，其特徵在於所述半導體晶片A為倒裝結構，半導體晶片B、半導體晶片C、半導體晶片D及以上的半導體晶片為正裝結構。
3.根據權利要求I所述的ー種半導體晶片堆疊封裝結構，其特徵在於所述半導體晶片A通過焊料球陣列與封裝基板連接，焊球陣列的間距為O. 050 O. 500mm，採用Pb/Sn，SnAgCu, SnAg成份製作的焊球直徑為O. 050 O. 500mm，焊球陣列呈完全分布或部分分布。
4.根據權利要求I所述的ー種半導體晶片堆疊封裝結構，其特徵在於所述半導體晶片B的上方堆疊ー層或者多層半導體晶片，半導體晶片之間經粘合層與間隔層固定，通過間隔層預留出焊線的空間。
5.根據權利要求I所述的ー種半導體晶片堆疊封裝結構，其特徵在於所述塑封材料將所 有半導體晶片以及焊線密封在封裝基板上。
專利摘要半導體晶片堆疊封裝結構，包括數個半導體晶片，封裝基板、塑封材料，其特徵在於按上下次序最底下的半導體晶片A有源表面朝下，通過焊球陣列將半導體晶片A連接到封裝基板的電路層上，半導體晶片A下表面充填底部填充料，藉助粘合層將半導體晶片B粘合在半導體晶片A背面，半導體晶片C、半導體晶片D以及以上的半導體晶片呈層狀堆疊在半導體晶片B上方，通過焊線將半導體晶片B、半導體晶片C、半導體晶片D及以上的半導體晶片上的焊盤與封裝基板上電路層相連，堆疊封裝結構的封裝晶片呈層狀堆疊布置。本實用新型的優點是製作工藝簡單，滿足高封裝密度的要求，降低封裝成本，同時提高封裝的可靠性。
文檔編號H01L25/00GK202434508SQ201120571718
公開日2012年9月12日 申請日期2011年12月31日 優先權日2011年12月31日
發明者劉孝剛, 劉勝, 李操, 陳潤, 陳照輝 申請人:劉勝