用於測試和保護數字輸出電路的方法和裝置的製作方法

2023-08-02 23:07:41

專利名稱：用於測試和保護數字輸出電路的方法和裝置的製作方法
技術領域：
本發明涉及對工業過程控制系統的輸出模塊的測試和保護，尤其是對 用於緊急停機系統、臨界過程控制系統、火氣檢測和保護系統、旋轉機械 控制系統、燃燒器管理系統、鍋爐和熔爐控制系統、分布式監控系統的工 業過程控制系統的輸出模塊的測試和保護。
這樣的控制系統可應用於很多行業，包括油氣開採和煉製、化工生產 和處理、發電、造紙和紡織廠以及汙水處理廠。
背景技術：
在工業過程控制系統中，容錯極其重要。容錯是指在系統中出現一個 或更多個故障的情況下繼續安全運行的能力。
容錯可以通過許多不同的技術實現，每種技術具有其特定的優勢和劣勢。
提供冗餘的系統的示例有三模冗餘(TMR, Triple Modular Redundancy)系統。使用TMR，關鍵電路被製作三套，並且這三套關鍵 電路同時獨立執行相同的功能。在影響系統輸出之前，從這三套電路中的 每一電路輸出的數據都在多數表決電路中進行表決。如果這三套電路之一 未通#決，其數據輸出就被忽略。但是，該系統繼續向過程輸出與多數 功能電路一致的值(電壓、電流電平或者離散的輸出狀態)。TMR提供連 續的、可預見的操作。
但是，如果實際上不需要完全的TMR，則實現TMR系統是昂貴的， 並且希望利用靈活的體系結構，使得能夠取決於特定的系統要求提供不同 級別的容錯。
實現容錯的另 一方法是使用熱備份模塊。該方法提供以下級別的容 錯，根據該級別的容錯，在模塊故障的情況下備用模塊維持系統操作。利 用該方法，如果各模塊自身並不容錯，則在轉換時間期間系統操作可能中 斷。容錯系統理想的是創建故障限制區(FCR)以保證FCR邊界內的故
障不傳播到系統的其餘部分。這使得在不影響IMt的情況下，多個故障能 夠共同存在於系統的不同部分。
容錯系統通常採用具有非常快的故障識別和響應時間的專用軟硬體 測試和診斷體制以提供更安全的系統。
安全控制系統通常被設計成為"故障-可操作/故障-安全"。故障可操 作是指當發生故障時，系統繼續操作，則處於故障-可操作狀態。在該狀 態下系統應當繼續操作，直到有故障的模塊被替換並且系統回到完全可操 作狀態。
故障安全操作的示例有例如，在TMR系統中，如果有故障的模塊 在並聯電路中發生第二故障之前未被替換，則第二故障應當使TMR系統 停機，以處於故障安全狀態。
希望自動測試故障安全數字輸出通道。特別地，如果當通道處於關斷 狀態時可以檢測到兩個串聯開關之一中的短路故障是有用的。
希望在不需要存在最小負載電流以檢測其中斷的情況下，測試數字輸 出通道的被斷電(de-energize)的能力。it^兩個輸出同時並聯驅動同一 負 載的容錯輸出通道配置中尤其有用 。
理想的是，保護數字輸出通道及其負載不受it^瞬時的影響，理想的 是籃測處於通電和斷電狀態的斷路和短路故障。

發明內容
根據本發明，提供一種測試輸出通道的方法，該輸出通道包括電晶體， 該電晶體具有柵極、源極和漏極並且以取決於施加到所述柵極的柵極驅動 信號的負載電壓和負載電流驅動負載，該方法包括步驟確定電壓閾值； 確定電流閾值；在預定時間間隔內使所述柵極驅動信號v^始值開始單調 變化；監測負載電流；監測負載電壓；並且在負載電壓達到電壓閾值或者 負載電流達到電流閾值或者預定時間間隔終止的情況下，使^(f極驅動信號 返回到所述起始值。
在優選實施例中，柵極驅動信號由接收命令信號和斜坡信號的運算放 大器產生，並且在要產生單調變化的柵極驅動信號的情況下，斜坡信號包 括高頻脈衝信號。輸出通道還可以包括瞬時抑制模塊，該瞬時抑制模塊包括串聯的兩 個雪崩二極體，以及與所述各二極體並聯並且形成跨所述二極體的分壓器 的兩個電阻器，其中，所述方法還包括使用監測到的負載電流和監測到的 負載電壓檢測各雪崩二極體的短路故障。
在一個實施例中，柵極驅動信號起始值使負載通電，並且單調變化的 所述柵極驅動信號使負載變成部分斷電。
在另一個實施例中，柵極驅動信號起始值使負載斷電，並且單調變化 的所述槺極驅動信號使負載變成部分通電。
在負載被部分斷電的情況下，所述方法還可以包括步驟斷開通道與 負載之間的連接；以瓦籃測測試電阻器上的電壓。
在本發明的可選擇實施例中，輸出通道包括串聯的第一和第二晶體 管，可以使用以上方法控制第一和第二電晶體中的任何一個電晶體。
才艮據本發明的另一方面，提供一種裝置，該裝置包括包括電晶體的 輸出通道，該電晶體具有槺極、源極和漏極並且以取決於施加到所述柵極 的柵極驅動信號的負載電壓和負載電流驅動負載；驅動器，產生所述驅動 信號；以及處理器，控制所述驅動器，並且被連接成接收指示所述負載電 壓和所述負載電流的信號；其中，處理器在^Mt上被布置成控制所述驅
負載電流；監測負載電壓；以及在負載電壓達到預定電壓閣值或者負載電 流達到預定電流閾值或者預定時間間隔終止的情況下，控制驅動器使柵極 驅動信號回到所ii^始值。
在一個實施例中，驅動器包括接收命令信號和斜坡信號的運算放大 器，並且在操作中，在要產生單調變化的柵極驅動信號的情況下，斜坡信 號包括高頻脈衝信號，該高頻脈衝信號在運算放大器之前進行低通濾波以 產生可變低頻柵極驅動信號。
輸出通道還可以包括瞬時抑制模塊，該瞬時抑制模塊包括串聯的兩 個雪崩二極體，以及與各雪崩二極體並聯並且形成跨各雪崩二極體的分壓 器的兩個電阻器，其中，處理器還在操作上被布置成4吏用監測到的負載電 流和監測到的負載電壓檢測各雪崩二極體的短路故障。
輸出通道還可以包括反向阻斷電路和與所述負載並聯的測試電阻器， 其中，所述處理器在IMt上被布置成4t良向阻斷電路斷開通道與負載之 間的連接；控制驅動器以設置柵極驅動信號起始值以使負載被通電，以單調地改變所述柵極驅動信號以使負載變成部分斷電；並且監測所述測試電 阻器上的電壓。


現在參考附圖，僅以舉例的方式說明本發明的實施例，在附圖中
圖1是示出使用本發明的裝置和方法的分布式工業過程控制系統的 體系結構的圖示；
圖2示意性示出圖1中所示的工業過程控制系統的控制器；
圖3示出控制器的可能結構；
圖4示出圖3的輸入部件和輸出部件的各個選項；
圖5示出實現三選二表決策略的一種可能結構；
圖6示出三選二表決策略的第二可能結構；
圖7示出根據本發明的輸出模塊
圖8是更詳細地示出圖7的FPGA和FET驅動器的框圖9是更詳細地示出圖8的FET驅動器的框圖IO示出才艮據本發明的示例性方法中的信號；
圖ll示出根據本發明的示例性方法中的信號；並且
圖12示出傳統電荷泵以及根據本發明的反向阻斷電路。
圖13示出根據本發明的保護網絡。
具體實施例方式
在圖1所示的工業過程控制系統中，分布式體系結構被設計成用於不 同的SIL環境中，使得如果需要高SIL則能夠提供高SIL,但是如果所需 要的僅僅是低SIL則能夠降低系統的複雜度以減少不必要的額外成本。
示例性的工業過程控制系統10包括工作站12、多個控制器14和網 關16。工作站12經由到一個或更多個控制網絡13的乙太網連接18與控 制器14和網關16通信。多個乙太網連接18提供冗餘以改進容錯。工作 站12可以經由傳統乙太網連接11連接到其它外部網絡15。
7現在參照圖2和圖3更詳細地描述控制器14。
圖2示出控制器14的示意圖，該控制器14包括輸入部件22、處理 器部件24和輸出部件26。在該示例性圖示中，輸入部件24和輸出部件 26在不同的I/O底板上，但是它們同樣可以共享單個I/O底板。
從一個或多個I/O通信底板部分創建各部件22、 24、 26，所述一個
或多個i/o通信底板部分具有三個插槽，以與具有一個、兩個或三個插槽
且與現場傳感器和變換器連接的端接部件(termination assembly) —起 容納三個模塊。端接部件可以跨兩個鄰接的底板部分。模塊包括具有多個 連接器的卡內插頭，用於插到I/O通信底板和端接部件上。
應當理解，在i/o通信底板部分中具有三個插槽是一個設計選項，並
且在不背離由所附權利要求書限定的本發明範圍的情況下可以使用具有 更多(或更少)插槽的其它設計選項。
圖3示出控制器14的可能的物理結構。在本發明的該實施例中，通 過將不同類型的模塊分組到分離的I/O通信底板上，將輸入部件22、輸 出部件26和處理器部件24物理上彼此分離。
在所示示例中，輸入部件22包括兩個I/0通信底板部分22'、 22"。 第一底板部分22，具有三輸入端接部件和三個輸入模塊22a、 22b、 22c， 第二底板部分22"具有雙輸入端接部件22"和兩個輸入模塊22c、 22d。處 理器部件24包括具有三個處理器模塊24a、 24b和24c的單個處理器底板 部分24，。輸出部件26包括兩個I/0底板部分26'、 26"。第一底板部分 26，具有雙輸出端接部件，該雙輸出端接部件具有兩個輸出模塊26a、 26b, 並且第二底板部分26"具有單輸出端接部件，該單輸出端接部件具有單個 輸出模塊26c。
現在參考圖4更詳細地描述輸入部件22的靈活性。
輸入部件22包括一個或更多個I/O底板部分和端接部件22，、 22"、 22"，等。例如，具有三個模塊22a、 22b、 22c的三重部分22，可以用於高 可用性要求，具有兩個模塊22d、 22e的雙重部分22，，可以被提供用於容 錯應用，而具有單個模塊22f的單一部分22"，可以提供用於故障安全應用。 可以向端接部件提供不同類型的現場調節電路。例如，可以向部件22，提 供24V直流現場調節電路41，可以向部件22"提供120V直流現場調節電 路42,並且可以向部件22，"提供4-20mA現場調節電路43。類似地，針 對輸出部件26示出了可能的配置。應當理解，可以存在I/0底板部分的多種結構以及具有各種不同數目的模塊和各種不同類型的現場調節電路 的端接部件，並且本發明不限於這些示例中示出的結構和端接部件。
在為了冗餘的目的，部件設置多於一個模塊的情況下，可以在工業過 程控制系統操作的同時以替換模塊替換有故障的模塊，這在本文也稱為聯 機替換(即可以在不必進行系統停機的情況下進行替換)。在不中斷過程 的情況下，對於單一部件，聯機替換是不可能的。在這種情況下，各種"保 持最後狀態"策略是可接受的，或者也可以將傳感器信號路由發送到系統 中其它地方的不同模塊。
在替換模塊變為有效之前，處理器部件使用來自並行模塊的數據配置 該替換處理器模塊。
現場調節電路41、 42、 43將從傳感器接收的信號變換成希望的電壓 範圍，並且根據需要將該信號分配到輸入模塊。取決於輸入端接部件的結 構，每個現場調節電路41、 42、 43還連接到可以與所有其它的地逐個通 道地獨立隔離的現場電源和現場迴路(fiddreturn)(或者地)。因為獨立 通道隔離最靈活，所以獨立通道隔離是優選結構。現場調節電路41、 42、 43包括簡單的非有效部分並且不是聯機可替換的。
圖5和圖6示出這裡描述的體系結構的靈活性，示出用於產生具有高 可用性要求的信號的三重系統的不同結構。參考圖5，三模塊輸入部件51 經由端接部件54中的現場調節電路從傳感器50接收信號。現場調節電路 54將該信號變換成希望的電壓範圍並將該信號分配給三個同樣的輸入模 塊53a、 53b、 53c。每個輸入4莫塊對該信號進行處理，並且各結果被發送 到三選二表決器52以產生由其決定的結果信號。
參考圖6，同樣的傳感器60a、 60b、 60c每個都經由端接部件64a、 64b、 64c中相應的現場調節電路發送信號到相應的單一部件61a、 61b、 61c。每個輸入模塊63a、 63b、 63c都處理該信號並將輸出發送到三選二 表決器62以產生由其決定的信號。應當理解，除了這裡所述的之外，可 能存在許多改變和結構。
圖7示意性示出根據本發明的輸出模塊。
輸出模塊70包括電源饋送合併器71 、第 一現場可編程門陣列(FPGA) 和場效應電晶體(FET )驅動器72、第二 FPGA和FET驅動器73。驅動 器72、 73控制多個通道，其中每個通道都驅動負載(未示出)，每個通道 包括連接到相應反向阻斷電路76的通道故障安全開關75，每個反向阻斷電路76由相應的電荷泵驅動(為了清楚僅僅示意性示出三個通道)。
應當理解，將控制邏輯合併到FPGA中不是本發明的核心，而僅僅 是有利的實現。在不背離由所附權利要求書限定的本發明範圍的情況下， 該邏輯同樣也可以在專用集成電路(ASIC )或者通用微型計算機中實現。
通道中各個點處的電流和電壓由兩排電流放大器監測器和A/D轉換 器77a、 77b以及兩排電壓監測器和A/D轉換器78a和78b監測。在本發 明的優選實施例中，具有由八個通道故障安全開關75及相關反向阻斷電 路76為其工作的八個輸出通道。
第一 FPGA和FET驅動器72產生多個信號721，所述多個信號721 中的每一個驅動每個開關75中的第一 FET 801。第二 FPGA和FET驅動 器73產生多個信號731，所述多個信號731中的每一個驅動每個開關75 中的第二FET 802。
每個電壓監測信號781和每個電流監測信號771被反饋到第一 FPGA 和FET驅動器72,每個電壓監測信號782和每個電流監測信號772 M 饋到第二 FPGA和FET驅動器73,其中各個功能根據這些信號執行。
在本發明的優選實施例中，能夠自動測試通道故障安全開關75。 FPGA和FET驅動器72、 73之一被指示;^序列，從而處於測試的通道 被部分驅動到與當前被命令處於的狀態相反的狀態。通道電流和電壓由電 流放大器監測器77a、 77b和電壓監測器78a、 78b連續監測，電流放大器 監測器77a、 77b和電壓監測器78a、 78b結合FPGA和FET驅動器72、 73中的硬體邏輯確定通道故障安全開關75中的FET 801、 802是否已達 到用於測試的希望的最終狀態。
圖8示出FPGA和FET驅動器72。 FPGA和FET驅動器72包含控 制多個FET驅動82的FPGA81。為了清楚，在該示例性圖示中僅僅示出 三個驅動器82，在優選實施例中，有8個驅動器使用相應的信號721驅 動每個通道故障安全開關75中的每個頂部FET ( 801,圖7 )。來自FPGA 81的使能信號812被用於控制多個FET驅動器82。當使能信號812有效 時，FET驅動器82被使能，並且當使能信號812不是有效時，FET驅動 器82被禁止。
圖9更詳細地示出FET驅動器82,但是為了清楚，省略了接收使能 信號812並產生停機信號911的使能電路。使用來自FPGA 81的兩個信 號，即斜坡信號841和命^Ht號811來驅動FET驅動器81。命令信號811經由電阻器122被施加到運算放大器121。斜坡信號841 經由電容器123被施加到運算放大器121。
命令信號841和斜坡信號811在通道"接通"時通常都被設置為"0"， 並且在通道"關斷"時通常都被設置為"1"。
再次參考圖8， FPGA包含控制器85,該控制器85在經由命令線851 接收到斜坡測試命令時發送對應的命令到斜波義生器84，以使斜坡發生 器84激活發送到FET驅動器82的斜坡信號841，進而使FET驅動器82 產生傾斜驅動信號721。傾斜驅動信號72lM送到FET801。如稍後將 參考圖10和圖11所述,取決於是否部分接通處於關斷的FET801以!HiE 該FET 801能夠被接通，或者部分關斷FET 801以發汪該FET 801能夠 被關斷，傾斜驅動信號可以上升或者下降。
對於FPGA和FET驅動器72，比較器83接收來自電流放大器監測 器77a的監測到的電流信號771和來自電壓放大器監測器78a的監測到的 電壓信號781。
對於FPGA和FET驅動器73，比較器83接收來自電流放大器監測 器77b的監測到的電流信號772和來自電壓放大器監測器78b的監測到的 電壓信號782。
如果監測到的電壓或者監測到的電流達到比較器83的寄存器中設置 的預定最大值或最小值，則通過使斜坡發生器84停止激活斜坡信號841 來結束測試。
參考圖10，針對在測試前處於"接通"狀態的通道圖示該方案的操 作。最初，命令信號811和841都處於穩定狀態"0"情形。在經由控制 器85接收到測試命令時，通過將命令信號811上的高頻脈衝寬度調製 (PWM)的或者等效脈衝比調製(PRM)的斜坡信號施加到FET驅動 器82， FET驅動柵極電壓信號傾斜上升。
將高頻斜坡信號811的佔空比(或者邏輯"1"密度)增加，直到比 較器83檢測到已經達到預定最大值或最小值或者斜坡信號已經達到穩定 邏輯"1"(這發生在高頻斜坡信號811的佔空比以預定速率增加時的預定 時間之後)。
在圖10所述的示例中，柵極驅動電壓信號721具有起始值-IOV， 得到的監測到的電壓781初始為23V並且得到的監測到的電流771初始 為1A。當高頻斜坡信號811由運算放大器121接收時，柵極驅動信號721開始上升，因而監測到的電壓781和監測到的電流771開始下降。在該示 例中，預定電壓閾值100 ^L設置為16V,而預定電流閾值101 ^^殳置為 750mA。圖示示出在監測到的電壓781達到預定電壓閾值100之前監測到 的電流771達到預定電流閾值101。此時測試結束並且高頻斜坡信號811 停止，使柵極驅動信號721回到其原始起始值。
現在參考圖11,針對在測試開始前處於"關斷"狀態的通道圖示該 方案的操作。最初，命令信號811和841都處於穩定狀態'T，情形。在 經由控制器85接收到測試命令時，通過將高頻脈衝寬度調製(PWM)的 或者等效脈衝比調製(PRM)的斜坡信號811施加到FET驅動器82，驅 動電壓信號721傾斜下降。
將高頻斜坡信號811的邏輯"0"密度增加，直到比較器83檢測到已 經跨越了電流或電壓閾值或者已經超過預定時間限制(即斜坡信號811達 到穩定狀態邏輯"0")。
在圖ll所示的示例中，柵極驅動電壓信號721具有起始值0V，得到 的監測到的電壓781初始為OV並且得到的監測到的電流771初始為0A。 當高頻斜坡信號811由運算放大器121接收時，柵極驅動信號721開始下 降，因而監測到的電壓781和監測到的電流771開始上升。在該示例中， 預定電壓閾值IOO，被設置為3V，而預定電流閾值IOI，被設置為50mA。 圖示示出在監測到的電流771達到預定電流閾值IOO，之前監測到的電壓 781達到預定電壓閣值101，。此時測試結束並且高頻斜^:信號811停止， 使柵極驅動信號721回到其原始起始值。
應當理解，為正確操作該測試模式，在開始測試序列之前，通道故障 安全開關75中的其它FET必須被設置為"接通"狀態，優選有it^/過 流陷阱就緒。
當測試處於"關斷"的通道時，在通道和現場故障測試期間，希望避 免將輸出通道完全通電，甚至是短暫通電。使用如上所述的部分接通測試 允許在通道處於"關斷"時檢測短路開關故障。
應當理解，雖然參考FPGA說明了本發明，但是本發明同樣能夠使 用離散的邏輯部件或ASIC來實現。
如圖12所示，反向阻斷電路76包括反向阻斷電晶體91，該反向阻 斷電晶體91為高電流N溝道MOSFET。使用由位於FPGA和FET驅動 器73中的控制電路產生的電荷泵信號732驅動反向阻斷電晶體91。流過電晶體91的電流和電晶體91上的電壓經由A/D轉換器通道和放大器 77b 、 78b被監測並發送到FPGA和FET驅動73。
當檢測到反向電流流入數字輸出時，則反向阻斷電晶體91被關斷 (turn off),以斷開到外部電源的連接。
使用低電壓電荷泵74產生反向阻斷電晶體所需的正導通偏置電壓筒 化了輸出模塊的電源要求。
圖12示出傳統電荷泵(有時稱為二極體-電容器倍壓器)的筒單的 低電壓實現。電荷泵信號732的每次轉變將一些電荷從方波驅動器傳送到 由開關二極體94、 95限制的輸出電容器93。
當要對通道故障安全開關75進行通道診斷測試時也可以關斷反向阻 斷電晶體91。通過將反向阻斷電晶體91關斷並檢查通道電壓的變化，反 向阻斷電晶體91自身也可以針對接通通道被周期性地測試。與槺極串聯 的兩個高電阻電阻器96、 97和>^柵極到源極的齊納二極體(Zener diode) 98 —起使得在通道處於關斷狀態時將反向阻斷電晶體91下拉到0V。
在電路中包括由低正向壓降肖特基功率二極體組成的備用二極體 92，以在反向阻斷電晶體91故障或者驅動柵極的電荷泵路徑出現故障的 情況下允許^M乍。如果只有一個或者少量的通道處於該故障狀況，則能夠 容忍引起的溫度升高。
本發明優選實施例的另 一方面是保護數字輸出通道及其負載不受過 壓瞬時的影響。現在將參考圖13更詳細地描述瞬時抑制模塊99。
瞬時抑制模塊99經由反向阻斷電晶體91接收通道輸出信號753，並 且提供信號761以驅動通道負載，並提供信號762給電壓監測和A/D轉 換器78b。該模塊包括串聯的兩個雪崩二極體131、 132,以及兩個電阻器 133、 134,其中電阻器133、 134中每個與一個雪崩二極體並聯並且跨這 兩個電阻器形成分壓器。
這使得在通道處於通電狀態時關於短路故障連續監測雪崩二極體。
短路故障是這類設備的主要故障模式，因此得到的診斷覆蓋 (diagnostic coverage)是#^"益處的。
在圖10所示的測試序列期間，當通道處於"接通，，狀態並且正在進 4亍被斷電能力的測試時，反向阻斷電路76可以如上所述用於在開始測試 序列之前斷開通道故障安全開關75與通道負載之間的連接。這使得即使在其它並聯通道正對負載進行通電時也能夠測試通道被斷電的能力。
因此，當驅動信號721傾斜上升並且被測試的FET801、 802開始關 斷時，自診斷"關斷測試"電阻器33上的測量電壓752將如圖IO所示那 樣下降，以指示FET801、 802^L成功斷電。該電壓降取決於負載電流， 並且同樣適用於另 一輸出通it^並聯負載進行通電的情況。
作為預防未被測試的輸出通道的潛在斷路故障以及防止負載的不適 當斷電的前提，比較器83可以用於!Hi在進行測試的輸出通道被關斷時 負載電壓保持不變。
如此限制的情況下，進行測試的輸出通道可以僅僅被指示一次關斷一 個開關並且!Hi當反向阻斷電路斷開通道故障安全開關75與通道負載之 間的連接時頂部VMON信號的衰減。
應當理解，為了清楚而在不同實施例中描述的本發明的有些特徵也可 以以組合的方式在單個實施例中提供。相反，為了簡潔而在單個實施例中 描述的本發明的各個特徵也可以分開提供，或者以任何適當的組合提供。
應當認識到，在不背離由所附權利要求書限定的本發明的範圍的情況 下，可以對上述部件的構造和布置進行各種改變、變型和/或添加。
權利要求
1.一種裝置(70)，包括包括電晶體(91)的輸出通道，所述電晶體(91)具有柵極(72，73)、源極和漏極並且被配置成以取決於施加到所述柵極(72，73)的柵極驅動信號(721)的負載電壓和負載電流驅動負載；驅動器(72，73)，其產生所述柵極驅動信號(721)；以及處理器(24)，其控制所述驅動器(72，73)，並且被連接以接收指示所述負載電壓和所述負載電流的信號；所述處理器(24)被布置成控制所述驅動器(72，73)以在預定時間間隔內使所述柵極驅動信號(721)從起始值開始單調變化；監測所述負載電流；監測所述負載電壓；以及在所述負載電壓達到預定電壓閾值、所述負載電流達到預定電流閾值或所述預定時間間隔終止的至少一種情況下，使所述柵極驅動信號(721)返回到所述起始值。
2. 根據權利要求1所述的裝置，其中，所述驅動器(72， 73)包括 接收命令信號(841)和斜坡信號(811)的運算放大器(121 )，在要產生 單調變化的柵極驅動信號(721)時，所述斜坡信號(811)為高頻脈衝信 號。
3. 根據權利要求1所述的裝置，所述輸出通道還包括瞬時抑制模塊 (99)，所述瞬時抑制模塊(99)包括串聯的兩個雪崩二極體(131， 132),以及與所述各雪崩二極體(131， 132)並聯並且形成跨所述各雪崩二極體 (131, 132)的分壓器的兩個電阻器，其中，所述處理器還在^Mt上被布 置成使用監測到的負載電壓檢測所述各雪崩二極體(131， 132)的短路故 障。
4. 根據權利要求1所述的裝置，其中，所述輸出通道還包括反向阻 斷電路(76)和與所述負載並聯的測試電阻器(33)，其中，在操作中， 所述處理器(24 )使所述反向阻斷電路(76 )斷開所述通道與所述負載之 間的連接；控制所述驅動器(24)以設置所述柵極驅動信號(721)起始值以使所述負載被通電，以單調地改變所述柵極驅動信號(721)以使所述負載 變成部分斷電；以及監測所述測試電阻器(33)上的電壓。
5. 根據權利要求1所述的裝置，其中，所述柵極驅動信號起始值使 所述負載斷電，並且單調變化的所述柵極驅動信號使所述負載變成部分通 電。
6. 根據權利要求1所述的裝置，被配置成斷開所述輸出通道與所述 負載之間的連接，並監測測試電阻器(33)上的電壓。
7. 根據權利要求1所述的裝置，還包括被配置成接收第二柵極驅動 信號的第二柵極(72， 73)。
8. 根據權利要求7所述的裝置，其中，在不與所述預定時間間隔交 疊的第二預定時間間隔內，將發送到所述第二柵極(72， 73)的所述第二 柵極驅動信號從第二起始值開始單調變化。
9. 根據權利要求8所述的裝置，其中，所述第二預定時間間隔和所 述第二起始值具有通常與所述預定時間間隔和所^始值相似的值。
全文摘要
用於測試和保護數字輸出電路的方法和裝置。本發明涉及測試和保護輸出模塊。本發明提供用於測試輸出通道的方法和裝置，該輸出通道包括電晶體，該電晶體具有柵極、源極和漏極並且以取決於施加到所述柵極的柵極驅動信號的負載電壓和負載電流驅動負載，該方法包括步驟確定電壓閾值；確定電流閾值；在預定時間間隔內使所述柵極驅動信號從起始值開始單調變化；監測負載電流；監測負載電壓；以及在負載電壓達到電壓閾值或者負載電流達到電流閾值或者預定時間間隔終止的情況下，使柵極驅動信號回到所述起始值。
文檔編號G05B23/02GK101639697SQ20091000469
公開日2010年2月3日 申請日期2009年2月27日 優先權日2008年2月29日
發明者託馬斯·布魯斯·馬爾, 傑拉爾德·羅伯特·克裡奇, 羅伯特·西德尼·奧德 申請人:Ics三重技術有限公司