改進的高品質因數電容器的製作方法
2023-08-03 07:34:56
專利名稱：改進的高品質因數電容器的製作方法
技術領域：
本發明總體上涉及半導體器件的製造。特別是本發明給出了用於製造半導體器件上高品質電容器的新設計技術。
諧振電路或元件的品質因數(即電氣工程符號Q)被定義為存儲在無功部分例如電容中的能量，與消耗在有功部分的能量之比。對於一些簡單的電阻-電感-電容電路，電感和電容器存儲能量而電阻消耗一些能量。直觀上，如果電阻大，任何起始振蕩將會快速衰減為零。小的電阻將電路振蕩保持較長。對於電容器，Q被定義為 如方程(1)中所見，Q與電阻成反比。涉及電容器品質因數的主要部分是器件內固有的串聯電阻。為了獲得高Q，電容器中的電阻，如方程(1)所示，應最小化。
在現有技術中，如
圖1所示，描述了一種電容器設計，在此，幾乎相同面積的頂部和底部導電極板側向偏置，以便於底板上的接點穿過半導體層。在現有技術中，串聯電阻主要歸因於頂板和底板接點間的有效距離。
因此，需要提出一種減少接點間距離的新設計，則它減少如方程(1)中所示的電容器本徵的有功部分。當串聯電阻的減少得以實現時，電容器的品質因數被優化。
本發明的目的在於提出一種用於半導體器件上電容器的新設計技術。
本發明的另一目的在於提出一種改善電容器品質因數的新設計技術。
本發明的另一目的在於提出一種減少電容器本徵串聯電阻的新設計技術。
本發明的另一目的在於提出一種提供低成本製造的新設計技術。
根據本發明的一實施例，用於電容器的一種改進的設計技術，該電容器包括至少一個底部導電極板；一與該至少一個底部導電極板連接的介電層；多個與該介電層連接的頂部導電極板；與該至少一個底部導電極板連接的多個金屬接點，其中，該多個接點中的至少一個位於由多個頂部導電極板中的兩個產生的空隙之間；以及與該多個頂部導電極板連接的第二多個金屬接點。
根據本發明的另一實施例，底部導電極板可為一單塊板。
根據本發明的另一實施例，底部導電極板可為多個導電極板。
根據本發明的另一實施例，用於高Q值電容器的一種改進的設計技術，該電容器包括一底部導電極板；一與介電層連接的頂部導電極板，其中頂部導電極板包括多個小孔；多個與底部導電極板連接的金屬接點，其中多個金屬接點中的至少一個穿過多個小孔中的至少一個而不與頂部導電極板接觸；第二多個與頂部導電極板連接的金屬接點。
本發明上述的和其它的目的、特徵和優點將通過以下結合附圖對本發明更具體的優選實施例的說明中得以明確。
圖1為現有技術的圖示。
圖2為本發明一實施例的剖面圖。
圖3為本發明第二實施例的剖面圖。
圖4A為本發明第三實施例的斜示圖。
圖4B為本發明第三實施例的頂視圖。
參照圖2，其示出了一種用於高品質因數電容器100的改進的設計技術。改進的設計技術包括一電容器，其具有沉積在場氧化物5上的共用底板10，多個頂板20以及底板10和頂板20間的共用介電層30。導電材料的頂板20採用已知的光刻和刻蝕技術成行或帶狀排列。
非導電層50，圖中所示為一單層，但它可能是幾個非導電層的合併，填充頂板20的導電帶之間的通路並覆蓋頂板20以便將底板10和頂板20相互隔離並與後續的導電層絕緣。每個頂板20具有一個或多個金屬接點45，而底板10具有多個經由頂板帶20形成的通路穿透介質層30和非導電層50的接點40。金屬接點40和45可與電路的其餘部分連接。
參照圖3，在此類似標號對應於類似元件，用於高Q值電容器100的改進的設計技術的第二實施例包括場氧化物5上的多個底板11，多個頂板20以及底板11和頂板20間的共用介電層30。導電材料的底板11和頂板20成行或帶狀排列。非導電層50，圖中所示為一單層，但如前一實施例中所述可能是幾個非導電層的合併，填充頂板20的導電帶之間的通路並覆蓋頂板20，以便將底板11和頂板20相互絕緣並與後續的導電層絕緣。
每個底板11與一個或多個金屬接點40連接，接點40經多個頂板20之間產生的通路中的小孔穿透介質層30和非導電層50。金屬接點45與頂板20連接。金屬接點40和45同樣可採用半導體製造領域的技術人員已知的各種技術與電路的其餘部分連接。
參照圖4A，在此相同標號代表相同元件，用於高Q值電容器100的改進的設計技術的另一實施例包括一電容器，其具有單一底板10、具有多個小孔25和多個表面金屬接點45的單一頂板22以及底板10和頂板22之間的共用介電層30。在前面實施例中所述的保護性非導電層50存在但未示出。
頂板22中的小孔25允許金屬接點40(未示出)與底板10接點而不與頂板22接點或短路。藉助下述某一製造技術，例如當頂板22為多晶矽，而底板10為襯底(即MOS電容器)時，表面金屬接點45定位於場島(fieldisland)46上，即絕緣材料如二氧化矽的薄膜。
小孔25，如圖4A和4B所示，為矩形形狀，但那些本領域的技術人員將認識到其它多邊或圓的幾何圖形是可能的。金屬接點40(未示出)和45隨後採用半導體製造領域的技術人員已知的各種技術與電路的其餘部分連接。
上述每個實施例中，除圖2用作下述每種構造形式的對比，底板10、頂板20和介電層30的組成可根據應用變化。在一種構造形式中底板10為沉積在氧化的單晶矽襯底上的多晶矽層。介電層30，其特性在下面描述，位於形成底板10的多晶矽層上。頂板20為沉積在介電層30上的第二多晶矽層。
在第二種構造形式中底板10為一被摻雜以提供電容特性的單晶矽襯底。介電層30再次位於底板10上。頂板20包括沉積在介電層上的多晶矽層。
在第三種構造形式中底板10為一沉積在氧化的單晶矽層上的多晶矽層，該單晶矽層沉積在氧化的單晶矽襯底上。介電層30位於底板10上。頂板20為金屬成分，即鋁、銅或其它導電金屬，它沉積在介電層30上。
在第四種構造形式中，底板10為一單晶矽襯底，經摻雜以提供電容特性。介電層30也位於底板10上。頂板20為金屬成份，即鋁、銅或其他導電金屬，其沉積在介電層30上。
以上各種不同構造形式中所述的多晶矽層(aka polysilicon,aka poly)為半導體型材料，該材料可能表現或可能不表現作為結晶結構一部分的非晶態特徵。以上結構中所述的介電層可包括二氧化矽、氮化矽、氮氧化物，或其任意組合。此外，本發明可預期半導體材料即多晶矽和導電材料即金屬的另外構造形式，用於形成實現基本上相同結果的底板和頂板和介電層(例如絕緣體上的矽)。
在半導體工藝領域中熟知的光刻和刻蝕技術可被用於構2-4中所示的底板10和頂板20，包括例如條帶、通路和小孔的設計技術。電容器100的這些獨特的設計特徵限制了與頂板20(或多個頂板22)有關的金屬接點45和與底板10(或多個底板11)有關的金屬接點40之間的距離，由此降低了本徵有功部分並改善了電容器100的品質因數。
雖然本發明參照一優選實施例對其特別示出和說明，但本領域的技術人員將明白，可實現其中形式和細節的變化而不偏離本發明的精神和範圍。
權利要求
1．一種改進的高品質因數電容器，包括至少一個底部導電極板；一與至少一個底部導電極板連接的介電層；與介電層連接的多個頂部導電極板；與該至少一個底部導電極板連接的多個金屬接點，其中該多個接點的至少一個位於由該多個頂部導電極板中的兩個產生的空隙之間；以及與多個頂部導電極板連接的第二多個金屬接點；其中，電容器實現在一單一、單片集成電路上。
2．按照權利要求1的電容器，其中，所述至少一個底部導電極板為從由多晶矽和單晶矽襯底組成的組中選出的一種材料。
3．按照權利要求1的電容器，其中，所述介電層為從由二氧化矽、氮化矽和氮氧化物組成的組中選出的一種材料。
4．按照權利要求1的電容器，其中，所述多個頂部導電極板為從由多晶矽和金屬組成的組中選出的一種材料。
5．按照權利要求1的電容器，其中，所述至少一個底部導電極板包括一單一導電極板。
6．按照權利要求1的電容器，其中，所述至少一個底部導電極板包括多個底部導電極板。
7．按照權利要求6的電容器，其中，所述多個底部導電極板被構造為導電材料的條帶。
8．按照權利要求7的電容器，其中，所述多個底部導電極板藉助介電材料相互分離。
9．按照權利要求8的電容器，其中，所述多個底部導電極板中的每個與所述第一多個金屬接點中的一個連接。
10．按照權利要求1的電容器，其中，所述多個頂部導電極板被構造為導電材料帶。
11．按照權利要求10的電容器，其中，所述多個頂部導電極板藉助介電材料相互分離。
12．按照權利要求11的電容器，其中，所述多個頂部導電極板中的每個與所述第二多個金屬接點中的一個連接。
13．按照權利要求1的電容器，其中，電容器的本徵串聯電阻被減小。
14．按照權利要求1的電容器，其中，電容器的品質因數被改善。
15．按照權利要求1的電容器，其中，電容器實現在一單一、單片集成電路上。
16．一種改進的高品質因數電容器，包括一底部導電極板；一與至少一個底部導電極板連接的介電層一與介電層連接的頂部導電極板，其中頂部導電極板包括多個小孔；與底部導電極板連接的多個金屬接點，其中該多個金屬接點中的至少一個穿過該多個小孔中的至少一個而不與頂部導電極板接點；以及與頂部導電極板連接的第二多個金屬接點；其中，電容器實現在一單一、單片集成電路上。
17．按照權利要求16的電容器，其中底部導電極板為從由多晶矽和單晶矽襯底組成的組中選出的一種材料。
18．按照權利要求16的電容器，其中，所述介電層為從由二氧化矽、氮化矽和氮氧化物組成的組中選出的一種材料。
19．按照權利要求16的電容器，其中，所述頂部導電極板為從由多晶矽和金屬組成的組中選出的一種材料。
20．按照權利要求16的電容器，其中，電容器的本徵串聯電阻被減小。
21．按照權利要求16的電容器，其中，電容器的品質因數被改善。
22．按照權利要求16的電容器，其中，電容器實現在一單一、單片集成電路上。
全文摘要
一種改善的高品質因數電容器件被實現在一單一、單片集成電路上。新的設計技術通過藉助減少頂部和底部導電極板的金屬接點之間的距離減少電容器本徵電阻改善電容器的品質因數(Q)。設計技術需要將電容器的頂部導電極板設計為帶狀以便底部導電極板的金屬接點進入帶間並穿過介電層。另一選擇,小孔可被刻蝕進入頂部導電極板以便金屬接點穿過小孔並與底部導電極板連接。
文檔編號H01L21/768GK1289451SQ99802390
公開日2001年3月28日 申請日期1999年11月24日 優先權日1998年11月25日
發明者薩姆·E·亞歷山大, 蘭迪·L·約克, 羅傑·聖阿曼德 申請人:密克羅奇普技術公司