一種通用fifo接口測試設備和系統的製作方法
2023-08-03 06:33:41
專利名稱：一種通用fifo接口測試設備和系統的製作方法
技術領域：
本發明涉及一種測試設備，更具體地說，涉及一種可對FIFO接口進行測試的通用FIFO接口測試設備和系統。
背景技術：
在各種類型電子設備的設計中，常常會需要設備帶有FIFO接口，但所設計FIFO接口的測試卻非常困難。對具有輸出功能的FIFO接口，在設備將數據送入FIFO接口後，數據是否被正確送入，目前只能通過示波器或邏輯分析儀進行簡單的測試，而對於需傳輸大量數據的進一步功能、性能測試，只有在與其配套的可對FIFO中的數據進行讀取的相關設備研製完成後才能有效地進行，而這種相關的設備開發會對設備的研製進度造成不良的影響；對於具有輸入功能的FIFO接口，在與其配套的可將數據寫入FIFO中的相關設備研製完成前，對FIFO接口的測試幾乎是不可能的。
發明內容
本發明的目的在於提供一種發明基於PC機的通用FIFO接口測試設備和系統。
為了實現上述目的，本發明提供一種通用FIFO接口測試設備，連接於計算機的PCI總線和用戶FIFO接口之間，包括一個PCI接口模塊，用於與計算機PCI總線的連接；一個用戶接口模塊，用於與用戶FIFO接口的連接；其中，所述用戶接口模塊包括PCI命令解碼單元，用於將PCI命令轉換成用戶接口模塊和用戶FIFO接口可識別的命令格式；總線尋址單元，用於尋找存放數據的計算機寄存器的地址；寫操作單元，用於將數據寫入帶FIFO接口的用戶設備；讀操作單元，用於從用戶FIFO接口中讀取數據。
所述PCI接口模塊為標準PCI接口晶片。
所述PCI接口模塊由如下模塊組成PCI邏輯核模塊，用於與PCI總線的會話；總線配置模塊，用於實現PCI總線的配置空間。
所述設備用FPGA晶片實現。
利用上述的FIFO接口測試設備，本發明還提供一種FIFO接口測試系統，用於測試一用戶FIFO接口，包括一個計算機與一個前述的FIFO接口測試設備，該FIFO接口測試設備與計算機通過PCI總線連接。所述計算機包括動態寫模塊，用於向所述FIFO接口測試設備發送一動態寫命令；動態讀模塊，用於向所述FIFO接口測試設備發送一動態讀命令；靜態寫模塊，用於向所述FIFO接口測試設備發送一靜態寫命令；靜態讀模塊，用於向所述FIFO接口測試設備發送一靜態讀命令；時間間隔設置模塊，用於動態讀寫過程中數據包發送或接收的時間間隔；狀態讀取模塊，用於讀取並顯示用戶FIFO接口的狀態；判斷模塊，用於判斷用戶FIFO接口的狀態是否大於或等於半滿。
本發明的FIFO接口測試設備和系統可對用戶設備的FIFO接口進行動態和靜態的讀寫測試，且可以對數據發送速度進行調節，從而對用戶設備的FIFO接口進行全面的測試。本發明的FIFO接口測試設備和系統具有通用性，不依賴於用戶設備，因此可在用戶設備的任何研製和設計階段對其FIFO接口進行測試，提高了用戶設備的研製和設計進度。
圖1是本發明的FIFO接口測試設備的的應用場景示意圖；圖2是本發明的FIFO接口測試設備的一個實施例；圖3是本發明的FIFO接口測試設備的另一個實施例；圖4是採用本發明的FIFO接口測試設備對用戶設備的FIFO接口的測試流程圖。
具體實施例方式
下面結合附圖和具體實施方式
對本發明作進一步詳細描述。
如圖1所示，本發明的FIFO接口測試設備20在工作時連接於計算機的PCI總線10和用戶設備的FIFO接口40之間。該FIFO接口測試設備20最後成形為插卡的形式，從而可直接插在計算機的PCI總線10上。該FIFO接口測試設備20與用戶設備的FIFO接口40之間用電纜30進行連接，該電纜30包括數據線、讀寫控制線和狀態線，以便在接口測試設備20和FIFO接口40之間傳送數據信號、控制信號和狀態信號，這一點將在下文中詳細說明。
圖2特別是在圖2中的虛框中示出了本發明的FIFO接口測試設備20的一個實施例。在該實施例中，測試設備20包括一個PCI接口模塊21和一個用戶接口模塊22。PCI接口模塊21可採用現有的標準PCI接口晶片或者Xilinx公司提供的PCIlogicCORE(PCI邏輯核)來實現，用於與PCI總線10的會話和PCI總線10的配置。用戶接口模塊22主要是用於實現用戶接口功能，包括對來自PCI接口模塊21的PCI信號進行解碼，驅動本設備工作，以及產生本測試設備20與測試目標(即用戶設備的FIFO接口40)之間聯機的接口信號。PCI接口模塊21和用戶接口模塊22可用FPGA晶片來實現。
如圖2所示，本發明接口測試設備20的PCI接口模塊21與計算機PCI總線之間通過雙向數據線71和雙向控制線72通信；PCI接口模塊21與用戶接口模塊22之間通過雙向線23通信，以傳送命令、數據、控制和/或狀態信號；用戶接口模塊22與用戶設備的FIFO接口40之間通過雙向數據線31、讀寫控制線32和狀態控制線33，以便在用戶接口模塊22與用戶設備的FIFO接口40之間傳送數據信號、讀寫控制信號和用戶狀態信號。雙向數據線31、讀寫控制線32和狀態控制線33均包含在圖1中的電纜30中。
事實上，如本領域的技術人員所熟知的，圖2中的PCI接口模塊21可用兩個功能模塊來實現，一個模塊用於與PCI總線的會話，另一個模塊用於PCI總線的配置。據此，圖3特別是在圖3中的虛框中示出了本發明的FIFO接口測試設備20的另一個實施例。在該實施例中，測試設備20包括PCI邏輯核模塊211、總線配置模塊212和用戶接口模塊22。其中，PCI邏輯核模塊211負責與PCI總線10的會話，所有的PCI信號都將被其封裝，用戶無法直接訪問；總線配置模塊212用於實現PCI總線的配置空間，其功能是對整個PCI設備進行寄存器配置，其中最為關鍵的PCI配置空間包括設備ID和發行商的ID，基地址寄存器，PCI配置頭等。用PCI邏輯核模塊211和總線配置模塊212來實現圖2中的PCI接口模塊21好處是可以將用戶接口模塊22與PCI邏輯核模塊211和總線配置模塊212一起用一個FPGA晶片來實現，按照各模塊的邏輯功能實現邏輯設計，降低簡化設計難度。
圖3中實現接口測試設備20的FPGA晶片是利用Xilinx公司已公開的IP核PCI邏輯核(PCI logiCORE)技術，IP核是比較簡單的實現現有成熟模塊的方法，通過IP核設計的程序一般都得到了較為深入的優化，它能大大簡化設計的難度。本發明最終的設計實現，就是使用了IP核，通過對其參數和埠進行配置，實現PCI接口主要邏輯設計。如圖3所示，在完成所有FPGA晶片邏輯設計後，通過FPGA配置數據下載接口50，並通過電源模塊60加電後，即可構成具有專用功能的集成電路。
如圖3所示，本發明接口測試設備20的PCI邏輯核模塊211與計算機PCI總線之間通過雙向數據線71和雙向控制線72通信；PCI邏輯核模塊211和總線配置模塊212之間單向控制線24通信；PCI邏輯核模塊211與用戶接口模塊22之間通過雙向線23通信，以傳送命令、數據、控制和/或狀態信號；用戶接口模塊22與用戶設備的FIFO接口40之間通過雙向數據線31、讀寫控制線32和狀態控制線33，以便在用戶接口模塊22與用戶設備的FIFO接口40之間傳送數據信號、讀寫控制信號和用戶狀態信號。雙向數據線31、讀寫控制線32和狀態控制線33均包含在圖1中的電纜30中。
圖2和圖3中的用戶接口模塊22用於實現帶FIFO的用戶接口功能，主要包括對來自PCI接口模塊21(圖2)或PCI邏輯核模塊211(圖3)的PCI信號進行解碼，驅動本設備20工作；產生本設備20與用戶設備的FIFO接口40之間聯機的接口信號，包括數據線31、讀寫控制線32和狀態控制線33。
為了實現上述功能，用戶接口模塊22一般包括以下單元PCI命令解碼單元將PCI命令轉換成用戶接口模塊22和用戶設備的FIFO接口40能夠識別的命令格式；總線尋址單元尋找存放數據的計算機寄存器的地址；寫操作單元將數據寫入帶FIFO接口的用戶設備；讀操作單元從用戶設備的FIFO接口讀取數據。
本發明的接口測試設備20工作時，用戶接口模塊22接收來自於PCI接口模塊21(圖2)或PCI邏輯核模塊211(圖3)的PCI命令，由PCI命令解碼單元對PCI命令進行解碼，轉換為用戶接口模塊22和用戶設備的FIFO接口40能夠識別的命令格式，根據所得的命令，完成下一步的操作。若該PCI命令是讀操作命令，則在計算機中尋找可用的寄存器，將該寄存器與用戶設備的FIFO接口40直接相連，然後將用戶設備的FIFO接口40中的數據讀入計算機的該寄存器中。若該命令是寫操作命令，則在計算機中查找待傳送數據所在的寄存器地址，然後將該寄存器與用戶設備的FIFO接口40直接相連，將該寄存器中的數據寫入用戶設備的FIFO接口40。
將本發明的接口測試設備20分別與計算機的PCI總線10和用戶設備的FIFO接口40連接後，即可進行對用戶設備的FIFO接口40的測試。一個完整的測試系統還需要包括與接口測試設備20通過PCI總線10連接的計算機，一般來說，該帶有專用程序的計算機需要實現如下模塊類型選擇模塊，用於根據用戶指令選擇對用戶設備的FIFO接口40進行動態測試還是靜態測試；
方式選擇模塊，用於根據用戶指令選擇向用戶設備的FIFO接口40發送數據還是從用戶設備的FIFO接口40接收數據；動態寫模塊，用於向接口測試設備20發送一動態寫命令；動態讀模塊，用於向接口測試設備20發送一動態讀命令；靜態寫模塊，用於向接口測試設備20發送一靜態寫命令；靜態讀模塊，用於向接口測試設備20發送一靜態讀命令；時間間隔設置模塊，用於動態讀寫過程中數據包發送或接收的時間間隔；狀態讀取模塊，用於讀取並顯示用戶設備的FIFO接口40的狀態；判斷模塊，用於判斷用戶設備的FIFO接口40的狀態是否大於或等於半滿。
按照本發明的接口測試設備20及其與計算機組成的測試系統進行用戶設備的FIFO接口40測試的流程如圖4所示。在圖4中，首先由計算機中的狀態讀取模塊顯示用戶設備的FIFO接口40的初始狀態，然後由用戶通過類型選擇模塊和方式選擇模塊的選擇，啟動動態寫模塊、動態讀模塊、靜態寫模塊或靜態讀模塊中的一個模塊以向接口測試設備20發送相應的命令，從而啟動相應的動態寫、動態讀、靜態寫或靜態讀測試過程。下面結合圖4對這四種測試過程進行詳細描述。
1)靜態數據寫入的測試過程計算機通過PCI總線10發送一個靜態寫命令，該命令通過PCI接口模塊21(圖2)或PCI邏輯核模塊211(圖3)傳給用戶接口模塊22，用戶接口模塊22的解碼PCI命令單元解碼PCI命令，得出是靜態寫命令以後，用戶接口模塊22中的寫操作單元將相關寄存器中的數據通過計算機PCI總線10與PCI邏輯核模塊211之間的數據線71傳給PCI邏輯核模塊211，通過PCI邏輯核模塊211與用戶接口模塊22間的雙向線23傳給用戶接口模塊22並實現寫操作，即通過用戶接口模塊22與用戶設備的FIFO接口30之間的數據線31將數據一次寫入用戶設備的FIFO接口40。用戶設備的FIFO接口40將實時狀態信息(滿，半滿，非空)在計算機顯示模塊的作用下顯示。
2)靜態數據讀出的測試過程計算機通過PCI總線1O發送一個靜態讀命令，該命令通過PCI接口模塊21(圖2)或PCI邏輯核模塊211(圖3)傳給用戶接口模塊22，用戶接口模塊22的解碼PCI命令單元解碼PCI命令，得出是靜態讀命令以後，用戶設備的FIFO接口30中的狀態信息與數據分別通過用戶接口模塊22與用戶設備的FIFO接口30之間的狀態線33和用戶接口模塊22與用戶設備的FIFO接口40之間的數據線31一次傳遞給用戶接口模塊22，並可顯示接收的數據內容與狀態信息。
3)動態數據寫入的測試過程計算機通過PCI總線10發送一個動態寫命令，該命令通過PCI接口模塊21(圖2)或PCI邏輯核模塊211(圖3)傳給用戶接口模塊22，用戶接口模塊22的解碼PCI命令單元解碼PCI命令，得出是動態寫命令以後，用戶接口模塊22中的寫操作單元將相關寄存器中的數據通過計算機PCI總線10與PCI邏輯核模塊211之間的數據線71傳給PCI邏輯核模塊211，通過PCI邏輯核模塊211與用戶接口模塊22間的雙向線23傳給用戶接口模塊22，進行寫操作。用戶設備的FIFO接口40此時有狀態信息(滿，半滿，非空)，由計算機的判斷模塊對這些狀態信息加以判斷。當狀態信息是半滿或滿的時候，用戶設備不斷從用戶設備的FIFO接口40中讀取數據，與此同時，在計算機發送模塊的作用下，數據不斷從計算機中的寄存器中向用戶設備的FIFO接口40發送，直至數據發送完畢。在計算機的時間間隔設置模塊中還能夠設定數據發送時間間隔，以調整發送數據的平均傳輸速度，以達到速度可調這一目的。
4)動態數據讀出的測試過程計算機通過PCI總線10發送一個動態讀命令，該命令通過PCI接口模塊21(圖2)或PCI邏輯核模塊211(圖3)傳給用戶接口模塊22，用戶接口模塊22的解碼PCI命令單元解碼PCI命令，得出是動態讀命令以後，計算機中的判斷模塊測試用戶設備的FIFO接口40的狀態信息，若此時為半滿或者是滿，則計算機中的接收模塊調用用戶接口模塊22中的讀操作單元進行讀操作，將用戶設備的FIFO接口40中的數據通過用戶接口模塊22與用戶設備的FIFO接口40之間的數據線31傳遞給用戶接口模塊22，與此同時用戶設備向用戶設備的FIFO接口40存入數據。在用戶接口模塊22中的數據沿著PCI邏輯核模塊211與用戶接口模塊22間的雙向線23，PCI邏輯核模塊211，計算機PCI總線10與PCI邏輯核模塊211之間的數據線71最終寫入指定的接收文件。這一過程直到數據讀取完畢為止。在數據動態讀出過程開始之前，在計算機接收模塊中最好還可以設定接收數據總量。
權利要求
1.一種通用FIFO接口測試設備，連接於計算機的PCI總線和用戶FIFO接口之間，其特徵在於，包括一個PCI接口模塊，用於與計算機PCI總線的連接；一個用戶接口模塊，用於與用戶FIFO接口的連接；所述用戶接口模塊包括PCI命令解碼單元，用於將PCI命令轉換成用戶接口模塊和用戶FIFO接口可識別的命令格式；總線尋址單元，用於尋找存放數據的計算機寄存器的地址；寫操作單元，用於將數據寫入帶FIFO接口的用戶設備；讀操作單元，用於從用戶FIFO接口中讀取數據。
2.根據權利要求1所述的通用FIFO接口測試設備，其特徵在於，所述PCI接口模塊為標準PCI接口晶片。
3.根據權利要求1所述的通用FIFO接口測試設備，其特徵在於，所述PCI接口模塊由如下模塊組成PCI邏輯核模塊，用於與PCI總線的會話；總線配置模塊，用於實現PCI總線的配置空間。
4.根據權利要求3所述的通用FIFO接口測試設備，其特徵在於，所述設備用FPGA晶片實現。
5.一種FIFO接口測試系統，用於測試一用戶FIFO接口，其特徵在於，包括一個計算機與一個FIFO接口測試設備，該FIFO接口測試設備與計算機通過PCI總線連接；所述FIFO接口測試設備包括一個PCI接口模塊，用於與計算機PCI總線的連接；一個用戶接口模塊，用於與用戶FIFO接口的連接；其中，所述用戶接口模塊包括PCI命令解碼單元，用於將PCI命令轉換成用戶接口模塊和用戶FIFO接口可識別的命令格式；總線尋址單元，用於尋找存放數據的計算機寄存器的地址；寫操作單元，用於將數據寫入帶FIFO接口的用戶設備；讀操作單元，用於從用戶FIFO接口中讀取數據；所述計算機包括動態寫模塊，用於向所述FIFO接口測試設備發送一動態寫命令；動態讀模塊，用於向所述FIFO接口測試設備發送一動態讀命令；靜態寫模塊，用於向所述FIFO接口測試設備發送一靜態寫命令；靜態讀模塊，用於向所述FIFO接口測試設備發送一靜態讀命令；時間間隔設置模塊，用於動態讀寫過程中數據包發送或接收的時間間隔；狀態讀取模塊，用於讀取並顯示用戶FIFO接口的狀態；判斷模塊，用於判斷用戶FIFO接口的狀態是否大於或等於半滿。
全文摘要
本發明公開了一種通用FIFO接口測試設備和系統，該接口測試設備包括PCI接口模塊和用戶接口模塊。用戶接口模塊包括PCI命令解碼單元、總線尋址單元、寫操作單元、讀操作單元。本發明的FIFO接口測試系統包括FIFO接口測試設備和計算機，該計算機包括動態寫模塊、動態讀模塊、靜態寫模塊、靜態讀模塊、時間間隔設置模塊、狀態讀取模塊和判斷模塊。本發明可對用戶設備的FIFO接口進行動態和靜態的讀寫測試，且可以對數據發送速度進行調節。本發明的FIFO接口測試設備和系統具有通用性，不依賴於用戶設備，因此可在用戶設備的任何研製和設計階段對其FIFO接口進行測試，提高了用戶設備的研製和設計進度。
文檔編號G01R31/28GK1637684SQ20041007117
公開日2005年7月13日 申請日期2004年7月30日 優先權日2003年12月30日
發明者惠平, 李慧軍, 曹松, 孫輝先, 陳小敏, 孟憲元 申請人:中國科學院空間科學與應用研究中心