基於cpci總線的短波收發數位訊號處理電路的製作方法
2023-07-04 20:49:06
基於cpci總線的短波收發數位訊號處理電路的製作方法
【專利摘要】本發明公開了一種基於CPCI總線的短波收發數位訊號處理電路，包括1個FPGA晶片和1個DSP晶片，所述FPGA晶片和DSP晶片之間通訊連接，所述DSP晶片上設置有CPCI總線接口；所述FPGA晶片用於實現電路內部的邏輯控制、多路信號的上/下變頻及濾波處理和對外接口控制；所述DSP用於實現收發通道的信號處理，按照發射機控制協議控制發射機端的候選器、功放以及天調，按照接收機控制協議控制接收機的預選器。本發明提供的基於CPCI總線的短波收發數位訊號處理電路，能夠實現將收發功能合成到一個電路中。
【專利說明】基於CPCI總線的短波收發數位訊號處理電路
【技術領域】
[0001]本發明涉及一種基於CPCI總線的短波收發數位訊號處理電路，屬於電子電路設計技術。
【背景技術】
[0002]本發明是為短波收發一體化集成設備所設計的。在以往的短波大功率通信設備中，收、發信數位訊號處理電路是相互獨立的，體積大，佔用空間也多。市場上的收發數位訊號處理電路輸入輸出都是中頻信號，需要額外的混頻模塊；而市場上缺乏零中頻的短波數位訊號處理模塊，導致設備的集成度不高。隨著高性能的DSP和FPGA晶片的應用，可以實現集成度高的收發電路；通過成熟的CPCI技術，可推出擴展性強的收發數位訊號處理電路。
【發明內容】
[0003]發明目的:為了克服現有技術中存在的不足，本發明提供一種基於CPCI總線的短波收發數位訊號處理電路，將收發功能合成到一個電路上。
[0004]技術方案:為解決上述技術問題，本發明採用的技術方案為:
[0005]基於CPCI總線的短波收發數位訊號處理電路，該收發數位訊號處理電路接收外部頻率合成電路提供的時鐘信號、對外部射頻電路的中頻信號進行解調處理、將音頻信號通過零中頻技術調製成短波射頻信號並發送給外部射頻電路進行放大、通過CPCI總線與主控模塊通信；包括I個FPGA晶片和I個DSP晶片，所述FPGA晶片和DSP晶片之間通訊連接，所述DSP晶片上設置有CPCI總線接口 ；所述FPGA晶片用於實現電路內部的邏輯控制、多路信號的上/下變頻及濾波處理和對外接口控制，同時FPGA晶片將做業務功能所需的中音頻數據通過高速串口發送給外部的業務模塊、通過高速串口接收業務模塊的數據；所述DSP用於實現收發通道的信號處理，按照發射機控制協議控制發射機端的候選器、功放以及天調，按照接收機控制協議控制接收機的預選器。
[0006]具體來說，所述DSP晶片的收發通道的信號處理工作，具體包括發射通道的AD畸變補償濾波、發射通道的AGC調整、發射通道AM調製、發射通道合併等步驟，同時也完成接收通道的濾波、接收通道的數字AGC和接收通道的解調處理等步驟。所述FPGA晶片和DSP晶片實時交互處理數據。
[0007]優選的，所述FPGA晶片實現多路信號的上/下變頻及濾波處理所採用的器件分別為上變頻器和下變頻器實現，其中上變頻器採用AD9857、下變頻器採用HSP50216。
[0008]優選的，所述FPGA晶片將做業務功能所需的中音頻數據通過高速串口發送給外部的業務模塊、通過高速串口接收業務模塊的數據中，所使用的高速串口為串口通信晶片MAX488。
[0009]優選的，所述DSP晶片上連接有3個外部音頻採樣AD晶片，所述DSP晶片將3個外部音頻採樣AD晶片採集到的音頻信號通過零中頻技術調製成短波射頻信號。優選的，所述外部音頻採樣AD晶片為AD73322。[0010]優選的，所述收發通道上設置有一個AD晶片，所述上變頻處理後的信號首先送至AD晶片，然後DSP晶片控制AD晶片調製產生一路短波射頻信號，通過發送通道發送出；所述接收通道接收一路中頻信號，首先通過AD晶片進行採樣，然後再通過下變頻處理後，送至FPGA晶片和DSP晶片進行解調處理。優選的，所述AD晶片AD9244。
[0011]一般來時，CPCI總線提供+12V、-12V、+5V、+3.3V的電壓，所述收發數位訊號處理電路內部使用兩片TPS54312晶片穩壓產生+0.2V電壓，提供給FPGA晶片和DSP晶片。
[0012]有益效果:本發明提供的基於CPCI總線的短波收發數位訊號處理電路，能夠實現將收發功能合成到一個電路中；該電路採用零中頻發射電路，不需要額外的混頻電路，能夠提高集成度、減少設備體積和重量；該電路域主控模塊之間採用CPCI總線方向通信，具有可擴展性強、傳輸速率高、通信可靠性好等優勢；該電路可以通過CPCI總線進行軟體加載，無須打開機器，具有靈活的軟體可編程性，方便、平滑的升降功能。
【專利附圖】
【附圖說明】
[0013]圖1為本發明的結構示意圖；
[0014]圖2為圖1中A/D晶片的接線圖；
[0015]圖3為圖1中50216下變頻器晶片的接線圖；
[0016]圖4為圖1中DSP6416晶片的接線圖；
[0017]圖5為圖1中三個AD7330晶片的接線圖；
[0018]圖6為圖1中574245晶片的接線圖；
[0019]圖7為圖1中上變頻器晶片的接線圖；
[0020]圖8為圖1中電源部分的接線圖；
[0021]圖9為圖1中EP2SGX30DFFPGA晶片的接線圖；
[0022]圖10為本發明在實際使用時的接線圖。
【具體實施方式】
[0023]下面結合附圖對本發明作更進一步的說明。
[0024]如圖1至9所示為一種基於CPCI總線的短波收發數位訊號處理電路，該收發數位訊號處理電路接收外部頻率合成電路提供的時鐘信號、對外部射頻電路的中頻信號進行解調處理、將音頻信號通過零中頻技術調製成短波射頻信號並發送給外部射頻電路進行放大、通過CPCI總線與主控模塊通信；包括I個FPGA晶片EP2SGX30、1個DSP晶片TMS320C6416、1個上變頻器AD9857、I個下變頻器HSP50216、I個AD晶片AD9244、3個外部音頻採樣的AD晶片AD73322、FPGA的串行FLASH晶片EPCS16SI16N、串口通信晶片MAX488等；CPCI總線提供+12V、-12V、+5V、+3.3V的電壓，電路內部使用兩片TPS54312晶片穩壓產生+1.2V提供給DSP晶片和FPGA晶片。
[0025]所述DSP晶片上設置有CPCI總線接口 ；所述FPGA晶片和DSP晶片之間通訊連接，並實時交互處理數據。
[0026]所述FPGA晶片用於實現電路內部的邏輯控制、多路信號的上/下變頻及濾波處理和對外接口控制，同時FPGA晶片將做業務功能所需的中音頻數據通過高速串口發送給外部的業務模塊、通過高速串口接收業務模塊的數據。所述FPGA晶片將做業務功能所需的中音頻數據通過高速串口發送給外部的業務模塊、通過高速串口接收業務模塊的數據中，所使用的高速串口為串口通信晶片MAX488。
[0027]所述DSP用於實現收發通道的信號處理，按照發射機控制協議控制發射機端的候選器、功放以及天調，按照接收機控制協議控制接收機的預選器；具體包括發射通道的AD畸變補償濾波、發射通道的AGC調整、發射通道AM調製、發射通道合併等步驟，同時也完成接收通道的濾波、接收通道的數字AGC和接收通道的解調處理等步驟。所述FPGA晶片和DSP晶片實時交互處理數據。所述DSP晶片上連接有3個外部音頻採樣AD晶片，所述DSP晶片將3個外部音頻採樣AD晶片採集到的音頻信號通過零中頻技術調製成短波射頻信號。優選的，所述外部音頻採樣AD晶片為AD73322。
[0028]所述收發通道上設置了一個AD晶片AD9244，所述上變頻處理後的信號首先送至AD9244，然後DSP晶片控制AD9244調製產生一路短波射頻信號(無需外部中頻本振信號)，通過發送通道發送出；所述接收通道接收一路中頻信號，首先通過AD9244進行採樣，然後再通過下變頻處理後，送至FPGA晶片和DSP晶片進行解調處理。
[0029]為了提高電路內部的收發射頻信號之間的隔離度，在電路板的射頻輸入和輸出端加上屏蔽罩，這樣就能降低相互通道之間的幹擾，很大地提高電磁兼容性。
[0030]上述電路在使用時的接線如圖10所示，短波收發數位訊號處理電路通過CPCI總線與設備內主控模塊通信，接收主控模塊的控制命令，並將各狀態信息提供給主控模塊。外部的頻率合成電路提供數位訊號處理電路所需的時鐘信號，同時射頻電路的中頻信號送給數位訊號處理電路作解調處理。數位訊號處理電路可以將音頻信號調製成短波射頻信號，送給射頻電路放大，調製部分採用零中頻技術。
[0031]以上所述僅是本發明的優選實施方式，應當指出:對於本【技術領域】的普通技術人員來說，在不脫離本發明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本發明的保護範圍。
【權利要求】
1.基於CPCI總線的短波收發數位訊號處理電路，其特徵在於:包括I個FPGA晶片和I個DSP晶片，所述FPGA晶片和DSP晶片之間通訊連接，所述DSP晶片上設置有CPCI總線接口 ；所述FPGA晶片用於實現電路內部的邏輯控制、多路信號的上/下變頻及濾波處理和對外接口控制，同時FPGA晶片將做業務功能所需的中音頻數據通過高速串口發送給外部的業務模塊、通過高速串口接收業務模塊的數據；所述DSP用於實現收發通道的信號處理，按照發射機控制協議控制發射機端的候選器、功放以及天調，按照接收機控制協議控制接收機的預選器。
2.根據權利要求1所述的基於CPCI總線的短波收發數位訊號處理電路，其特徵在於:所述FPGA晶片實現多路信號的上/下變頻及濾波處理所採用的器件分別為上變頻器和下變頻器實現，其中上變頻器採用AD9857、下變頻器採用HSP50216。
3.根據權利要求1所述的基於CPCI總線的短波收發數位訊號處理電路，其特徵在於:所述FPGA晶片將做業務功能所需的中音頻數據通過高速串口發送給外部的業務模塊、通過高速串口接收業務模塊的數據中，所使用的高速串口為串口通信晶片MAX488。
4.根據權利要求1所述的基於CPCI總線的短波收發數位訊號處理電路，其特徵在於:所述DSP晶片上連接有3個外部音頻採樣AD晶片，所述DSP晶片將3個外部音頻採樣AD晶片採集到的音頻信號通過零中頻技術調製成短波射頻信號。
5.根據權利要求4所述的基於CPCI總線的短波收發數位訊號處理電路，其特徵在於:所述外部音頻採樣AD晶片為AD73322。
6.根據權利要求1所述的基於CPCI總線的短波收發數位訊號處理電路，其特徵在於:所述收發通道上設置有一個AD晶片，所述上變頻處理後的信號首先送至AD晶片，然後DSP晶片控制AD晶片調製產生一路短波射頻信號，通過發送通道發送出；所述接收通道接收一路中頻信號，首先通過AD晶片進行採樣，然後再通過下變頻處理後，送至FPGA晶片和DSP晶片進行解調處理。
7.根據權利要求6所述的基於CPCI總線的短波收發數位訊號處理電路，其特徵在於:所述AD晶片AD9244。
【文檔編號】H04B1/40GK103763001SQ201410007726
【公開日】2014年4月30日 申請日期:2014年1月7日 優先權日:2014年1月7日
【發明者】俞春華, 吳立強 申請人:熊貓電子集團有限公司, 南京熊貓漢達科技有限公司