數字晶片、具有數字晶片的設備和大小端模式配置方法
2023-08-09 12:34:41 2
數字晶片、具有數字晶片的設備和大小端模式配置方法
【專利摘要】一種數字晶片、具有數字晶片的設備和大小端模式配置方法，數字晶片包括：大小端模式輸入管腳；接口模塊，通過大小端模式輸入管腳接收大小端模式配置信號；處理器配置模塊，接收接口模塊傳輸的大小端模式配置信號，對需要輸入處理器的數據信號進行處理，得到符合大小端模式配置信號指示的大小端模式的第一數據信號，將第一數據信號傳輸給處理器；外設配置模塊，接收接口模塊傳輸的大小端模式配置信號，當大小端模式配置信號指示的大小端模式與外設大小端模式相同時，將需要輸入外設的數據信號傳輸給外設，否則對需要輸入外設的數據信號進行處理，得到符合外設大小端模式的第二數據信號，將第二數據信號傳輸給外設。本發明提高了數字晶片的兼容性。
【專利說明】數字晶片、具有數字晶片的設備和大小端模式配置方法
【技術領域】
[0001]本發明涉及數字晶片【技術領域】，尤其涉及一種數字晶片、具有數字晶片的設備和大小端模式配置方法。
【背景技術】
[0002]大小端是指多字節數據在內存中的存儲形式。大端模式下，數據高位字節被存放在低位的偏移地址，數據低位字節被存放在高位的偏移地址；小端模式下，數據高位字節被存放在高位的偏移地址，數據低位字節被存放在低位的偏移地址。
[0003]數字晶片可以設置為不同的大小端模式，以適應晶片硬體和應用層軟體的需求。數字晶片的大小端模式主要體現在處理器、外設和總線等部件上，現有技術中，上述各個部件的大小端必須為相同的大小端模式，即數字晶片僅能夠設置為單一的大小端模式。
[0004]目前，隨著各種業務的不斷增長，網絡設備、計算機設備和通訊設備的不斷融合，要求在硬體層面的數字晶片也根據系統設計的需要，既可以工作在大端模式，也可以工作在小端模式，即單一大小端模式數字晶片已難以滿足目前系統設備的需求。
【發明內容】
[0005]有鑑於此，本發明提供一種數字晶片、具有數字晶片的設備和大小端模式配置方法，解決了現有技術中的數字晶片只能工作在單一的大小端模式的問題。
[0006]為解決上述問題，本發明提供一種數字晶片，包括:
[0007]處理器；
[0008]外設；
[0009]大小端模式輸入管腳，與外部配置模塊連接；
[0010]接口模塊，用於通過所述大小端模式輸入管腳接收所述外部配置模塊輸入的大小端模式配置信號；
[0011]處理器配置模塊，用於接收所述接口模塊傳輸的所述大小端模式配置信號，對需要輸入所述處理器的總線數據信號進行處理，得到符合所述大小端模式配置信號指示的大小端模式的第一數據信號，並將所述第一數據信號傳輸給所述處理器；
[0012]外設配置模塊，用於接收所述接口模塊傳輸的所述大小端模式配置信號，判斷所述大小端模式配置信號指示的大小端模式與所述外設的大小端模式是否相同，如果是，將需要輸入所述外設的總線數據信號直接傳輸給所述外設，否則，對所述需要輸入所述外設的總線數據信號進行處理，得到符合所述外設的大小端模式的第二數據信號，並將所述第二數據信號傳輸給所述外設。
[0013]優選的，所述數字晶片還包括:
[0014]時鐘復位模塊，位於所述接口模塊與所述處理器配置模塊以及所述接口模塊與所述外設配置模塊之間，用於接收外部復位信號、外部時鐘信號以及所述接口模塊傳輸的所述大小端模式配置信號，根據所述外部復位信號和所述外部時鐘信號對所述大小端模式配置信號進行時鐘同步處理，得到具有異步復位值的大小端模式配置信號，並將所述具有異步復位值的大小端模式配置信號作為新的大小端模式配置信號傳輸給所述處理器配置模塊和所述外設配置模塊。
[0015]優選的，所述外設配置模塊包括:
[0016]第一數據指示處理模塊，用於接收數據有效指示信號；
[0017]第一數據轉換模塊，用於接收總線數據信號、總線地址信號以及所述接口模塊傳輸的所述大小端模式配置信號，當所述數據有效指示信號指示當前總線數據信號有效時，判斷所述大小端模式配置信號指示的大小端模式與所述外設的大小端模式是否相同，如果是，將需要輸入所述外設的總線數據信號直接傳輸給所述外設，否則，對所述需要輸入所述外設的總線數據信號進行處理，得到符合所述外設的大小端模式的第二數據信號，並將所述第二數據信號傳輸給所述外設。
[0018]優選的，所述數字晶片還包括:
[0019]總線；
[0020]總線配置模塊，用於接收所述接口模塊傳輸的所述大小端模式配置信號，判斷所述大小端模式配置信號指示的大小端模式與所述總線的大小端模式是否相同，如果是，將需要傳輸給所述總線的總線數據信號直接傳輸給所述總線，否則，對需要傳輸給所述總線的總線數據信號進行處理，得到符合所述總線的大小端模式的第三數據信號，並將所述第三數據信號傳輸給所述總線。
[0021]優選的，所述數字晶片還包括:
[0022]時鐘復位模塊，位於所述接口模塊與所述總線配置模塊之間，用於接收外部復位信號、外部時鐘信號以及所述接口模塊傳輸的所述大小端模式配置信號，根據所述外部復位信號和所述外部時鐘信號對所述大小端模式配置信號進行時鐘同步處理，得到具有異步復位值的大小端模式配置信號，並將所述具有異步復位值的大小端模式配置信號作為新的大小端模式配置信號傳輸給所述處理器配置模塊、所述外設配置模塊以及所述總線配置模塊。
[0023]優選的，所述總線配置模塊包括:
[0024]第二數據指示處理模塊，用於接收數據有效指示信號；
[0025]第二數據轉換模塊，用於接收總線數據信號、總線地址信號以及所述接口模塊傳輸的所述大小端模式配置信號，當所述數據有效指示信號指示當前總線數據信號有效時，判斷所述大小端模式配置信號指示的大小端模式與所述總線的大小端模式是否相同，如果是，將接收到的總線數據信號直接發送給所述總線，否則，對接收到的總線數據信號進行處理，得到符合所述總線的大小端模式的第三數據信號，並將所述第三數據信號傳輸給所述總線。
[0026]本發明還提供一種具有數字晶片的設備，包括上述數字晶片。
[0027]本發明還提供一種大小端模式配置方法，包括:
[0028]與外部配置模塊連接；
[0029]通過大小端模式輸入管腳接收所述外部配置模塊輸入的大小端模式配置信號；
[0030]對需要輸入處理器的總線數據信號進行處理，得到符合所述大小端模式配置信號指示的大小端模式的第一數據信號，並將所述第一數據信號傳輸給所述處理器；[0031]判斷所述大小端模式配置信號指示的大小端模式與外設的大小端模式是否相同，如果是，將需要輸入所述外設的總線數據信號直接傳輸給所述外設，否則，對所述需要輸入所述外設的總線數據信號進行處理，得到符合所述外設的大小端模式的第二數據信號，並將所述第二數據信號傳輸給所述外設。
[0032]優選的，所述通過大小端模式輸入管腳接收所述外部配置模塊輸入的大小端模式配置信號之後還包括:
[0033]判斷所述大小端模式配置信號指示的大小端模式與總線的大小端模式是否相同，如果是，將需要傳輸給所述總線的總線數據信號直接傳輸給所述總線，否則，對需要傳輸給所述總線的總線數據信號進行處理，得到符合所述總線的大小端模式的第三數據信號，並將所述第三數據信號傳輸給所述總線。
[0034]優選的，所述通過大小端模式輸入管腳接收所述外部配置模塊輸入的大小端模式配置信號之後還包括:
[0035]根據接收到的外部復位信號和外部時鐘信號對所述大小端模式配置信號進行時鐘同步處理，得到具有異步復位值的的大小端模式配置信號，並將所述具有異步復位值的作為新的大小端模式配置信號。
[0036]本發明具有以下有益效果:
[0037]通過設置的大小端模式輸入管腳，接收外部配置模塊輸入的大小端模式配置信號，並根據大小端模式配置信號，對需要輸入處理器以及外設的總線數據信號進行處理，使得數字晶片可以根據系統需求在大端模式和小端模式之間切換，從而將低了數字晶片在不同系統中軟體和硬體大小端模式不一致帶來的整個系統的優化成本，增強了數字晶片的兼容性，提高了系統設備的正確性和穩定性。
【專利附圖】
【附圖說明】
[0038]圖1為本發明的第一實施例的數字晶片的結構示意圖；
[0039]圖2為本發明的第二實施例的數字晶片的結構示意圖；
[0040]圖3為本發明的第三實施例的數字晶片的結構示意圖；
[0041]圖4為本發明的第四實施例的數字晶片的結構示意圖；
[0042]圖5為本發明實施例的外設配置模塊的一結構示意圖；
[0043]圖6為本發明實施例的總線配置模塊的一結構示意圖；
[0044]圖7為本發明的第五實施例的數字晶片的結構示意圖；
[0045]圖8為本發明的第五實施例的的外設配置模塊的結構示意圖；
[0046]圖9為本發明的第五實施例的的總線配置模塊的結構示意圖；
[0047]圖10為本發明的第六實施例的大小端模式配置方法的流程示意圖；
[0048]圖11為本發明的第七實施例的大小端模式配置方法的流程示意圖。
【具體實施方式】
[0049]下面結合附圖和實施例，對本發明的【具體實施方式】作進一步詳細描述。
[0050]第一實施例:
[0051]如圖1所示為本發明的第一實施例的數字晶片的結構示意圖，所述數字晶片包括:處理器101、外設102、大小端模式輸入管腳103、接口模塊104、處理器配置模塊105以及外設配置模塊106。
[0052]其中，所述大小端模式輸入管腳103與外部配置模塊(圖未示出)以及所述接口模塊104連接。所述大小端模式輸入管腳103的個數可以為一個或多個，根據系統需求而設置。所述外部配置模塊可以為所述數字晶片所在的單板上的一個配置電路，也可以為系統中的其他配置晶片。
[0053]所述接口模塊104與所述大小端模式輸入管腳103、所述處理器配置模塊105以及所述外設配置模塊106連接，用於通過所述大小端模式輸入管腳103接收所述外部配置模塊輸入的大小端模式配置信號。所述大小端模式配置信號可以為多種形式，舉例來說，可以為位寬Ibit的聞/低電平/[目號I或O,其中，可以將聞電平/[目號I代表大端模式，低電平/[目號O代表小端模式，或者，也可以將高電平信號I代表小端模式，低電平信號O代表大端模式。
[0054]所述處理器配置模塊105與所述接口模塊104和所述處理器101連接，用於接收所述接口模塊104傳輸的所述大小端模式配置信號，對需要輸入所述處理器101的總線數據信號進行處理，得到符合所述大小端模式配置信號指示的大小端模式的第一數據信號，並將所述第一數據信號傳輸給所述處理器101。也就是說，所述處理器配置模塊105與所述處理器101的數據輸入接口連接，根據接收到的大小端模式配置信號指示的大小端模式對當前需要輸入所述處理器101的總線數據信號進行預先處理，將處理後的總線數據信號通過所述處理器101的數據輸入接口傳輸給所述處理器101，使得所述處理器101工作在所述大小端模式配置信號指示的大小端模式下。
[0055]外設配置模塊106與所述接口模塊104和所述外設102連接，用於接收所述接口模塊104傳輸的所述大小端模式配置信號，判斷所述大小端模式配置信號指示的大小端模式與所述外設102的大小端模式是否相同，如果是，將需要輸入所述外設102的總線數據信號直接傳輸給所述外設102，否則，對所述需要輸入所述外設102的總線數據信號進行處理，得到符合所述外設102的大小端模式的第二數據信號，並將所述第二數據信號傳輸給所述外設102。所述外設102可以為USB (Universal Serial BUS，通用串行總線)、SSP(Synchronous Serial Port,同步串行口)或 UART (Universal Asynchronous Receiver/Transmitter,通用異步接收/發送裝置)等多種類型的外設。
[0056]上述實施例提供的數字晶片，通過設置的大小端模式輸入管腳，接收外部配置模塊輸入的大小端模式配置信號，並根據大小端模式配置信號，對需要輸入處理器以及外設的總線數據信號進行處理，使得數字晶片可以根據系統需求在大端模式和小端模式之間切換，從而將低了數字晶片在不同系統中軟體和硬體大小端模式不一致帶來的整個系統的優化成本，增強了數字晶片的兼容性，提高了系統設備的正確性和穩定性。
[0057]第二實施例:
[0058]如圖2所示為本發明的第二實施例的數字晶片的結構示意圖，所述數字晶片包括:處理器101、外設102、大小端模式輸入管腳103、接口模塊104、處理器配置模塊105、外設配置模塊106以及時鐘復位模塊107。
[0059]本實施例與第一實施例的區別在於:接口模塊104通過時鐘復位模塊107與所述處理器配置模塊105以及所述外設配置模塊106連接。[0060]所述時鐘復位模塊107用於接收外部復位信號、外部時鐘信號以及所述接口模塊104傳輸的所述大小端模式配置信號，根據所述外部復位信號和所述外部時鐘信號對所述大小端模式配置信號進行時鐘同步處理，得到具有異步復位值的穩定的大小端模式配置信號，並將所述有異步復位值的的大小端模式配置信號作為新的大小端模式配置信號傳輸給所述處理器配置模塊105和所述外設配置模塊106。
[0061]上述實施例提供的數字晶片，可以使得大小端模式配置信號更加穩定。
[0062]數字晶片中除了具有處理器和外設之外，還具有總線，本發明實施例中，可以不對需要傳輸給總線的數據進行大小端處理，即總線對接收到的總線數據信號進行透明傳輸，當然，也可以對需要傳輸給總線的數據進行大小端處理。
[0063]第三實施例:
[0064]如圖3所示為本發明的第三實施例的數字晶片的結構示意圖，所述數字晶片包括:處理器101、外設102、大小端模式輸入管腳103、接口模塊104、處理器配置模塊105、外設配置模塊106、總線108以及總線配置模塊109。
[0065]本實施例與第一實施例的區別在於:還包括了總線108以及總線配置模塊109。
[0066]其中，總線配置模塊109與所述接口模塊104以及所述總線108連接，用於接收所述接口模塊104傳輸的所述大小端模式配置信號，判斷所述大小端模式配置信號指示的大小端模式與所述總線108的大小端模式是否相同，如果是，將需要傳輸給所述總線108的總線數據信號直接傳輸給所述總線108，否則，對需要傳輸給所述總線108的總線數據信號進行處理，得到符合所述總線108的大小端模式的第三數據信號，並將所述第三數據信號傳輸給所述總線108。
[0067]所述總線108 可以為 AHB (Advanced High-performance Bus,高性能模塊總線)、AXKAdvanced Extensible Interface,高性能擴展接口)、APB(Advanced Peripheral Bus,高性能外圍總線)或PCI (Peripheral Component Interconnection,周邊元件擴展接口)等多種類型的總線。
[0068]同第二實施例，第三實施例中的數字晶片也可以包括一時鐘復位模塊，以提高所述大小端模式配置信號的穩定性。
[0069]第四實施例:
[0070]如圖4所示為本發明的第四實施例的數字晶片的結構示意圖，所述數字晶片包括:處理器101、外設102、大小端模式輸入管腳103、接口模塊104、處理器配置模塊105、外設配置模塊106、時鐘復位模塊107、總線108以及總線配置模塊109。
[0071]本實施例與第三實施例的區別在於:接口模塊104通過時鐘復位模塊107與所述處理器配置模塊105、所述外設配置模塊106以及所述總線配置模塊109連接。
[0072]所述時鐘復位模塊107用於接收外部復位信號、外部時鐘信號以及所述接口模塊104傳輸的所述大小端模式配置信號，根據所述外部復位信號和所述外部時鐘信號對所述大小端模式配置信號進行時鐘同步處理，得到具有異步復位值的大小端模式配置信號，並將所述具有異步復位值的大小端模式配置信號作為新的大小端模式配置信號傳輸給所述處理器配置模塊105、所述外設配置模塊106以及所述總線配置模塊109。
[0073]下面對上述實施例中的外設配置模塊的具體結構進行說明。
[0074]如圖5所示為本發明實施例的外設配置模塊的一結構示意圖，所述外設配置模塊包括:
[0075]第一數據指示處理模塊1061，用於接收數據有效指示信號；
[0076]第一數據轉換模塊1062，用於接收總線數據信號、總線地址信號以及所述接口模塊104傳輸的所述大小端模式配置信號，當所述數據有效指示信號指示當前總線數據信號有效時，判斷所述大小端模式配置信號指示的大小端模式與所述外設102的大小端模式是否相同，如果是，將需要輸入所述外設102的總線數據信號直接傳輸給所述外設102，否則，對所述需要輸入所述外設102的總線數據信號進行處理，得到符合所述外設102的大小端模式的第二數據信號，並將所述第二數據信號傳輸給所述外設102。
[0077]具體的，當所述大小端模式配置信號指示的大小端模式為小端模式，而所述外設102為大端模式時，可以將需要輸入所述外設102的總線數據信號的高位字節放在地址總線低位的偏移地址，將需要輸入所述外設102的總線數據信號的低位字節放在地址總線高位的偏移地址。當所述大小端模式配置信號指示的大小端模式為大端模式，而所述外設102為小端模式時，可以將需要輸入所述外設102的總線數據信號的高位字節放在地址總線高位的偏移地址，將需要輸入所述外設102的總線數據信號的低位字節放在地址總線低位的偏移地址。
[0078]當然，所述外設配置模塊也可能為其他結構，在此不再一一說明。
[0079]下面對上述實施例中的總線配置模塊的具體結構進行說明。
[0080]如圖6所示為本發明實施例的總線配置模塊的一結構示意圖，所述總線配置模塊包括:
[0081]第二數據指示處理模塊1091，用於接收數據有效指示信號；
[0082]第二數據轉換模塊1092，用於接收總線數據信號、總線地址信號以及所述接口模塊104傳輸的所述大小端模式配置信號，當所述數據有效指示信號指示當前總線數據信號有效時，判斷所述大小端模式配置信號指示的大小端模式與所述總線108的大小端模式是否相同，如果是，將需要傳輸給所述總線108的總線數據信號直接傳輸給所述總線108，否貝U，對所述需要傳輸給所述總線108的總線數據信號進行處理，得到符合所述總線108的大小端模式的第三數據信號，並將所述第三數據信號傳輸給所述總線108。
[0083]具體的，當所述大小端模式配置信號指示的大小端模式為小端模式，而所述總線108為大端模式時，可以將需要輸入所述總線108的總線數據信號的高位字節放在地址總線低位的偏移地址，將需要輸入所述總線108的總線數據信號的低位字節放在地址總線高位的偏移地址。當所述大小端模式配置信號指示的大小端模式為大端模式，而所述總線108為小端模式時，可以將需要輸入所述總線108的總線數據信號的高位字節放在地址總線高位的偏移地址，將需要輸入所述總線108的總線數據信號的低位字節放在地址總線低位的偏移地址。
[0084]當然，所述總線配置模塊也可能為其他結構，在此不再一一說明。
[0085]第五實施例:
[0086]下面以外設的SLAVE(從)接口為 AHB 接口，處理器為 MIPS(Mi 11 ion InstructionsPer Second，每秒百萬條指令)處理器的數字晶片為例，對本發明實施例的數字晶片的工作過程進行說明。
[0087]如圖7所示，上述數字晶片包括:處理器101、外設102、大小端模式輸入管腳103、接口模塊104、處理器配置模塊105、外設配置模塊106、時鐘復位模塊107、總線108以及總線配置模塊109。
[0088]其中，大小端模式輸入管腳103與外部配置模塊連接；
[0089]接口模塊104通過所述大小端模式輸入管腳103接收外部配置模塊輸入的大小端模式配置信號I或O,其中，0表不小端模式，I表不大端模式。
[0090]時鐘復位模塊107與接口模塊104連接，接收外部復位信號和外部時鐘信號以及接收模塊104傳輸的大小端模式配置信號I或0，根據外部復位信號和外部時鐘信號對大小端模式配置信號的進行時鐘同步處理，得到具有異步復位值的穩定的大小端模式配置信號，並將所述具有異步復位值的大小端模式配置信號作為新的大小端模式配置信號傳輸給處理器配置模塊105、外設配置模塊106以及總線配置模塊109。
[0091]處理器配置模塊105，接收大小端模式配置信號，根據所述大小端模式配置信號指示的大小端模式對需要輸入所述處理器101的總線數據信號進行處理，得到符合所述大小端模式配置信號指示的大小端模式的第一數據信號，並將所述第一數據信號傳輸給所述處理器101。即，處理器配置模塊105對總線數據信號的處理模式與大小端模式配置信號指示的大小端模式保持一致。
[0092]外設配置模塊106的結構請參考圖8，外設配置模塊106包括數據指示處理模塊1061和數據轉換模塊1062，數據指示處理模塊1061接收數據有效指示信號I，其中I表示數據有效，O表示數據無效。數據轉換模塊1062接收總線數據信號32』 hl2345678、總線地址信號32』h00以及大小端模式配置信號O或1，由於所述數據有效指示信號指示當前總線數據信號有效，數據轉換模塊1062判斷所述大小端模式配置信號指示的大小端模式與所述外設102的大小端模式是否相同，如果是，將需要輸入所述外設102的總線數據信號直接傳輸給所述外設102，否則，對所述需要輸入所述外設102的總線數據信號進行處理，得到符合所述外設102的大小端模式的第二數據信號，並將所述第二數據信號傳輸給所述外設102。當大小端配置信號指示的大小端模式為小端模式，而外設102同樣為小端模式，此時，數據轉換模塊1062輸出的數據信號為32』 hl2345678 ;當大小端配置信號指示的大小端模式為小端模式，而外設102同樣為大端模式，此時，數據轉換模塊1062輸出的數據信號為32，h87654321。
[0093]總線配置模塊109的結構請參考圖9，總線配置模塊109包括數據指示處理模塊1091和數據轉換模塊1092，數據指示處理模塊1091接收數據有效指示信號I，其中I表示數據有效，O表示數據無效。數據轉換模塊1092接收總線數據信號32』 hl2345678、總線地址信號32』h00以及大小端模式配置信號O或1，由於所述數據有效指示信號指示當前總線數據信號有效，數據轉換模塊10692判斷所述大小端模式配置信號指示的大小端模式與所述總線108的大小端模式是否相同，如果是，將需要輸入所述總線108的總線數據信號直接傳輸給所述總線108，否則，對所述需要輸入所述總線108的總線數據信號進行處理，得到符合所述總線108的大小端模式的第三數據信號，並將所述第三數據信號傳輸給所述總線108。當大小端配置信號指示的大小端模式為小端模式，而總線108同樣為小端模式，此時，數據轉換模塊1092輸出的數據信號為32』 hl2345678 ;當大小端配置信號指示的大小端模式為小端模式，而總線108同樣為大端模式，此時，數據轉換模塊1092輸出的數據信號為32，h87654321。[0094]本發明實施例還提供一種具有數字晶片的設備，所述數字晶片的結構如上述實施例所示，在此不再一一描述。
[0095]第六實施例:
[0096]對應於上述數字晶片，如圖10所示，本發明的第六實施例還提供一種大小端模式配置方法，包括:
[0097]步驟1001，與外部配置模塊連接；
[0098]步驟1002，通過大小端模式輸入管腳接收所述外部配置模塊輸入的大小端模式配
置信號；
[0099]步驟1003，根據所述大小端模式配置信號指示的大小端模式對需要輸入處理器的總線數據信號進行處理，得到符合所述大小端模式配置信號指示的大小端模式的第一數據信號，並將所述第一數據信號傳輸給所述處理器；
[0100]步驟1004，判斷所述大小端模式配置信號指示的大小端模式與外設的大小端模式是否相同，如果是，執行步驟1005，否則執行步驟1006 ；
[0101]步驟1005，將需要輸入所述外設的總線數據信號直接傳輸給所述外設；
[0102]步驟1006，對所述需要輸入所述外設的總線數據信號進行處理，得到符合所述外設的大小端模式的第二數據信號，並將所述第二數據信號傳輸給所述外設。
[0103]需要說明的是，上述對處理器以及外設的大小端模式配置的步驟沒有先後之分，上述實施例的步驟順序僅是為了方便說明。
[0104]上述實施例提供的大小端配置方法，通過在數字晶片上設置的大小端模式輸入管腳，接收外部配置模塊輸入的大小端模式配置信號，並根據大小端模式配置信號，對需要輸入處理器以及外設的總線數據信號進行處理，使得數字晶片可以根據系統需求在大端模式和小端模式之間切換，從而將低了數字晶片在不同系統中軟體和硬體大小端模式不一致帶來的整個系統的優化成本，增強了數字晶片的兼容性，提高了系統設備的正確性和穩定性。
[0105]第七實施例:
[0106]如圖11所示，本發明的第七實施例還提供一種大小端模式配置方法，包括:
[0107]步驟1101，與外部配置模塊連接；
[0108]步驟1102，通過大小端模式輸入管腳接收所述外部配置模塊輸入的大小端模式配
置信號；
[0109]步驟1103，根據所述大小端模式配置信號指示的大小端模式對需要輸入所述處理器的總線數據信號進行處理，得到符合所述大小端模式配置信號指示的大小端模式的第一數據信號，並將所述第一數據信號傳輸給所述處理器；
[0110]步驟1104，判斷所述大小端模式配置信號指示的大小端模式與所述外設的大小端模式是否相同，如果是，執行步驟1105，否則執行步驟1106 ；
[0111]步驟1105，將需要輸入所述外設的總線數據信號直接傳輸給所述外設；
[0112]步驟1106，對所述需要輸入所述外設的總線數據信號進行處理，得到符合所述外設的大小端模式的第二數據信號，並將所述第二數據信號傳輸給所述外設。
[0113]步驟1107，判斷所述大小端模式配置信號指示的大小端模式與所述總線的大小端模式是否相同，如果是，執行步驟1108，否則執行步驟1109 ；
[0114]步驟1108，將需要傳輸給所述總線的總線數據信號直接傳輸給所述總線；[0115]步驟1109，對需要傳輸給所述總線的總線數據信號進行處理，得到符合所述總線的大小端模式的第三數據信號，並將所述第三數據信號傳輸給所述總線。
[0116]上述第六實施例和第七實施例中，在進行大小端模式配置之前，還可以對大小端模式配置信號進行穩定處理，即，所述通過大小端模式輸入管腳接收所述外部配置模塊輸入的大小端模式配置信號之後還包括:根據接收到的外部復位信號和外部時鐘信號對所述大小端模式配置信號進行時鐘同步處理，得到具有異步復位值的大小端模式配置信號，並將所述具有異步復位值的大小端模式配置信號作為新的大小端模式配置信號。
[0117]以上所述僅是本發明的優選實施方式，應當指出，對於本【技術領域】的普通技術人員來說，在不脫離本發明原理的前提下，還可以作出若干改進和潤飾，這些改進和潤飾也應視為本發明的保護範圍。
【權利要求】
1.一種數字晶片，包括:處理器和外設，其特徵在於，還包括: 大小端模式輸入管腳，與外部配置模塊連接； 接口模塊，用於通過所述大小端模式輸入管腳接收所述外部配置模塊輸入的大小端模式配置信號； 處理器配置模塊，用於接收所述接口模塊傳輸的所述大小端模式配置信號，對需要輸入所述處理器的總線數據信號進行處理，得到符合所述大小端模式配置信號指示的大小端模式的第一數據信號，並將所述第一數據信號傳輸給所述處理器； 外設配置模塊，用於接收所述接口模塊傳輸的所述大小端模式配置信號，判斷所述大小端模式配置信號指示的大小端模式與所述外設的大小端模式是否相同，如果是，將需要輸入所述外設的總線數據信號直接傳輸給所述外設，否則，對所述需要輸入所述外設的總線數據信號進行處理，得到符合所述外設的大小端模式的第二數據信號，並將所述第二數據信號傳輸給所述外設。
2.如權利要求1所述的數字晶片，其特徵在於，還包括: 時鐘復位模塊，位於所述接口模塊與所述處理器配置模塊以及所述接口模塊與所述外設配置模塊之間，用於接收外部復位信號、外部時鐘信號以及所述接口模塊傳輸的所述大小端模式配置信號，根據所述外部復位信號和所述外部時鐘信號對所述大小端模式配置信號進行時鐘同步處理，得到具有異步復位值的大小端模式配置信號，並將所述具有異步復位值的大小端模式配置信號作為新的大小端模式配置信號傳輸給所述處理器配置模塊和所述外設配置模塊。
3.如權利要求1所述的數字晶片，其特徵在於，所述外設配置模塊包括: 第一數據指示處理模塊 ，用於接收數據有效指示信號； 第一數據轉換模塊，用於接收總線數據信號、總線地址信號以及所述接口模塊傳輸的所述大小端模式配置信號，當所述數據有效指示信號指示當前總線數據信號有效時，判斷所述大小端模式配置信號指示的大小端模式與所述外設的大小端模式是否相同，如果是，將需要輸入所述外設的總線數據信號直接傳輸給所述外設，否則，對所述需要輸入所述外設的總線數據信號進行處理，得到符合所述外設的大小端模式的第二數據信號，並將所述第二數據信號傳輸給所述外設。
4.如權利要求1所述的數字晶片，其特徵在於，還包括: 總線； 總線配置模塊，用於接收所述接口模塊傳輸的所述大小端模式配置信號，判斷所述大小端模式配置信號指示的大小端模式與所述總線的大小端模式是否相同，如果是，將需要傳輸給所述總線的總線數據信號直接傳輸給所述總線，否則，對需要傳輸給所述總線的總線數據信號進行處理，得到符合所述總線的大小端模式的第三數據信號，並將所述第三數據信號傳輸給所述總線。
5.如權利要求4所述的數字晶片，其特徵在於，還包括: 時鐘復位模塊，位於所述接口模塊與所述總線配置模塊之間，用於接收外部復位信號、外部時鐘信號以及所述接口模塊傳輸的所述大小端模式配置信號，根據所述外部復位信號和所述外部時鐘信號對所述大小端模式配置信號進行時鐘同步處理，得到具有異步復位值的大小端模式配置信號，並將所述具有異步復位值的大小端模式配置信號作為新的大小端模式配置信號傳輸給所述處理器配置模塊、所述外設配置模塊以及所述總線配置模塊。
6.如權利要求4或5所述的數字晶片，其特徵在於，所述總線配置模塊包括: 第二數據指示處理模塊，用於接收數據有效指示信號； 第二數據轉換模塊，用於接收總線數據信號、總線地址信號以及所述接口模塊傳輸的所述大小端模式配置信號，當所述數據有效指示信號指示當前總線數據信號有效時，判斷所述大小端模式配置信號指示的大小端模式與所述總線的大小端模式是否相同，如果是，將接收到的總線數據信號直接發送給所述總線，否則，對接收到的總線數據信號進行處理，得到符合所述總線的大小端模式的第三數據信號，並將所述第三數據信號傳輸給所述總線。
7.一種具有數字晶片的設備，其特徵在於，所述數字晶片包括如權利要求1至6任一項所述的結構。
8.一種大小端模式配置方法，其特徵在於，包括: 與外部配置模塊連接；通過大小端模式輸入管腳接 收所述外部配置模塊輸入的大小端模式配置信號； 對需要輸入處理器的總線數據信號進行處理，得到符合所述大小端模式配置信號指示的大小端模式的第一數據信號，並將所述第一數據信號傳輸給所述處理器； 判斷所述大小端模式配置信號指示的大小端模式與外設的大小端模式是否相同，如果是，將需要輸入所述外設的總線數據信號直接傳輸給所述外設，否則，對所述需要輸入所述外設的總線數據信號進行處理，得到符合所述外設的大小端模式的第二數據信號，並將所述第二數據信號傳輸給所述外設。
9.如權利要求8所述的大小端模式配置方法，其特徵在於，所述通過大小端模式輸入管腳接收所述外部配置模塊輸入的大小端模式配置信號之後還包括: 判斷所述大小端模式配置信號指示的大小端模式與總線的大小端模式是否相同，如果是，將需要傳輸給所述總線的總線數據信號直接傳輸給所述總線，否則，對需要傳輸給所述總線的總線數據信號進行處理，得到符合所述總線的大小端模式的第三數據信號，並將所述第三數據信號傳輸給所述總線。
10.如權利要求8或9所述的大小端模式配置方法，其特徵在於，所述通過大小端模式輸入管腳接收所述外部配置模塊輸入的大小端模式配置信號之後還包括: 根據接收到的外部復位信號和外部時鐘信號對所述大小端模式配置信號進行時鐘同步處理，得到具有異步復位值的的大小端模式配置信號，並將所述具有異步復位值的作為新的大小端模式配置信號。
【文檔編號】G06F13/42GK103576739SQ201210273328
【公開日】2014年2月12日 申請日期:2012年8月2日 優先權日:2012年8月2日
【發明者】蔣建平 申請人:中興通訊股份有限公司