一種嵌有環形柵mosfet的抗輻射scr靜電防護器件的製作方法

2023-07-27 04:00:21 3

一種嵌有環形柵mosfet的抗輻射scr靜電防護器件的製作方法
【專利摘要】本發明公開了一種嵌有環形柵MOSFET的抗輻照SCR靜電防護器件，本發明嵌入的環形柵MOSFET可用於6種不同結構的SCR靜電防護器件。6種SCR靜電防護器件結構，分別通過嵌入環形柵NMOS、環形柵PMOS、嵌入環形柵MOSFET同時增加P型阱區及N型深阱區來實現。環形柵的嵌入，相當於嵌入柵接地NMOS或柵接高電位PMOS結構，其觸發電壓接近柵接地NMOS或柵接高電位PMOS結構的觸發電壓，降低了觸發電壓，加快了開啟速度。採用環形柵結構，增大了陰極到陽極的距離，阻斷了NMOS器件邊緣的漏電通路，因此提高了SCR器件維持電壓和抗輻照能力。
【專利說明】—種嵌有環形柵MOSFET的抗輻射SCR靜電防護器件
【技術領域】
[0001]本發明屬於半導體器件領域，尤其涉及一種嵌有環形柵金屬氧化物半導體場效應電晶體的矽控整流器靜電防護結構設計。
【背景技術】
[0002]隨著半導體集成電路的快速發展，靜電防護器件在醫療用品輻射滅菌消毒、航天航空、空間科學探測、輻射化工及核工業等領域的電子產品、電子設備中應用廣泛。靜電放電作為一種常見的近場電磁危害源，其電磁能量通過輻射或傳導的方式在電路中產生瞬態感應電壓或脈衝電流，幹擾電路和器件的正常工作，使電子產品、電子設備的質量與可靠性降低，甚至引發重大工程事故，使全世界每年都蒙受巨大的經濟損失，也曾造成眾多航天工程項目的巨大損失和災害。靜電放電對集成電路的影響也隨之越來越明顯，據統計約有37%的晶片失效是由於靜電放電(ESD )/過電壓力(EOS )引起的。然而電子產品所受的靜電放電損傷有90%屬於隱形損傷，很難直接通過檢測發生，只有進行靜電防護，才能減小靜電放電對器件產生的危害，才能保證最終產品質量。另一方面，電子產品受到輻射所引起的輻射效應往往會使其壽命降低或者出現故障，嚴重時甚至直接導致電子產品的損毀，從而使得整臺電子設備失效。
[0003]為了克服靜電放電的危害，各種新型結構的ESD器件應運而生，如柵接地金屬氧化物半導體場效應電晶體(GGM0S)，二極體結構，矽控整流器(SCR)等結構為電子產品的可靠性與良率保駕護航。為保證半導體集成電路在輻射環境中能穩定安全的工作，必須採取各種技術措施來減少輻照對半導體器件的影響。在抗輻照方面最有效的材料是藍寶石上矽(SOS)和絕緣體上矽(S0I)，也可使用砷化鎵(GaAs)、氮化鎵(GaN)等有較強抗輻照性能的新材料，單晶矽材料可通過在PMOS和NMOS電晶體之間增加隔離環，器件採用環形柵結構等方法，在一定程度上可以改善集成電路的抗輻照性能。通過版圖加固技術提高抗輻照能力，如增加在阱中P+擴散和襯底上N+擴散之間的距離，儘可能多的增加阱和襯底的接觸孔，阻斷器件邊緣漏電通路，使用環形柵等方式增強ESD器件的抗輻照性能。另一方面改進工藝條件，減小柵氧化層厚度，採用真空封裝、塗敷抗輻射塗層進行抗輻射加固。本發明的嵌環形柵金屬氧化物半導體場效應電晶體(MOSFET)的SCR器件結構參考以上抗輻照加固方法，採用嵌入環形柵MOS結構，實現提高維持電壓和增強抗輻照性能要求。
[0004]如圖1所示為傳統SCR靜電防護器件的版圖示意圖，這種結構具有面積小、靜電防護能力強、工藝兼容性好的特點，但限於這種結構的觸發電壓高、開啟速度慢的缺陷在實際應用中需進行相應改進。現有的SCR改進主要在陰極和陽極的邊界處嵌入NMOS管或者PMOS管，如圖2所示。改進之後的SCR器件雖然可以解決傳統SCR觸發電壓高，開啟速度慢的問題，但維持電壓和抗輻照問題仍然沒有得到解決。針對這一問題，本發明專利是通過版圖加固技術採用嵌入環形柵MOSFET的有效措施來提高SCR器件的維持電壓、增強SCR靜電防護器件的抗輻照性能。
【發明內容】

[0005]本發明的目的是為了解決SCR器件維持電壓和抗輻照的問題，對SCR進行了改進，嵌入環形柵MOSFET結構，在製作簡單、工藝兼容性好的基礎上，進一步降低SCR器件觸發電壓，提高SCR器件維持電壓防止閂鎖效應，同時增強SCR器件抗輻照性能。
[0006]嵌入的環形柵MOSFET可分為NMOS電晶體和PMOS電晶體，實際應用中，嵌入的環形柵NMOS的柵端和源端通過金屬導線連出接陰極，嵌入的環形柵PMOS的柵端和源端通過金屬導線連出接陽極。本發明嵌入的環形柵MOSFET可用於以下6種不同結構的SCR靜電防護器件。
[0007]結構一的版圖示意圖，如圖5所示，在傳統SCR結構基礎上，在陰極1-1和陽極1-2分界處嵌入NMOS管，環形柵NMOS管的漏端N+注入區1_9置於陰極1_1和陽極1_2的分界面上，環形柵端1-10、源端N+注入區1-5及P+注入區1-6通過金屬導線連出接到SCR的陰極1_1，N+注入區1-3和P+注入區1-4通過金屬導線連出接到陽極1-2。N+注入1-3區和P+注入區1-4，N+注入區1-5和P+注入區1-6既可以相互接觸，也可以存在一定的距離。圖5所示1-8為P型輕摻雜襯底。
[0008]結構二的版圖示意圖，如圖6所示，在結構一的基礎上，將圖3嵌入的環形柵NMOS管改變為嵌入環形柵PMOS管。即圖5置於陰極1-1和陽極1-2分界處的NMOS管的漏端N型重摻雜注入區1-9改變為圖6所示PMOS管的漏端P型重摻雜注入區2-9，與結構一不同的是，PMOS的環形柵端2-10、源端P+注入區2-4通過金屬導線相連與P+注入區2_3 —起接到SCR的陽極2-2，N+注入區2-5和P+注入區2_6通過金屬導線連接到陰極2_1。圖6所示2-8為P型輕摻雜襯底。
[0009]結構三的版圖示意圖，如圖7所示，基於結構一，在陰極注入摻雜濃度低於P+注入高於P型輕摻雜襯底注入濃度的P型離子形成P阱區3-11，在陰極3-1和陽極3-2分界處嵌入NMOS管，環形柵NMOS管的漏端N+注入區3_9置於陰極3_1和陽極3_2的分界面上，環形柵端3-10、源端N+注入區3-5及P+注入區3-6通過金屬導線連出接到SCR的陰極3_1，N+注入區3-3和P+注入區3-4通過金屬導線連出接到陽極3-2。與結構一相比，結構三的雪崩擊穿面由圖5所示N+注入區1-9-P型襯底1-8轉移為圖7所示N+注入區3-9-P阱區3-11，進一步降低了 SCR器件的觸發電壓。圖7所示3-8為P型輕摻雜襯底。
[0010]結構四的版圖示意圖，如圖8所示，基於結構二，在陰極注入摻雜濃度低於P+注入高於P型襯底注入濃度的P型離子形成P阱區4-11，在陰極4-1和陽極4-2分界處嵌入PMOS管，環形柵PMOS管的漏端P+注入區4-9置於陰極4_1和陽極4_2的分界面上，環形柵端4-10、源端P+注入區4-4及N+注入區4-3通過金屬導線連出接到SCR的陽極4_2，N+注入區4-5和P+注入區4-6通過金屬導線連出接到陰極4-1。與結構二相比，結構四的R2摻雜濃度增加阻值減小，維持電壓較結構二有所降低。圖8所示4-8為P型輕摻雜襯底。
[0011]結構五圖9所示，在結構三的基礎上，將陰極和陽極均做在了 N型輕摻雜深阱區5-12裡，這種結構可以將嵌入的NMOS管做成高壓NMOS管結構，也可以增加如輕摻雜漏級LDD等改進。
[0012]結構六如圖10所示，在結構四的基礎上，將陰極和陽極均做在了 N型輕摻雜深阱區6-12裡，這種結構可以將嵌入的PMOS管做成高壓PMOS管結構。
[0013]本發明中嵌入的環形柵MOSFET結構的特點是MOS管的柵沿著有源區的邊緣將漏端包圍，源端和漏端做成條形，柵端做成環形，MOS管的源端和漏端尺寸一致，將MOS管的漏端置於SCR器件陰極和陽極的分界處，可根據設計要求的不同靈活改變陰極和陽極P注入或N注入的尺寸大小和嵌入MOSFET寬長尺寸。
[0014]本發明中嵌環形柵MOSFET的SCR靜電防護器件可以做成左右對稱結構和非對稱結構，也可以做成多指結構以獲得更大的電流洩放能力。
【專利附圖】

【附圖說明】
[0015]圖1為傳統SCR靜電防護器件的版圖示意圖。
[0016]圖2為現有嵌NMOS管的SCR靜電防護器件版圖示意圖。
[0017]圖3為圖2嵌NMOS管的SCR靜電防護器件剖面圖。
[0018]圖4為圖2嵌NMOS管的SCR靜電防護器件等效原理圖。
[0019]圖5為本發明嵌環柵NMOS管的SCR靜電防護器件結構一的版圖示意圖。
[0020]圖6為本發明嵌環柵PMOS管的SCR靜電防護器件結構二的版圖示意圖。
[0021]圖7為本發明嵌環柵NMOS管的SCR靜電防護器件結構三的版圖示意圖。
[0022]圖8為本發明嵌環柵PMOS管的SCR靜電防護器件結構四的版圖示意圖。
[0023]圖9為本發明嵌環柵NMOS管的SCR靜電防護器件結構五的版圖示意圖。
[0024]圖10為本發明嵌環柵NMOS管的SCR靜電防護器件結構六的版圖示意圖。
【具體實施方式】
[0025]為了更加清楚明白的闡述本發明的結構特點，以下結合附圖對本發明進行進一步的詳細說明。
[0026]圖3為圖2結構嵌NMOS管的SCR靜電防護器件對應的剖面圖，圖4為圖2結構對應等效電路圖。包含一個寄生PNP三極體Ql (由P型重摻雜區8、N型阱區9和P型襯底10組成)、一個寄生NPN三極體Q2 (由N型重摻雜區7、P型襯底10和N型阱區9組成)、一個寄生柵接地NMOS管Ml (由N型重摻雜區6、N型重摻雜區7、N型阱區9、P型重摻雜區8和多晶矽柵3組成)、一個寄生二極體Dl (由N型重摻雜區6和P型襯底10組成)以及N阱形成的寄生電阻Rl和P型襯底形成的寄生電阻R2。應用時陽極接需要靜電防護的晶片引腳、陰極接地，當正的ESD脈衝出現在陽極時，電場最大值出現在GGNMOS的漏端，相對於N阱與P阱形成的低摻雜PN結，寄生二極體Dl會先發生雪崩擊穿，GGNMOS會首先導通，產生的電子電流流過N講，使得Ql、Q2組成的正反饋通路開啟，從而快速有效的洩放ESD電流，從圖4中可以看出，陰極到陽極的寄生電阻Rl和R2的阻值大小，將影響SCR器件的維持電壓，反偏二極體Dl的摻雜濃度將決定SCR器件觸發電壓的高低。
[0027]如圖5所示結構一，包括:嵌入MOSFET的柵端1_10、源端N+注入區1_5、漏端N+注入區1-9、N+注入區1-3、P+注入區1-4、P+注入區1-6、N阱區1-7、P型輕摻雜襯底1-8組成的陰極1-1和陽極1-2。N+注入區1-3和P+注入區1-4，源端N+注入區1-5和P+注入區1-6既可以相互接觸，也可以存在一定的距離。N+注入區1-3和P+注入區1-4通過金屬導線連出接到SCR的陽極1-2 ;柵端1-10、源端N+注入區1-5和P+注入區1_6通過金屬導線連接到SCR的陰極1-1。應用時，SCR靜電防護器件的陽極接到需要靜電防護晶片的引腳上，陰極接到地電位。引入嵌環形柵NMOS管的結構特點表現在:柵端首尾相接，不存在柵寬方向的邊緣，消除了源漏之間兩個PN結間的漏電通道，可有效的抑制輻照引起的洩漏電流性能的退化，提高抗輻照性能；環形柵NMOS結構的嵌入，使得陰極1-1到陽極1-2之間的距離增加，R2電阻阻值增大，SCR器件的維持電壓也因此得到進一步提高，有效防止了 SCR器件閂鎖效應的發生。
[0028]如圖6所示結構二,在圖5所示結構的基礎上，將嵌入的NMOS管改變為PMOS管，即圖5所示源端N+注入區1-9改變為PMOS管的源端P+注入區2-9，雪崩擊穿面也由圖5的源端N+注入區1-9和P型輕摻雜襯底1-8轉移為圖6所示源端P+注入區2-9和N型阱區2-7，觸發電壓也發生相應改變。
[0029]如圖7所示結構三，在圖5所示結構的基礎上，陰極增加P型阱區3-11，雪崩擊穿面也由圖5的源端N+注入區1-9和P型輕摻雜襯底1-8轉移為圖7所示源端N+注入區3-9和摻雜濃度高於P型輕摻雜襯底的P型阱區3-11，觸發電壓進一步降低。其結構特點與結構 致。
[0030]如圖8所示結構四，在圖6所示結構的基礎上，陰極增加P型阱區4-11。增加P型阱區4-11後，寄生電阻R2的摻雜濃度增高，阻值減小，維持電壓較結構二有所降低。
[0031]如圖9所示結構五，在圖7所示結構的基礎上，將陰極和陽極均做在了 N型輕摻雜深阱5-12裡，這種結構主要用於嵌入高壓環形珊NMOS的SCR器件，同時，N型輕摻雜深阱5-12將P阱5-11與P型輕摻雜襯底5-8隔開，減小了 SCR器件的襯底噪聲。
[0032]如圖10所示結構六，在圖8所示結構的基礎上，將陰極和陽極均做在了 N型輕摻雜深阱6-12裡，其結構特點與結構五一致。
[0033]本發明所例的實施方式，工藝兼容性好，標準CMOS工藝、BiCMOS工藝、B⑶工藝、SIO工藝平臺都可實現。
【權利要求】
1.一種嵌有環形柵MOSFET的抗輻照SCR靜電防護器件，包括=MOSFET和SCR，其特徵在於:所述的MOSFET為環形柵M0SFET，其中環形柵NMOS管的源端和柵端通過金屬導線連接到SCR的陰極；環形柵PMOS管的源端和柵端通過金屬導線連接到SCR的陽極。
2.根據權利要求1所述的一種嵌有環形柵MOSFET的抗輻照SCR靜電防護器件，其特徵在於:所述的環形柵MOSFET是嵌入環形柵NM0S、環形柵PM0S、或同時增加P型阱區及N型深阱區的環形柵M0SFET。
【文檔編號】H01L27/02GK103915433SQ201410120973
【公開日】2014年7月9日 申請日期:2014年3月28日 優先權日:2014年3月28日
【發明者】謝晶, 袁永剛, 李曉娟, 王玲, 王繼強, 馬丁, 劉伯路, 李向陽 申請人:中國科學院上海技術物理研究所