堆疊半導體封裝件及其製造方法與流程

2023-07-26 21:00:21

相關申請的交叉引用

本申請要求於2015年10月21日在韓國知識產權局提交的韓國專利申請no.10-2015-0146664的優先權的利益，該申請的公開以引用方式全文併入本文中。

本公開涉及一種半導體封裝件及其製造方法，並且更具體地說，涉及一種晶圓級半導體封裝件及其製造方法。

背景技術：

在半導體工業中，已發展了技術以增加在封裝和安裝小尺寸集成半導體晶片的過程中的可靠性。例如，對小型化的需求加速了尺寸接近於集成的半導體晶片的尺寸的小封裝件的發展，並且對可靠安裝技術的需求刺激了用於有效地封裝半導體晶片和提高封裝的半導體晶片的機械和電特徵的封裝技術的發展。在半導體封裝技術中，用於在晶圓級別封裝晶片的晶圓級半導體封裝件在按照各種形式演變的同時發展。

技術實現要素：

根據特定實施例，一種方法包括：提供封裝襯底；在封裝襯底的底表面上提供外部連接端子；在封裝襯底的頂表面上提供第一半導體晶片，第一半導體晶片具有面對封裝襯底的底表面和與該底表面相對的頂表面，並且具有位於底表面的第一導電焊盤；在第一半導體晶片上提供第二半導體晶片，第二半導體晶片具有面對第一半導體晶片的頂表面的底表面和與該底表面相對的頂表面，並且具有位於底表面上的第二導電焊盤；提供包圍第一半導體晶片的外側表面的絕緣層；提供從第一導電焊盤延伸至位於第一半導體晶片橫向外部的區域的第一再分配線，第一再分配線布置在封裝襯底的頂表面和第一半導體晶片的底表面上，第一再分配線水平地延伸；以及提供從第二導電焊盤延伸至位於第一半導體晶片橫向外部的區域的第二再分配線，第二再分配線包括從第二導電焊盤延伸至位於第一半導體晶片橫向外部的區域的第一部分和在第一部分與第一再分配線之間延伸的第二部分，第二部分在第一部分與第一再分配線之間水平地和豎直地延伸。

在一些實施例中，一種方法包括：提供第一半導體晶片和包圍第一半導體晶片的側部的第一絕緣層；提供第二半導體晶片和包圍第二半導體晶片的側部的第二絕緣層；在第一半導體晶片和第一絕緣層下方提供第三絕緣層，使得第一半導體晶片在第三絕緣層與第二半導體晶片之間，第三絕緣層形成封裝襯底；在第三絕緣層上提供多個外部連接端子，使得第三絕緣層具有面對第一半導體晶片的第一表面和面對外部連接端子的第二表面；提供位於第三絕緣層的第一表面上並且沿著第三絕緣層的第一表面水平地延伸的第一再分配線，第一再分配線接觸第一半導體晶片的第一導電焊盤；以及在第二半導體晶片的表面提供連接至第二導電焊盤的第二再分配線，第二再分配線穿過第一絕緣層以接觸第一再分配線。

在一些實施例中，一種方法包括：提供被第二絕緣層包圍的第二半導體晶片；在第二絕緣層上形成第一絕緣結構，第一絕緣結構從第二絕緣層的表面突出；在第一絕緣結構、第二絕緣層和第二半導體晶片上保形地形成第二再分配層，第二再分配層接觸第二半導體晶片上的導電焊盤；在第二半導體晶片上安裝第一半導體晶片；形成第一絕緣層以填充第一絕緣結構與第一半導體晶片之間的空間；以及在第一半導體晶片、第一絕緣層和第一絕緣結構上形成第一再分配層，以接觸第二再分配層。

在一些實施例中，一種堆疊的半導體封裝件包括：基礎封裝件，其包括扇入區和包圍扇入區的扇出區，扇入區包括第一晶片，並且扇出區包括第一絕緣層；至少一個第二晶片，其位於扇入區中的第一晶片上；絕緣支承結構，其位於扇出區中的第一絕緣層上，絕緣支承結構與第一晶片和第二晶片間隔開；第二絕緣層，其保護第一晶片和第二晶片；再分配層，其位於絕緣支承結構的一個表面上，再分配層將第一晶片電連接至第二晶片；以及扇入區和扇出區中的多個外部連接端子，外部連接端子電連接至再分配層。

一種堆疊扇出型晶圓級半導體封裝件包括：基礎封裝件，其包括扇入區中的第一晶片和包圍扇入區的扇出區中的第一絕緣層；支承構件，其位於扇出區中的第一絕緣層上；第一再分配層，其從第一晶片的上側延伸至支承構件的上側；至少一個第二晶片，其位於第一晶片上；第二絕緣層，其包圍第二晶片和支承構件，第二絕緣層暴露出第二晶片的表面和第一再分配層的上表面的一部分；第二再分配層，其從第二晶片的上側延伸至第一再分配層的上表面的暴露的部分；第三絕緣層，其位於第二晶片、第二再分配層、支承構件和第二絕緣層上；以及多個外部連接端子，其位於扇入區和扇出區中的第三絕緣層上，外部連接端子電連接至第二再分配層。

在一些實施例中，一種堆疊扇出型晶圓級半導體封裝件包括：基礎封裝件，其包括扇入區中的第一晶片和包圍扇入區的扇出區中的第一絕緣層，第一晶片包括第一晶片的上側上的第一晶片焊盤；支承構件，其位於扇出區中的第一絕緣層上，第一絕緣層包圍第一晶片並且與第一晶片間隔開；第一再分配層，其從第一晶片的第一晶片焊盤的上側延伸至支承構件的上側；第二晶片，其位於第一晶片上，第二晶片包括第二晶片的上側上的第二晶片焊盤；第二絕緣層，其包圍第二晶片和支承構件，第二絕緣層暴露出第二晶片的表面和第一再分配層的上表面；第二再分配層，其將第二晶片的第二晶片焊盤電連接至第一再分配層的暴露的上表面；第三絕緣層，其位於第二晶片、第二再分配層、支承構件和第二絕緣層上；以及多個外部連接端子，其位於扇入區和扇出區中的第三絕緣層上，外部連接端子電連接至第二再分配層。

附圖說明

將從以下結合附圖的詳細描述中更加清楚地理解本發明構思的實施例，附圖中：

圖1a和圖1b是根據示例性實施例的堆疊扇出型晶圓級半導體封裝件的主要部分的平面圖；

圖2a和圖2b是根據示例性實施例的沿著圖1a和圖1b的線ii-ii'截取的圖1a和圖1b的堆疊扇出型晶圓級半導體封裝件的主要部分的剖視圖；

圖3是根據示例性實施例的用於與圖2a和圖2b的實施例比較的比較實施例的剖視圖；

圖4是根據示例性實施例的堆疊扇出型晶圓級半導體封裝件的主要部分的平面圖；

圖5a和圖5b是根據示例性實施例的沿著圖4的線v-v'截取的圖4的堆疊扇出型晶圓級半導體封裝件的主要部分的剖視圖；

圖6是根據示例性實施例的堆疊扇出型晶圓級半導體封裝件的主要部分的剖視圖；

圖7是根據示例性實施例的堆疊扇出型晶圓級半導體封裝件的主要部分的剖視圖；

圖8a和圖8b是根據示例性實施例的堆疊扇出型晶圓級半導體封裝件的主要部分的剖視圖；

圖9是根據示例性實施例的堆疊扇出型晶圓級半導體封裝件的主要部分的剖視圖；

圖10是根據示例性實施例的堆疊扇出型晶圓級半導體封裝件的主要部分的剖視圖；

圖11至圖21是用於解釋根據示例性實施例的製造堆疊扇出型晶圓級半導體封裝件的方法的示圖；

圖22和圖23示出了用於解釋根據示例性實施例的製造堆疊扇出型晶圓級半導體封裝件的方法的流程圖；

圖24是包括根據示例性實施例的堆疊扇出型晶圓級半導體封裝件的半導體模塊的示意性平面圖；

圖25是包括根據示例性實施例的堆疊扇出型晶圓級半導體封裝件的卡的示意圖；

圖26是包括根據示例性實施例的堆疊扇出型晶圓級半導體封裝件的電子電路板的示意性框圖；

圖27是包括根據示例性實施例的堆疊扇出型晶圓級半導體封裝件的電子系統的示意性框圖；

圖28是包括根據示例性實施例的堆疊扇出型晶圓級半導體封裝件的電子系統的示意圖；以及

圖29是包括根據示例性實施例的堆疊扇出型晶圓級半導體封裝件的電子裝置的示意性透視圖。

具體實施方式

現在將在下文中參照其中示出了各個實施例的附圖更完全地描述本公開。

圖1a和圖1b是根據示例性實施例的堆疊扇出型晶圓級半導體封裝件的主要部分的平面圖，並且圖2a和圖2b是沿著圖1a和圖1b的線ii-ii'截取的圖1a和圖1b的堆疊扇出型晶圓級半導體封裝件的主要部分的剖視圖。

具體地說，圖1a是堆疊扇出型晶圓級半導體封裝件100-1的平面圖，其中為了方便起見未示出圖1b的外部連接端子120，並且圖1b是堆疊扇出型晶圓級半導體封裝件100-1的平面圖，其中僅示出了所述外部連接端子。

圖2a是沿著圖1a和圖1b的線ii-ii'截取的示為包括圖1b的外部連接端子120的主要部分的剖視圖，並且圖2b是沿著圖1a和圖1b的線ii-ii'截取的示為用於詳細描述第一再分配層108的主要部分的剖視圖。

堆疊扇出型晶圓級半導體封裝件100-1可包括基礎封裝件bp，基礎封裝件bp包括：扇入區fi，其包括第一晶片102；以及包圍扇入區fi的扇出區fo中的第一絕緣層105。第一晶片102排列在基礎封裝件bp的扇入區fi中。在一個實施例中，第一晶片102可為邏輯晶片(或者控制晶片)。第一絕緣層105形成在基礎封裝件bp的扇出區fo中。第一絕緣層105可為模製第一晶片102的模製層。例如，模製層可由諸如樹脂的聚合物層形成。例如，模製層可由環氧樹脂模塑料(emc)形成。第一晶片102可包括多個第一晶片焊盤104。

本文所述的裝置的各個焊盤可為連接至裝置的內部布線的導電端子，並且可在裝置的內部布線和/或內部電路與外部源之間發送信號和/或供應電壓。例如，半導體晶片的晶片焊盤可電連接至與半導體晶片連接的裝置，以及在半導體晶片的集成電路與連接至半導體晶片的裝置之間發送供應電壓和/或信號。各個焊盤可設置在裝置的外部表面上或附近，並且可通常具有平坦表面區域(通常大於與它們連接的內部布線的對應表面區域)，以促進與諸如凸塊或焊料球和/或外部布線的其它端子的連接。

如本文所用，半導體封裝件可指具有堆疊在封裝襯底上的一個或多個晶片的半導體裝置。半導體封裝件還可指多個堆疊的封裝件，諸如疊層封裝裝置。術語「半導體裝置」可通常用於指這些封裝件(單個封裝件或者疊層封裝裝置)之一，並且還可用於指諸如單個半導體晶片的裝置，例如其形成在來自晶圓的裸片上。

在圖1a、圖2a和圖2b中，第一晶片焊盤104可為在第一晶片102的邊緣附近的部分中的邊緣焊盤。第二晶片112排列在扇入區fi中的第一晶片102上。

在該示例性實施例中，第二晶片112堆疊在扇入區fi中的第一晶片102上並且通過粘合劑層110附著於扇入區fi中的第一晶片102。例如，第二晶片112可為存儲器晶片。粘合劑層110可由非導電膜(ncf)、各向異性導電膜(acf)、uv膜、瞬時粘合劑、熱固性粘合劑、雷射可固化粘合劑、超聲波可固化粘合劑、非導電膏(ncp)等形成。

在圖1a、圖2a和圖2b中，雖然由於第二晶片112排列在第一晶片102中，第二晶片112示為比第一晶片102具有更小的尺寸，但是第二晶片112可比第一晶片102具有更大的尺寸。例如，在一些實施例中，第二晶片112也可佔據扇入區fi周圍的扇出區fo。雖然圖1a中未示出，但是在一些實施例中，下面更加詳細地描述的再分配線116具有扇形形狀，其中再分配線在同與它們連接的第一晶片和/或第二晶片豎直地重疊的位置更緊密地靠在一起，並且隨著再分配線延伸至第一晶片和/或第二晶片外部的不與第一晶片和/或第二晶片重疊的區域中它們彼此越來越分開。可將與一個或多個晶片重疊的區域描述為扇入區，並且可將晶片中的一個或全部外部的區域描述為扇出區。

在圖1a的示例性實施例中，雖然第二晶片112示為排列在第一晶片102中，但是在替代性實施例中，第二晶片112可具有矩形形狀，因此就第二晶片112的寬度或長度方向而言第二晶片112可排列為超出第一晶片102。

如圖1a、圖2a和圖2b所示，第二晶片112的類型可與第一晶片102的類型不同。例如，第一晶片102可為邏輯晶片(或者控制晶片)，並且第二晶片112可為存儲器晶片。在一些實施例中，第二晶片112的類型可與第一晶片102的類型相同。第二晶片112可包括多個第二晶片焊盤114。在圖1a、圖2a和圖2b中，第二晶片焊盤114可為在第二晶片112的邊緣附近的部分中的邊緣焊盤。

支承構件106排列在扇出區fo中，同時與第一晶片102和第二晶片112分開。支承構件106形成在扇出區fo中的第一絕緣層105上。支承構件106可為形成在第一絕緣層105上並且連續地包圍第一晶片102和第二晶片112的壩構件。

在一個實施例中，支承構件106由非導電材料形成。例如，支承構件106可包括聚合物層。在一些實施例中，如圖2a所示，支承構件106的最上面的表面可在豎直方向上與第二晶片112的最上面的表面位於同一水平。在一些實施例中，如圖2b所示，支承構件106的最上面的表面可在豎直方向上比第二晶片112的最上面的表面位於更高的水平。如圖2a和圖2b所示，支承構件106可具有半橢圓形截面，但是不限於此。支承構件106可具有任何期望的幾何構造。在一些實施例中，例如，支承構件106可具有四邊形(例如，矩形或方形)截面或者另一類型的有角度的截面。

在一些實施例中，第一再分配層108從第一晶片102的上側延伸至支承構件106的上側。例如，第一再分配層108可包括鋁、銅等。如圖2b所示，第一再分配層108可包括：第一子再分配層108a，其位於第一晶片焊盤104、第一晶片102和第一絕緣層105上；第二子再分配層108b，其位於支承構件106的一個側表面上；以及第三子再分配層108c，其位於支承構件106的上表面上。第一再分配層108可通常被稱作第一線或者再分配線。第一再分配層108可具有線形形狀，其沿著第一晶片102和第一絕緣層105的表面可為平坦的並且隨後可彎曲遠離第一絕緣層105以保形地跟隨支承構件106的形狀，從而形成在豎直方向上彎曲的整體彎曲形狀。

堆疊扇出型晶圓級半導體封裝件100-1可包括保護第一晶片102和第二晶片112的第二絕緣層115。第二絕緣層115至少在第二晶片112和支承構件106的側表面周圍包圍它們。第二絕緣層115可為包圍第二晶片112和支承構件106的塗層。例如，第二絕緣層115可由氧化物層、氮化物層、聚合物層或它們的組合而形成。與支承構件106組合的第二絕緣層115可一起被稱作絕緣層，如在一些實施例中，它們二者均由絕緣材料形成。

如圖2b所示，第二絕緣層115形成在第二晶片112和支承構件106周圍，以使得第二晶片112的表面和第一再分配層108的上表面的一部分(例如，第三子再分配層108c)相對於第二絕緣層115被暴露出來。如圖2b所示，第二絕緣層115包圍第二晶片112和支承構件106，同時暴露出第二晶片112的表面和第一再分配層108的上表面的所述部分(例如，第三子再分配層108c)。

第二再分配層116從第二晶片112的上側延伸至被暴露的第一再分配層108的上側。第二再分配層116形成在第二晶片焊盤114、第二晶片112、第二絕緣層115和暴露的第一再分配層108的表面上。還可被稱作第二線或再分配線的第二再分配層116將第二晶片112的第二晶片焊盤114電連接至暴露的第一再分配層108。第二再分配層116可因此接觸第二晶片焊盤114和第一再分配層108的一部分(例如，第三子再分配層108c)二者。例如，第二再分配層116可包括鋁、銅等。堆疊扇出型晶圓級半導體封裝件100-1允許第一晶片102和第二晶片112通過包括第一再分配層108和第二再分配層116的再分配層彼此電連接。

如圖2a所示，堆疊扇出型晶圓級半導體封裝件100-1包括形成在第二晶片112、第二再分配層116、支承構件106和第二絕緣層115上的第三絕緣層118。第三絕緣層118可由氧化物層、氮化物層、聚合物層或它們的組合而形成。第三絕緣層118可形成半導體封裝件100-1的底層或基礎層。

如圖2a所示，通過第三絕緣層118中的內部布線層119電連接至再分配層108、116的外部連接端子120形成在扇入區fi和扇出區fo中的第三絕緣層118上。例如，外部連接端子120可由銅(cu)、鋁(al)、金(au)、焊料等形成。如果由焊料形成，則外部連接端子120可被稱作焊料球或焊料凸塊。

外部連接端子120可通過內部布線層119和第二再分配層116電連接至第一再分配層108。外部連接端子120可包括扇入區fi中的第一外部連接端子120a和扇出區fo中的第二外部連接端子120b。

這樣，堆疊扇出型晶圓級半導體封裝件100-1包括外部連接端子120，其甚至形成在尺寸(面積)大於晶片102、112的尺寸(面積)的扇出區fo中，從而實現了有利於高性能和高速信號處理的半導體封裝件。應該注意，雖然本文的某些解釋僅相對於一個元件(例如，外部連接端子120或者再分配線)描述了特徵，從圖中應該明顯看出，在各個圖中示出的各個實施例中包括了多個這種元件。

堆疊扇出型晶圓級半導體封裝件100-1允許第一晶片102和第二晶片112通過支承構件106和再分配層108、116彼此電連接，從而實現薄厚度t1的半導體封裝件。由於堆疊扇出型晶圓級半導體封裝件100-1允許支承構件106的厚度t11設為對應於沒有焊料連接器的第二晶片112的厚度，因此封裝件的厚度t1可減小。

另外，堆疊扇出型晶圓級半導體封裝件100-1允許第二晶片112直接可靠地堆疊在第一晶片102上(例如，通過粘合劑110直接堆疊)，從而表現出高製造產率和降低的製造成本。

圖3是用於與圖2a和圖2b的實施例比較的比較實施例的剖視圖。

具體地，根據比較實施例的圖3的堆疊扇出型晶圓級半導體封裝件200包括扇入區fi中的第一晶片201和位於第一晶片201的兩側的扇出區fo中的第一絕緣層205。

第一晶片焊盤203形成在第一晶片201的下表面上，並且電連接至第一再分配層209。第一再分配層209連接至第一絕緣層205內部的穿通過孔207。第一再分配層209連接至外部連接端子221。

在根據比較實施例的堆疊扇出型晶圓級半導體封裝件200中，安裝有第一晶片201和通過第一絕緣層205上的焊料連接器211連接至第一晶片201的第二晶片213。第二晶片213安裝在扇入區fi的上側上，並且第二絕緣層217在第二晶片213的兩側形成在扇出區fo的上側上。

第二晶片焊盤215形成在第二晶片213的下表面上，並且連接至第二晶片213的下表面和第二絕緣層217的下表面上的第二再分配層219。第二再分配層219可通過焊料連接器211、穿通過孔207和第一再分配層209連接至第一晶片201。

下文中，將圖2a和圖2b的堆疊扇出型晶圓級半導體封裝件100-1與根據比較實施例的圖3的堆疊扇出型晶圓級半導體封裝件200進行比較。

如上所述，由於圖2a和圖2b的堆疊扇出型晶圓級半導體封裝件100-1不包括焊料連接器211，因此半導體封裝件100-1的厚度t1可小於圖3的堆疊扇出型晶圓級半導體封裝件200的厚度t2。

由於圖2a和圖2b的堆疊扇出型晶圓級半導體封裝件100-1允許第二晶片112不使用穿通過孔207直接堆疊在第一晶片102上(例如，通過粘合劑110直接堆疊)，因此與圖3的堆疊扇出型晶圓級半導體封裝件200相比，半導體封裝件100-1可具有更高的製造產率和更低的製造成本。

圖4是根據實施例的堆疊扇出型晶圓級半導體封裝件的主要部分的平面圖，並且圖5a和圖5b是沿著圖4的線v-v'截取的圖4的堆疊扇出型晶圓級半導體封裝件的主要部分的剖視圖。

具體地說，圖4是堆疊扇出型晶圓級半導體封裝件100-2的示圖，其中為了方便起見未示出外部連接端子120。圖5a是沿著圖4的v-v'線截取的示為包括外部連接端子120的堆疊扇出型晶圓級半導體封裝件100-2的剖視圖，圖5b是沿著圖4的線v-v'截取的示為用於詳細描述第一再分配層108-1的堆疊扇出型晶圓級半導體封裝件100-2的剖視圖。

堆疊扇出型晶圓級半導體封裝件100-2可與圖1a、圖1b、圖2a和圖2b的堆疊扇出型晶圓級半導體封裝件100-1幾乎相同，不同的是，第一晶片焊盤104a和第二晶片焊盤114a分別是第一晶片102和第二晶片112的中心部分中的中心焊盤。在參照圖4、圖5a和圖5b的描述中，與圖1a、圖1b、圖2a和圖2b中的相同的標號指代相同組件，並且為了方便起見，將簡單描述或者省略重複部分。

堆疊扇出型晶圓級半導體封裝件100-2可包括基礎封裝件bp，該基礎封裝件bp包括：扇入區fi，其包括第一晶片102；以及包圍扇入區fi的扇出區fo中的第一絕緣層105。

第一晶片102可包括多個第一晶片焊盤104a。在圖5a和圖5b中，第一晶片焊盤104a可為第一晶片102的中心部分中的中心焊盤。第二晶片112堆疊在扇入區fi中的第一晶片102上，並且通過粘合劑層110附著至扇入區fi中的第一晶片102。第二晶片112可包括多個第二晶片焊盤114a。在圖4、圖5a和圖5b中，第二晶片焊盤114a可為第二晶片112的中心部分中的中心焊盤。

支承構件106排列在扇出區fo中，同時與第一晶片102和第二晶片112分開。第一再分配層108-1從第一晶片102的上側延伸至支承構件106的上側。如圖5b所示，第一再分配層108-1可包括：第一子再分配層108a-1,其位於第一晶片焊盤104a、第一晶片102和第一絕緣層105上；第二子再分配層108b，其位於支承構件106的一個側表面上；以及第三子再分配層108c，其位於支承構件106的上表面上。

堆疊扇出型晶圓級半導體封裝件100-2可包括保護第一晶片102和第二晶片112的第二絕緣層115。如圖5b所示，第二絕緣層115形成在第二晶片112和支承構件106周圍，以暴露出第二晶片112的表面和第一再分配層108(即，第三子再分配層108c)的上(最上)表面。

第二再分配層116a從第二晶片112的上側延伸至暴露的第一再分配層108-1的上側。第二再分配層116a將第二晶片112的第二晶片焊盤114a電連接至暴露的第一再分配層108-1。堆疊扇出型晶圓級半導體封裝件100-2允許第一晶片102和第二晶片112通過包括第一再分配層108-1和第二再分配層116a的再分配層彼此電連接。

如圖5a所示，堆疊扇出型晶圓級半導體封裝件100-2包括形成在第二晶片112、第二再分配層116a、支承構件106和第二絕緣層115上的第三絕緣層118。如圖4和圖5a所示，通過內部布線層119電連接至再分配層108-1、116a的外部連接端子120形成在扇入區fi和扇出區fo中的第三絕緣層118上。外部連接端子120可包括扇入區fi中的第一外部連接端子120a和扇出區fo中的第二外部連接端子120b。

這樣，即使包括分別為第一晶片102和第二晶片112的中心部分中的中心焊盤的第一晶片焊盤104a和第二晶片焊盤114a，堆疊扇出型晶圓級半導體封裝件100-2也可提供與堆疊扇出型晶圓級半導體封裝件100-1相同的效果。

圖6是根據實施例的堆疊扇出型晶圓級半導體封裝件的主要部分的剖視圖。

具體地，堆疊扇出型晶圓級半導體封裝件100-3可與圖2a和圖2b的堆疊扇出型晶圓級半導體封裝件100-1幾乎相同，不同的是，支承構件106a具有矩形截面。在參照圖6的描述中，與圖2a和圖2b中的相同的標號指代相同組件，並且為了方便起見將簡單描述或者省略重複的部分。

堆疊扇出型晶圓級半導體封裝件100-3可包括基礎封裝件bp，所述基礎封裝件bp包括：扇入區fi，其包括第一晶片102；以及包圍扇入區fi的扇出區fo中的第一絕緣層105。

第一晶片102可包括所述多個第一晶片焊盤104。第二晶片112堆疊在扇入區fi中的第一晶片102上並且通過粘合劑層110附著至扇入區fi中的第一晶片102。支承構件106a排列在扇出區fo中同時與第一晶片102和第二晶片112分開。支承構件106a可為具有矩形截面的支承構件。

第一再分配層108-2從第一晶片102的上側延伸至支承構件106a的上側。第一再分配層108-2可包括：第一子再分配層108a，其位於第一晶片焊盤104、第一晶片102和第一絕緣層105上；第二子再分配層108b，其位於支承構件106a的一個側表面上；以及第三子再分配層108c，其位於支承構件106a的上表面上。

堆疊扇出型晶圓級半導體封裝件100-3可包括保護第一晶片102和第二晶片112的第二絕緣層115。第二再分配層116從第二晶片112的上側延伸至暴露的第一再分配層108-2的上側。第一晶片102和第二晶片112通過包括第一再分配層108-2和第二再分配層116的再分配層彼此電連接。

堆疊扇出型晶圓級半導體封裝件100-3包括形成在第二晶片112、第二再分配層116、支承構件106a和第二絕緣層115上的第三絕緣層118。通過內部布線層119電連接至再分配層108-2、116的外部連接端子120形成在扇入區fi和扇出區fo中的第三絕緣層118上。外部連接端子120可包括扇入區fi中的第一外部連接端子120a和扇出區fo中的第二外部連接端子120b。

這樣，即使包括具有矩形截面的支承構件106a，堆疊扇出型晶圓級半導體封裝件100-3也可提供與堆疊扇出型晶圓級半導體封裝件100-1相同的效果。

圖7是根據示例性實施例的堆疊扇出型晶圓級半導體封裝件的主要部分的剖視圖。

具體地說，堆疊扇出型晶圓級半導體封裝件100-4可與圖2a和圖2b的堆疊扇出型晶圓級半導體封裝件100-1幾乎相同，不同的是，支承構件106b具有梯形截面。在參照圖7的描述中，與圖2a和圖2b中的相同標號指代相同組件，並且為了方便起見將簡單描述或者省略重複的部分。

堆疊扇出型晶圓級半導體封裝件100-4可包括基礎封裝件bp，該基礎封裝件bp包括：扇入區fi，其包括第一晶片102；以及包圍扇入區fi的扇出區fo中的第一絕緣層105。

第一晶片102可包括所述多個第一晶片焊盤104。第二晶片112堆疊在扇入區fi中的第一晶片102上，並且通過粘合劑層110附著至扇入區fi中的第一晶片102。支承構件106b排列在扇出區fo中，同時與第一晶片102和第二晶片112分開。支承構件106b可為具有梯形截面的支承構件。

第一再分配層108-3從第一晶片102的上側延伸至支承構件106b的上側。第一再分配層108-3可包括：第一子再分配層108a，其位於第一晶片焊盤104、第一晶片102和第一絕緣層105上；第二子再分配層108b，其位於支承構件106b的一個側表面上；以及第三子再分配層108c，其位於支承構件106b的上表面上。

堆疊扇出型晶圓級半導體封裝件100-4可包括保護第一晶片102和第二晶片112的第二絕緣層115。第二再分配層116從第二晶片112的上側延伸至暴露的第一再分配層108-3的上側。第一晶片102和第二晶片112通過包括第一再分配層108-3和第二再分配層116的再分配層彼此電連接。

堆疊扇出型晶圓級半導體封裝件100-4包括形成在第二晶片112、第二再分配層116、支承構件106b和第二絕緣層115上的第三絕緣層118。通過內部布線層119電連接至再分配層108-3、116的外部連接端子120形成在扇入區fi和扇出區fo中的第三絕緣層118上。外部連接端子120可包括扇入區fi中的第一外部連接端子120a和扇出區fo中的第二外部連接端子120b。

這樣，即使包括具有梯形截面的支承構件106b，堆疊扇出型晶圓級半導體封裝件100-4也可提供與堆疊扇出型晶圓級半導體封裝件100-1相同的效果。雖然圖6和圖7中的支承構件106a、106b示為具有矩形或梯形截面，但是根據本發明構思的堆疊扇出型晶圓級半導體封裝件可包括具有四邊形截面(例如，平行四邊形截面、菱形截面、正方形截面等)的支承構件。

圖8a和圖8b是根據實施例的堆疊扇出型晶圓級半導體封裝件的主要部分的剖視圖。

具體地，堆疊扇出型晶圓級半導體封裝件100-5a、100-5b可與圖2a和圖2b的堆疊扇出型晶圓級半導體封裝件100-1相同，不同的是，第一晶片102、102b的尺寸或類型與第二晶片112a的尺寸或類型不同。在圖8a的堆疊扇出型晶圓級半導體封裝件100-5a中，第二晶片112a的類型可與第一晶片102的類型相同，因此其尺寸與第一晶片102的尺寸相同。

在圖8b的堆疊扇出型晶圓級半導體封裝件100-5b中，第二晶片112a的類型可與第一晶片102b的類型不同，因此其尺寸與第一晶片102b的尺寸不同。另外，圖8b的堆疊扇出型晶圓級半導體封裝件100-5b的第二晶片112a可比第一晶片102b具有更大的尺寸，並且還可佔據第一絕緣層105。在參照圖8a和圖8b的描述中，與圖2a和圖2b中的相同的標號指代相同組件，並且為了方便起見將簡單描述或者省略重複的部分。

堆疊扇出型晶圓級半導體封裝件100-5a、1005b可包括基礎封裝件bp，該基礎封裝件bp包括：扇入區fi，其包括第一晶片102或102b；以及包圍扇入區fi的扇出區fo中的第一絕緣層105。第一晶片102或102b可為邏輯晶片(或者控制晶片)。第一晶片102或102b可包括所述多個第一晶片焊盤104。

第二晶片112a堆疊在扇入區fi中的第一晶片102或102b上，並且通過粘合劑層110附著至扇入區fi中的第一晶片102或102b。在圖8b中，由於第一晶片102b的尺寸小於第二晶片112a的尺寸，因此第二晶片112a可佔據扇出區fo。根據需要，第二晶片112a可具有小於第一晶片102b的尺寸的尺寸。

第二晶片112a的類型可與第一晶片102或102b的類型相同或者不同。第二晶片112a可為邏輯晶片(或者控制晶片)。第二晶片112a可具有與第一晶片102或102b的尺寸相同或不同的尺寸。第二晶片112a可包括第二晶片焊盤114。

支承構件106排列在扇出區fo中，同時與第一晶片102或102b和第二晶片112a分開。第一再分配層108從第一晶片102或102b的上側延伸至支承構件106的上側。

堆疊扇出型晶圓級半導體封裝件100-5a、100-5b可包括保護第一晶片102或102b和第二晶片112a的第二絕緣層115。第二再分配層116從第二晶片112a的上側延伸至第一再分配層108的上側。第一晶片102或102b和第二晶片112a通過包括第一再分配層108和第二再分配層116的再分配層彼此電連接。

第三絕緣層118形成在第二晶片112a、第二再分配層116、支承構件106和第二絕緣層115上。通過內部布線層119電連接至再分配層108、116的外部連接端子120形成在扇入區fi和扇出區fo中的第三絕緣層118上。外部連接端子120可包括扇入區fi中的第一外部連接端子120a和扇出區fo中的第二外部連接端子120b。

這樣，即使包括類型相同或不同的第一晶片102或102b和第二晶片112a，堆疊扇出型晶圓級半導體封裝件100-5a、1005b也可提供與堆疊扇出型晶圓級半導體封裝件100-1相同的效果。

圖9是根據實施例的堆疊扇出型晶圓級半導體封裝件的主要部分的剖視圖。

具體地，堆疊扇出型晶圓級半導體封裝件100-6可與圖2a和圖2b的堆疊扇出型晶圓級半導體封裝件100-1幾乎相同，不同的是，第一絕緣層105a形成在第一晶片102的下側上。在參照圖9的描述中，與圖2a和圖2b中的相同的標號指代相同組件，並且為了方便起見將簡單描述或者省略重複的部分。

堆疊扇出型晶圓級半導體封裝件100-6可包括基礎封裝件bp，該基礎封裝件bp包括：扇入區fi，其包括第一晶片102；以及包圍扇入區fi的扇出區fo中的第一絕緣層105a。另外，在基礎封裝件bp中，第一絕緣層105a還形成在扇入區fi中的第一晶片102的下側上，從而保護第一晶片102。第一晶片102可包括所述多個第一晶片焊盤104。

第二晶片112堆疊在扇入區fi中的第一晶片102上並且通過粘合劑層110附著至扇入區fi中的第一晶片102。第二晶片112可包括第二晶片焊盤114。支承構件106排列在扇出區fo中同時與第一晶片102和第二晶片112分開。第一再分配層108從第一晶片102的上側延伸至支承構件106的上側。

堆疊扇出型晶圓級半導體封裝件100-6可包括保護第一晶片102和第二晶片112的第二絕緣層115。第二再分配層116從第二晶片112的上側延伸至第一再分配層108的上側。第一晶片102和第二晶片112通過包括第一再分配層108和第二再分配層116的再分配層彼此電連接。

第三絕緣層118形成在第二晶片112、第二再分配層116、支承構件106和第二絕緣層115上。通過內部布線層119電連接至再分配層108、116的外部連接端子120形成在扇入區fi和扇出區fo中的第三絕緣層118上。外部連接端子120可包括扇入區fi中的第一外部連接端子120a和扇出區fo中的第二外部連接端子120b。

這樣，即使進一步包括第一晶片102的下側上的第一絕緣層105a，堆疊扇出型晶圓級半導體封裝件100-6也可提供與堆疊扇出型晶圓級半導體封裝件100-1相同的效果。

圖10是根據實施例的堆疊扇出型晶圓級半導體封裝件的主要部分的剖視圖。

具體地，堆疊扇出型晶圓級半導體封裝件100-7可與圖2a和圖2b的堆疊扇出型晶圓級半導體封裝件100-1幾乎相同，不同的是，在第二晶片112上還堆疊第三晶片112-1。在參照圖10的描述中，與圖2a和圖2b中的相同的標號指代相同組件，並且為了方便起見將簡單描述或者省略重複的部分。

堆疊扇出型晶圓級半導體封裝件100-7可包括基礎封裝件bp，該基礎封裝件bp包括：扇入區fi，其包括第一晶片102；以及包圍扇入區fi的扇出區fo中的第一絕緣層105a。第一晶片102可包括所述多個第一晶片焊盤104。

第二晶片112堆疊在扇入區fi中的第一晶片102上並且通過粘合劑層110附著至扇入區fi中的第一晶片102。第二晶片112可包括第二晶片焊盤114。支承構件106排列在扇出區fo中，同時與第一晶片102和第二晶片112分開。第一再分配層108從第一晶片102的上側延伸至支承構件106的上側。

堆疊扇出型晶圓級半導體封裝件100-7可包括保護第一晶片102和第二晶片112的第二絕緣層115。第二再分配層116從第二晶片112的上側延伸至第一再分配層108的上側。第一晶片102和第二晶片112通過包括第一再分配層108和第二再分配層116的再分配層彼此電連接。

第三晶片112-1堆疊在扇入區fi中的第二晶片112上，並且通過粘合劑層110附著至扇入區fi中的第二晶片112。第三晶片112-1可包括第三晶片焊盤114-1。第二支承構件106-1排列在扇出區fo中，同時與第三晶片112-1分開。第二再分配層108-4從第一晶片102的上側延伸至第二支承構件106-1的上側。

堆疊扇出型晶圓級半導體封裝件100-7可包括保護第二晶片112並且使第二晶片112與第三晶片112-1絕緣的第三絕緣層115-1。第三再分配層116-1從第三晶片112-1的上側延伸至第二再分配層108-4的上側。第一晶片102、第二晶片112和第三晶片112-1通過包括第一再分配層108、第二再分配層108-4和第三再分配層116-1的再分配層彼此電連接。在圖10中，雖然第二晶片112和第三晶片112-1與第一晶片102不同，但是第二晶片112和第三晶片112-1可與第一晶片102相同。

第四絕緣層118-1形成在第三晶片112-1、第三再分配層116-1、第二支承構件106-1和第三絕緣層115-1上。通過內部布線層119電連接至再分配層108、108-4、116-1的外部連接端子120形成在扇入區fi和扇出區fo中的第四絕緣層118-1上。外部連接端子120可包括扇入區fi中的第一外部連接端子120a和扇出區fo中的第二外部連接端子120b。

這樣，即使第二晶片112和第三晶片112-1按次序堆疊在第一晶片102上，堆疊扇出型晶圓級半導體封裝件100-7也可提供與堆疊扇出型晶圓級半導體封裝件100-1相同的效果。

圖11至圖21是用於解釋根據實施例的製造半導體封裝件的方法的圖，並且圖22和圖23示出了用於解釋圖11至圖21的製造半導體封裝件的方法的流程圖。

具體地，圖11是用於解釋在支承承載件上再排列第一晶片的圖。圖12至圖19是用於解釋製造堆疊扇出型晶圓級半導體封裝件的方法的剖視圖。圖20和圖21是用於解釋製造堆疊扇出型晶圓級半導體封裝件的方法的平面圖。

圖11至圖21是用於解釋製造圖1a、圖1b、圖2a和圖2b的堆疊扇出型晶圓級半導體封裝件的方法的圖。在參照圖11至圖21的描述中，與圖1a、圖1b、圖2a和圖2b中的相同的標號指代相同組件，並且為了方便起見將簡單描述或者省略重複的部分。

通過晶圓製造工藝在例如矽晶圓的晶圓上製造圖11和圖12中的多個第一晶片102(圖22中的操作410)。本領域技術人員已知通過晶圓製造工藝製造第一晶片102，因此為了方便起見本文將不描述。

參照圖11、圖12和圖22，第一晶片102在晶圓級別在支承承載件302的粘合箔304上再排列(操作415)。支承承載件302可包括矽、鍺、矽鍺、砷化鎵(gaas)、玻璃、金屬、塑料和陶瓷襯底。支承承載件302可具有晶圓形狀，如圖11所示。其中排列有第一晶片102的區域可為扇入區fi。扇入區fi周圍的區域可為扇出區fo。在一些實施例中，第一晶片102排列在支承承載件302的粘合箔304中限定的扇入區fi中，並且扇入區fi周圍的區域被限定為扇出區fo。

當在支承承載件302上的粘合箔304上再排列時，第一晶片102再排列，以使得第一晶片102的第一晶片焊盤104向下面對支承承載件302。因此，第一晶片焊盤104與支承承載件302上的粘合箔304接觸，並且附著於粘合箔304。

參照圖13、圖14和圖22，如圖13所示，第一絕緣層105形成在圍繞第一晶片102的扇出區fo中(操作420)，其中第一晶片102在晶圓級別在扇入區fi中再排列。因此，形成了包括在晶圓級別在扇入區fi中再排列的第一晶片102和形成在扇入區fi周圍的扇出區fo中的第一絕緣層105的基礎封裝件bp。

可通過對支承承載件302上的粘合箔304上再排列的第一晶片102的模製，通過在第一晶片102周圍形成模製層來獲得第一絕緣層105。可通過以下步驟形成第一絕緣層105：形成模製層以覆蓋在支承承載件302上的粘合箔304上再排列的第一晶片102；然後蝕刻模製層，以暴露出第一晶片102的表面。第一絕緣層105可由例如環氧樹脂層的模製層形成。

如圖14所示，第一晶片102和第一絕緣層105通過剝離粘合箔304與支承承載件302分離。因此，製備了包括第一晶片102和第一絕緣層105的基礎封裝件bp(操作425)。圖14示出了由於基礎封裝件bp翻轉導致的其中第一晶片焊盤104形成在第一晶片102的上表面上的狀態。

參照圖15和圖20，支承構件106形成在扇出區fo中的第一絕緣層105上。這裡，形成支承構件106，以使得第一晶片102的第一晶片焊盤104向上暴露。例如，支承構件106形成為壩構件，其形成在第一絕緣層105上以突出至第一絕緣層上方並且包圍第一晶片102。支承構件106可為連續結構，並且可完全包圍第一晶片102。然而，本文所述的各種封裝件的實施不限於該實施例。

例如，可通過以下步驟形成支承構件106：在第一絕緣層105上形成聚合物層；接著通過對聚合物層的熱處理使聚合物層流動。因此，支承構件106可包括聚合物層，並且可具有半橢圓形截面。

支承構件106可根據聚合物層的流動程度具有半橢圓形或四邊形截面。支承構件106可由除聚合物層以外的非導電構件形成。支承構件106可形成為對應於隨後堆疊的第二晶片112的高度。

第一再分配層108形成在第一晶片102和支承構件106上。第一再分配層108可形成在包括第一晶片焊盤104的第一晶片102的表面以及支承構件106的一個側表面上。如上所述，第一再分配層108可包括在第一晶片焊盤104、第一晶片102和第一絕緣層105上的第一子再分配層108a、在支承構件106的一個側表面上的第二子再分配層108b以及在支承構件106的表面上的第三子再分配層108c。如圖15所示，多個再分配線108可形成為從第一晶片的表面(例如，頂表面)延伸至支承構件106的表面(例如，頂表面，諸如最頂上的表面)。例如，各個再分配線108可通過在第一晶片102、第一絕緣層105和支承構件106上圖案化導電層的工藝形成。例如，所述工藝可包括鍍覆工藝、光刻工藝或者蝕刻工藝。可使用電鍍工藝來形成第一再分配層108。

參照圖16、圖17和圖21，如圖16和圖21所示，通過使粘合劑層110介於第二晶片112與扇入區fi中的第一晶片102之間，第二晶片112分別堆疊在扇入區fi中的第一晶片102上。這裡，第二晶片112可分別堆疊在第一晶片102上，以使得第二晶片112的第二晶片焊盤114向上取向。各個第一晶片焊盤104和再分配線108可彼此接觸，並且彼此電附著和物理附著。

接著，如圖17和圖21所示，形成了第二絕緣層115，其在覆蓋第二晶片112和支承構件106同時暴露出第一再分配層108的上表面。第二絕緣層115可保護第一晶片102和第二晶片112，並且可使第一晶片102與第二晶片112絕緣。第二絕緣層115可包圍第二晶片112和支承構件106。第二絕緣層115可為包圍第二晶片112和支承構件106的塗層。

如上所述，第二絕緣層115可由氧化物層、氮化物層、聚合物層或它們的組合而形成。可利用化學氣相沉積(cvd)、旋轉塗布、物理氣相沉積(pvd)等形成第二絕緣層115。

第二絕緣層115形成在第二晶片112和支承構件106周圍，使得第二晶片112的表面和第一再分配層108(例如，第三子再分配層108c)的上表面被暴露。在一個實施例中，第二絕緣層115包圍第二晶片112和支承構件106，同時暴露出第二晶片112的表面和第一再分配層108(例如，第三子再分配層108c)的上表面。

參照圖18，形成了將第二晶片112電連接至暴露的第一再分配層108的第二再分配層116。第二再分配層116形成在第二晶片焊盤114、第二晶片112、第二絕緣層115和暴露的第一再分配層108的表面上。

第二再分配層116可將第二晶片112的第二晶片焊盤114電連接至暴露的第一再分配層108。結果，第一晶片102可通過包括第一再分配層108和第二再分配層116的再分配層電連接至第二晶片112。

參照圖19，第三絕緣層118形成在第二晶片112、第二再分配層116、支承構件106和第二絕緣層115上。接著，電連接至第二再分配層116的外部連接端子120形成在扇入區fi和扇出區fo中的第三絕緣層118上。

外部連接端子120形成在扇入區fi和扇出區fo中的第三絕緣層118上，並且通過內部布線層119電連接至再分配層108、116。外部連接端子120可通過內部布線層119和第二再分配層116電連接至第一再分配層108。外部連接端子120可包括形成在扇入區fi中的第一外部連接端子120a和形成在扇出區fo中的第二外部連接端子120b。

接著，通過沿著切割線124切割第一絕緣層105、第二絕緣層115和第三絕緣層118形成包括第一晶片102、第二晶片112和支承構件106的單位半導體封裝件up。單位半導體封裝件up可為上述堆疊扇出型晶圓級半導體封裝件100-1。

作為示例，參照從圖2a開始的上面的附圖，儘管第一晶片102和第一絕緣層105在本文中可被描述為基礎封裝件bp，但是它們也可被描述為半導體封裝件的半導體晶片和模製層。例如，當圖2a所示的封裝件100-1是單個封裝件時，其可被從相對於圖2a所示的顛倒的角度進行觀看。在這個角度，晶片102可為封裝件的上部晶片，還被描述為第二晶片，晶片112可為封裝件的下部晶片，還被描述為第一晶片，絕緣層105可被稱作模製層、上部模製層或者上部絕緣層105，絕緣層115可被稱作下部模製層或者下部絕緣層115，並且絕緣層118可被描述為封裝襯底或者封裝件基礎層118。另外，可由絕緣材料形成的支承構件106可被看作是下部模製層或者下部絕緣層的一部分。上部模製層105和下部模製層115/106可按照組合方式被稱作模製層或者包封層。在一些實施例中，例如，如圖9中所示，上模製層105a可在上晶片102的頂表面的上方延伸並覆蓋該頂表面。

進一步沿著這些線，再分配層116可被描述為形成在封裝襯底118上，並且通常可被描述為形成在封裝襯底118上的布線或再分配線。再分配線116可形成在單個豎直水平並且水平地延伸。再分配層108通常可被描述為布線或再分配線。此外，再分配層108的部分108a可被稱作再分配線的一部分(例如，第一部分)，或者簡單地被稱作再分配線(例如，形成在單個豎直水平並且水平地延伸)，而部分108b和108c可被稱作再分配線的一部分(例如，第二部分)，或者被稱作在第一豎直水平的第一再分配線(例如，108a，其可為用於第一晶片102的再分配線)與在第二豎直水平的第二再分配線(例如，116，其可為用於第二晶片112的再分配線)之間延伸的布線。因此，由部分108b和108c形成的布線可豎直地和水平地延伸，以使得其形成在一定範圍的豎直水平上。

如可在圖2a和各個其它附圖中看出，半導體封裝件設為可具有用於在封裝件的底部連接至封裝件的外部的外部連接端子(例如，120)。外部連接端子可設在封裝襯底(例如，118，還被描述為封裝件基礎層)的底表面。封裝襯底可包括其上的再分配線(例如，116)，並且可包括穿過襯底並且將外部連接端子電連接至形成在上襯底的再分配線(例如，116)的布線(例如，119)。再分配線可在第一晶片(例如，112)的底表面連接至導電焊盤(例如，114)。底表面可為第一晶片112的有源表面。例如，再分配線(例如，116)可水平地延伸，並且可接觸焊盤114，以形成電連接。再分配線116可在再分配線116的第一端或第一部分處接觸焊盤114。再分配線116可設置在設置焊盤114的豎直水平與設置外部連接端子120的豎直水平之間的豎直位置。

再分配線116也可接觸或者連接至穿過包圍第一晶片112的絕緣層的布線(例如，108b和108c)。包圍第一晶片112的絕緣層還被稱作模製層或者第一絕緣層，可包括絕緣層115和支承構件106。諸如圖2a和圖2b所示的部分108b和108c的組合可由連續導電線形成，並且可保形地形成在包圍第一晶片112的絕緣層的一部分上。例如，部分108b和108c的組合可被描述為穿過底部絕緣層的布線。所述布線可布置在底部絕緣層的第一結構(例如，支承結構106)與底部絕緣層的第二結構(例如，絕緣層115)之間的邊界處。該邊界可為第一結構與第二結構的表面之間的表面邊界。布線的一端可接觸第一再分配線116，以電連接至再分配線116，布線的另一端可接觸第二再分配線108a以電連接至再分配線108a。

第二再分配線108a可設為接觸和電連接至設置在第二晶片102的表面(諸如底表面)的導電焊盤(例如，104)。底表面可為第二晶片102的有源表面。

因此，從這個角度可以看出，布線(108b和108c)的形狀可不同於常規引線鍵合線的形狀，也不同於常規穿通過孔的形狀。例如，穿過第一晶片112的豎直水平並且在第一晶片112外部水平地形成的布線(108b和108c)可具有在封裝件100-1上朝著第一晶片112向內鼓起的形狀，並且可相對於封裝件100-1的中心和/或第一晶片112的中心凹進。布線可具有彎曲形狀，如圖2a和圖2b所示。從一個終端至相對終端，布線可在水平上位於由第一晶片112佔據的區域以外。所述布線可豎直地僅形成在布置在下部晶片112的底表面的第一再分配線(例如，116)與布置在上部晶片102的底表面的第二再分配線(例如，108a)之間。所述布線可在包圍第一晶片112的絕緣層的兩個分離地形成的部分(例如，可由不同材料形成)之間穿過。例如，布線可保形地形成在作為包圍第一晶片112的絕緣層的一部分的支承結構上。在一些實施例中，諸如在圖6和圖7中，在形成在第一晶片的底表面的下部再分配線與形成在第二晶片的底表面的上部再分配線之間延伸的布線具有成角度的形狀，但是仍然保持朝著半導體晶片鼓起並且相對於封裝件的中心凹進的形狀。例如，這些實施例示出了隨著布線水平地更加靠近半導體晶片，所述布線相對於封裝襯底彎曲遠離。

如可從各個方法圖中進一步看出，在提供封裝襯底、外部連接端子、下部晶片(例如，當在外部連接端子位於封裝件的底部的情況下觀看時更靠近封裝襯底的晶片)、上部晶片、下部晶片上的再分配線、下部晶片上的再分配線和連接不同的再分配線的布線的過程中，在一些實施例中，可在形成封裝襯底的絕緣層(例如，封裝襯底)之前形成封裝襯底的再分配線。另外，包圍半導體晶片的模製層可在形成封裝襯底之前形成在半導體晶片上。另外，在一些實施例中，布線(例如，組合的108b和108c)可與形成在上部晶片的底表面上的再分配線(例如，108a)同時形成，因此，各條布線(例如，108b和108c)及其對應的再分配線(例如，108a)可為單根連續的整根線或結構。

基於上述結構和方法，堆疊晶片封裝件可設為具有更小的厚度和更高的產率。

圖24是包括根據實施例的堆疊扇出型晶圓級半導體封裝件的半導體模塊的示意性平面圖。

具體地說，半導體模塊1300包括模塊襯底1352、模塊襯底1352上的多個半導體封裝件1354以及與模塊襯底1352的一個邊緣毗鄰地並列形成並且各自電連接至半導體封裝件1354的模塊接觸端子1358。

模塊襯底1352可為印刷電路板(pcb)。可使用模塊襯底1352的兩個表面。也就是說，半導體封裝件1354可排列在模塊襯底1352的前後表面二者上。雖然示出了在圖24中的模塊襯底1352的前表面上排列了八個半導體封裝件1354，但這僅是示例。半導體模塊1300還可包括用於控制半導體封裝件1354的分離的半導體封裝件。

半導體封裝件1354中的至少一個可為根據上述實施例的堆疊扇出型晶圓級半導體封裝件。模塊接觸端子1358可由金屬形成，並且具有抗氧化性。模塊接觸端子1358可根據半導體模塊1300的標準不同地設置。因此，示出的模塊接觸端子1358的數量沒有特別的含義。

圖25是包括根據實施例的堆疊扇出型晶圓級半導體封裝件的卡的示意圖。

具體地說，卡1400可包括排列在電路板1402上的控制器1410和存儲器1420。控制器1410和存儲器1420可彼此交換電信號。例如，如果控制器1410向存儲器1420提供命令，則存儲器1420可發送數據。存儲器1420或者控制器1410可包括根據實施例的堆疊扇出型晶圓級半導體封裝件。

卡1400可包括各種卡，例如，記憶棒卡、智能媒體卡(sm)、安全數字卡(sd)、迷你安全數字卡(迷你sd)或多媒體卡(mmc)。

圖26是包括根據實施例的堆疊扇出型晶圓級半導體封裝件的電子電路板的示意性框圖。

具體地說，電子電路板1500包括微處理器1530、與微處理器1530通信的主要存儲電路1535和補充存儲電路1540、向微處理器1530發送命令的輸入信號處理電路1545、從微處理器1530接收命令的輸出信號處理電路1550以及將信號發送至其它電路板和從其它電路板接收信號的通信信號處理電路1555，上述組件排列在電路板1525上。可以理解，圖26中的箭頭意指可傳輸電信號的路徑。

微處理器1530可接收和處理各種電信號，輸出處理的結果，以及控制電子電路板1500的其它組件。例如，微處理器1530可包括中央處理單元(cpu)、主要控制單元(mcu)等。

主要存儲電路1535可臨時存儲總是或者經常被微處理器1530要求的數據或者處理前或處理後的數據。由於主要存儲電路1535要求快響應速度，因此主要存儲電路1535可包括半導體存儲器晶片。更具體地說，主要存儲電路1535可為被稱作高速緩存的半導體存儲器，並且可包括靜態隨機存取存儲器(sram)、動態隨機存取存儲器(dram)、電阻式隨機存取存儲器(rram)和它們的應用，例如，實用ram、鐵電ram、快周期ram、相位可變ram、磁性ram和其它半導體存儲器。

另外，主要存儲電路1535是否為易失性/非易失性的，這無關緊要，並且主要存儲電路1535可包括隨機存取存儲器。主要存儲電路1535可包括根據本文所述的實施例的半導體封裝件或者半導體模塊中的至少一個。補充存儲電路1540是大容量元件，並且可為諸如閃速存儲器的非易失性半導體存儲器，或為利用磁場的硬碟驅動器。可替換地，補充存儲電路1540可為利用光的緊湊盤驅動器。與主要存儲電路1535相比，當補充存儲電路1540需要存儲大量數據而不要求快速度時，可使用補充存儲電路1540。補充存儲電路1540是否為隨機式/非隨機式，這無關緊要，並且補充存儲電路1540可包括非易失性存儲元件。

補充存儲電路1540可包括根據公開的實施例的堆疊扇出型晶圓級半導體封裝件或半導體模塊。輸入信號處理電路1545可將電子電路板1500外部的命令轉換為電信號，或者將從電子電路板1500外部傳輸的電信號傳輸至微處理器1530。

從電子電路板1500外部傳輸的命令或電信號可為操作命令、待處理的電信號或者待存儲的數據。例如，輸入信號處理電路1545可包括：終端信號處理電路，其處理從鍵盤、滑鼠、觸摸板、圖像識別裝置或者各個傳感器傳輸的信號；圖像信號處理電路，其處理從掃描儀或相機、各種傳感器或輸入信號接口等輸入的圖像信號。輸入信號處理電路1545可包括根據公開的實施例的堆疊扇出型晶圓級半導體封裝件或者半導體模塊。

輸出信號處理電路1550可為用於將由微處理器1530處理的電信號發送至電子電路板1500外部的組件。例如，輸出信號處理電路1550可為圖形卡、圖像處理器、光學轉換器、波束面板卡、具有各種功能的接口電路等。輸出信號處理電路1550可包括根據公開的實施例的堆疊扇出型晶圓級半導體封裝件或者半導體模塊。

通信電路1555是一種將電信號直接發送至其它電子系統或其它電路板和從其它電子系統或其它電路板直接接收電信號而不使用輸入信號處理電路1545或輸出信號處理電路1550的組件。例如，通信電路1555可包括個人計算機系統的數據機、lan卡、各種接口電路等。通信電路1555可包括根據公開的實施例的堆疊扇出型晶圓級半導體封裝件或者半導體模塊。

圖27是包括根據實施例的堆疊扇出型晶圓級半導體封裝件的電子系統的示意性框圖。

具體地，電子系統1600包括控制單元1665、輸入單元1670、輸出單元1675和存儲單元1680，並且還可包括通信單元1685和/或其它操作單元1690。

控制單元1665可統一控制電子系統1600和所述組件中的每一個。控制單元1665可為中央處理單元或者中央控制單元，並且可包括根據實施例的圖26的電子電路板1500。另外，控制單元1665可包括根據公開的實施例的堆疊扇出型晶圓級半導體封裝件或者半導體模塊。

輸入單元1670可將電命令信號發送至控制單元1665。輸入單元1670可包括鍵盤、鍵區、滑鼠、觸摸板、諸如掃描儀的圖像識別器或者各種輸入傳感器。輸入單元1670可包括根據公開的實施例的堆疊扇出型晶圓級半導體封裝件或者半導體模塊。

輸出單元1675可從控制單元1665接收電信號，並且輸出由電子系統1600處理的結果。輸出單元1675可包括監視器、印表機、波束投影儀或者各種機械裝置。輸出單元1675可包括根據公開的實施例的堆疊扇出型晶圓級半導體封裝件或者半導體模塊。

存儲單元1680可為用於暫時或永久地存儲將被控制單元1665處理或者已被控制單元1665處理的電信號的組件。存儲單元1680可物理地連接或耦合或者電連接或耦合至控制單元1665。存儲單元1680可包括半導體存儲器、諸如硬碟的磁性存儲裝置、諸如緊湊盤的光學存儲裝置或者具有數據存儲功能的其它伺服器。另外，存儲單元1680可包括根據公開的實施例的堆疊扇出型晶圓級半導體封裝件或者半導體模塊。

通信單元1685可從控制單元1665接收電命令信號，並且將電信號發送至其它電子系統或者從其它電子系統接收電信號。通信單元1685可包括諸如數據機或者lan卡的有線收發器、諸如wibro接口、紅外埠等的無線收發器。另外，通信單元1685可包括根據公開的實施例的堆疊扇出型晶圓級半導體封裝件或者半導體模塊。

其它操作單元1690可根據控制單元1665的命令執行物理操作或機械操作。例如，其它操作單元1690可為執行機械操作的組件，諸如繪圖儀、指示器、上/下操作器等。電子系統1600可包括計算機、網絡伺服器、網絡印表機、掃描儀、無線控制器、用於移動通信的終端、開關系統或者執行編程的操作的其它電子元件。

另外，電子系統1600可用於行動電話、mp3播放器、導航系統、可攜式多媒體播放器(pmp)、固態盤(ssd)或者家用電器。

圖28是包括根據實施例的堆疊扇出型晶圓級半導體封裝件的電子系統的示意圖。

具體地，電子系統1700可包括控制器1710、輸入/輸出裝置1720、存儲器1730和接口1740。電子系統1700可為移動系統或者用於發送或接收信息的系統。移動系統可為pda、可攜式計算機、網絡平板、無線電話、行動電話、數位音樂播放器或者存儲器卡。

控制器1710可用於執行程序和控制電子系統1700。控制器1710可包括根據本發明構思的堆疊扇出型晶圓級半導體封裝件。例如，控制器1710可為微處理器、數位訊號處理器、微控制器或者與其相似的裝置。

輸入/輸出裝置1720可用於輸入或輸出電子系統1700的數據。電子系統1700可通過利用輸入/輸出裝置1720連接至電子系統1700外部的裝置，例如，個人計算機或網絡，因此與外部裝置交換數據。例如，輸入/輸出裝置1720可為鍵區、鍵盤或顯示器。

存儲器1730可存儲用於控制器1710的操作的代碼和/或數據，和/或可存儲通過控制器1710處理的數據。存儲器1730可包括根據公開的實施例的堆疊扇出型晶圓級半導體封裝件。接口1740可為電子系統1700與電子系統1700外部的其它裝置之間的數據傳輸路徑。控制器1710、輸入/輸出裝置1720、存儲器1730和接口1740可通過總線1750彼此通信。

例如，電子系統1700可用於行動電話、mp3播放器、導航系統、可攜式多媒體播放器(pmp)、固態盤(ssd)或家用電器。

圖29是包括根據實施例的堆疊扇出型晶圓級半導體封裝件的電子裝置的示意性透視圖。

具體地說，圖29示出了其中圖28的電子系統1700應用於行動電話1800的示例。行動電話1800可包括系統晶片1810。系統晶片1810可包括根據公開的實施例的堆疊扇出型晶圓級半導體封裝件。由於行動電話1800可包括系統晶片1810(其可包括具有相對高的性能的主要功能塊)，因此行動電話1800可具有相對高的性能。另外，由於系統晶片1810即使在面積相同的情況下也可具有相對高的性能，因此行動電話1800即使在具有最小化的尺寸的情況下也可具有相對高的性能。

雖然已經參照本發明構思的實施例具體示出和描述了本發明構思的各個方面，但是應該理解，在不脫離權利要求的精神和範圍的情況下，可在其中作出各種形式和細節上的修改。