在場效應電晶體中形成不對稱疊加電容的結構和方法

2023-07-25 12:55:31 4

專利名稱：在場效應電晶體中形成不對稱疊加電容的結構和方法
技術領域：
本發明一般涉及半導體器件處理技術，更特別地，涉及用於在場
效應電晶體(FET)中形成不對稱疊加電容的結構和方法。
背景技術：
在半導體器件的製造中，存在恆定推動力以增加諸如微處理器、 存儲器件等的某些集成電路器件的操作速度。該推動力由消費者對 於在日益增大的速度操作的計算機和其他電子設備的要求所刺激。 作為針對增加的速度的要求的結果，諸如電晶體的半導體器件的尺 寸不斷減少。例如，在諸如場效應電晶體(FET)的器件中，僅舉幾 個例子，諸如溝道長度、結深和柵極電介質厚度的器件參數都持續 才安比例縮小。
通常而言，FET的溝道長度越小，電晶體將操作越快。此外，通 過減少典型電晶體的組件的大小和/或規模，可以在給定量的晶片面 積上製造的電晶體的密度和數量也增加，因此降低了每電晶體的總 成本以及包括這種電晶體的集成電路器件的成本。
不幸地，減少電晶體的溝道長度也增加了在長溝道電晶體中相對 不重要的"短溝道"效應以及"邊緣效應"。除其他之外，短溝道 效應的一個例子包括當假設電晶體處於"截止"或非導通狀態時增 加的漏極到源極的洩漏電流，該增加的漏極到源極的洩漏電流是由 於相對於較短溝道長度而言的擴大的耗盡區引起的。此外，也會不 利地影響電晶體性能的邊緣效應之一是稱為密勒電容的效應。密勒 電容是寄生疊加電容(Cov)，其是由於摻雜的多晶矽柵電極和柵極 電介質引起的，其中該柵極電介質(幾乎總是)與FET的重摻雜源 極/漏極區和/或輕摻雜源極/漏極擴展(SDE)區(如果存在)的導電部分疊加。
此外，由於電晶體尺寸按比例縮小，柵極到源極/漏極擴展疊加
需要保持相對恆定，4吏得可以維持驅動電流。例如，疊加的約20 nm/ 側的最小值是防止電晶體驅動電流(Idsat)下降所必需的。當疊加太 小時，在擴展和溝道之間將創建高阻區。隨著器件變得更小，源極 擴展到漏極擴展的距離變得更窄，導致了嚴重的擊穿問題。
因此，期望能夠製造一種FET器件，其在器件的柵極和源極之 間維持低串聯電阻，而同時最小化由於過度的柵極到漏極的疊加形 成的不利結果，例如短溝道效應、熱載流子效應、擊穿和寄生密勒 電容。

發明內容
通過用於形成用於半導體器件的不對稱隔離物(spacer)結構的 方法克服或減輕了現有技術的上述缺陷和不足。在示範性實施方式 中，該方法包括在置於半導體襯底之上的至少一對相鄰隔開的柵極 結構之上形成隔離物層。柵極結構被隔開，使得所述隔離物層在柵 極結構之間的區域中以第 一厚度形成並且在別處以第二厚度形成， 第二厚度大於所述第一厚度。蝕刻隔離物層，使得針對該一對相鄰 隔開的柵極結構形成不對稱隔離物結構。
在另一實施方式中，用於形成用於半導體器件的場效應電晶體 (FET )結構的方法包括在半導體襯底之上形成至少 一對相鄰隔開的 柵極結構，以及在相鄰隔開的柵極結構之上形成隔離物層。斥冊極結 構被隔開，使得所述隔離物層在柵極結構之間的區域中以第 一 厚度 形成並且在別處以第二厚度形成，所述第二厚度大於所述第一厚度。 蝕刻隔離物層使得形成與該 一 對相鄰隔開的柵極結構的側壁相鄰的 不對稱隔離物結構，以及使襯底注入有根據不對稱隔離物結構而具 有不對稱特徵的摻雜區。
在又一實施方式中，用於形成用於半導體器件的場效應電晶體 (FET )結構的方法包括在半導體襯底之上形成至少 一對相鄰隔開的柵極結構，形成鄰近該 一 對相鄰隔開的柵極結構的側壁的偏移隔離 物，以及在襯底中形成擴展區。在偏移隔離物、柵極結構和襯底之
上形成第二隔離物層。對第二隔離物層進行中性物類(neutral species)的單個的、有角度的離子注入，該有角度的離子注入源自
單一方向。蝕刻第二隔離物層，其中對進行所述有角度的離子注入 的第二隔離物層的部分以快於其未暴露部分的速率進行蝕刻，從而
形成鄰近偏移隔離物的不對稱第二隔離物。然後使襯底注入有源極 和漏才及區。
在又一實施方式中，場效應電晶體(FET)器件包括在半導體 襯底之上形成的柵極結構；在柵極結構的側壁上形成的第 一 對隔離 物結構；以及鄰近第一對隔離物結構形成的第二對隔離物結構，第 二對隔離物結構相對彼此具有不對稱厚度。在柵極結構的 一 側注入 源極區及其擴展，以及在柵極結構的另 一 側注入漏極區及其擴展。 根據第二對隔離物結構的所述不對稱厚度，源極區的擴展的長度與 漏極區的擴展的長度不同。


參照示範性附圖，其中類似元件在多個附圖中以類似標號標記 圖1至圖3是示出根據本發明示範性實施方式的FET器件中不
對稱源極和漏極疊加區的形成的 一 系列截面圖4至圖7和圖9是示出根據本發明可選實施方式的FET器件
中不對稱源極和漏極擴展區的形成的一 系列截面圖8是根據圖7中所示處理步驟形成的器件的示範性SEM圖像； 圖IO是具有不對稱隔離物的SRAM單元的一部分的示範性SEM
圖像；
圖11至圖14是示出根據本發明可選實施方式的FET器件中不 對稱源;f及和漏;f及疊加區的形成的 一 系列截面圖；以及
圖15至圖20是示出根據本發明又一實施方式的FET器件中不 對稱源極和漏極擴展區的形成的 一 系列截面圖。
具體實施例方式
這裡公開了一種用於減少場效應電晶體(FET)中疊加電容的方 法和結構。在傳統FET製造工藝中，在柵極導體的相對側形成的隔 離物結構通常是對稱的，使得後來形成的源極和漏極擴展具有相對 於柵極的相同疊加量。然而，因為電晶體驅動電流主要由源極側疊 加的量(即，4冊極到源極的電阻)控制，所以漏極側疊加的量仍可 以減少，而不會不利地影響驅動電流。另一方面， 一冊4l到漏;f及的疊 加的減少在例如短溝道效應、擊穿、熱載流子效應和寄生電容方面 是有益的。
此外，由於器件尺寸縮小，擴展電阻變得顯著。較短源極側擴展 (窄隔離物寬度的結果)將減少串聯電阻以及改進器件性能，並且 也不造成諸如熱載流子效應的問題，因為漏極側擴展(不減少隔離 物寬度的結果)仍維持在適當長度。這與傳統形成的導致對稱源極 和漏極擴展長度的用於源極和漏極側的對稱擴展大不相同。
因此，如這裡更詳細所述，所公開的本發明實施方式使用各種制 造技術來製作不對稱隔離物結構，其導致具有長和短的疊加的源極 和漏極擴展，以及它們自己長和短的擴展。
首先參照圖l至圖3，示出根據本發明示範性實施方式的用於一 對FET器件100的不對稱源極和漏極疊加區的形成的一 系列截面圖。 特別地，圖1示出在半導體襯底104 (例如， >眭)之上形成的一對相 鄰柵極導體102,柵極102形成在相應柵-極氧化層106上。還示出淺 溝隔離(STI)結構108用於使襯底104上的各器件彼此電隔離。因 為基本FET結構對於本領域技術人員是公知的，因此這裡不再詳細 描述諸如STI 108和柵極氧化層106的確定特徵。
還如圖1所示，在一對柵極結構102之上形成不均勻厚度的隔離 物層130。圖1的實施方式使用非常接近的兩個鄰近柵極(例如，其 間間隔柵極高度的約1至3倍)。通過選擇性地調整形成隔離物層之上形成更薄的膜。這樣，當構圖和蝕刻隔離物層130時，將由於 不均勻厚度的層的恆定蝕刻速率產生不對稱隔離物114a、 114b,如 圖2所示。
形成不對稱隔離物之後，圖3示出根據標準器件處理的暈圈和擴 展注入步驟。在退火以驅動注入的摻雜材料之後，看出對應於較薄 隔離物114b的擴展116具有比對應於較厚隔離物114a的擴展118 更長的疊加。換言之，"長疊加，，擴展116在柵極之下擴展得比"短 疊加"擴展118多。在優選實施方式中，FET結構的源極端將位於 柵極的長疊加擴展側(以維持驅動電流)，而漏極端位於柵極的短 疊加擴展側(以減少總疊加電容以及改進短溝道效應)。
通過不均勻層形成的不對稱隔離物形成的原理也可以在深源極 和漏極區的形成期間應用。圖4至圖7和圖9是示出根據本發明另 一實施方式的FET器件中不對稱源極和漏極擴展區的形成的一系列 截面圖。在圖4中開始，偏移隔離物114初始形成在FET柵極結構 之上。
隔離物114可以如在傳統工藝中是對稱的(即，在柵極的兩側厚 度基本上相等)，或者可選地，隔離物114可以如圖2所示不對稱 地形成。為了說明目的，在本工序中描述偏移隔離物114為對稱的。 圖5示出根據標準器件處理的暈圈和擴展注入步驟，接著是退火以 擴散注入的摻雜材料。對於對稱偏移隔離物114,在柵極的兩側所得 的擴展120將具有基本上相等的疊加。另一方面，如果根據圖1-圖2 所示處理形成隔離物114,則將如圖3所示出現不對稱擴展。
然後如圖6所示，在器件之上形成不均勻的第二隔離物層132(例 如，Si3N4)。類似於圖1的實施方式，第二隔離物層132 U叚i殳才冊 極之間足夠接近的距離以及適當調整的工藝條件)將在柵極之間的 區域中形成得較薄，而在柵極外部區域中形成得較厚。 一旦在圖7 中構圖和蝕刻第二隔離物層132,就形成不對稱隔離物124a、 124b。 以示例方式，圖8是根據圖7所示處理步驟形成的器件的示範性SEM 圖像。通過不對稱隔離物124a、 124b的形成，圖9所示源極/漏極離子 注入步驟導致具有不同長度的擴展。更具體地，柵極外部的擴展120a 比柵極之間的擴展120b長。這是由於深源極/漏極注入在第二組隔離 物較薄處更接近柵極，因此縮短圖5中形成的擴展區。通過這種短 擴展，對載流子(例如，電子或空穴)存在較低電阻。在這種實施 方式中，可行的是具有位於柵極之間的共源極端以減少串聯電阻， 而漏極端位於擴展壽交長的柵極外部。
這種應用的 一個適當的例子可以是SRAM單元的PFET器件對， 其具有連接到電源電壓(VDD)的源極端。圖IO是具有不對稱隔離 物的SRAM單元的一部分的示範性SEM圖〗象，類似於圖9所示實施 方式。應該注意，較薄隔離物位於兩個柵極之間。
圖ll至圖14示出根據本發明另一實施方式的用於形成不對稱隔 離物的另一技術。如同上述實施方式，圖11示出在半導體襯底104、 柵極氧化層106和STI結構108之上形成的一對柵極導體102。此外， 隔離物層110 (例如，氧化物，TEOS、氮化矽)形成在器件100之 上用於在摻雜注入之前形成隔離物。
傳統地，接著將對圖11的隔離物層110構圖和不均勻蝕刻以產 生沿著柵極導體102的側壁的基本上對稱的隔離物。然而，如圖12 所示，然後對晶片進行例如鍺(Ge)或氤(Xe)的中性摻雜劑物類 的有角度的離子注入(箭頭112)。這導致在柵極結構一側的隔離物 層110接收有角度的離子注入。在示範性實施方式中，注入角度可 以大致從約10度到約35度。這種注入的效果是增加隔離物層110 的被注入部分相對於該層的剩餘部分的蝕刻速率。因此，當隨後構 圖和蝕刻-故注入的隔離物層110時，如圖13所示，每個4冊才及留有一 對隔離物114a、 114b,其中在4冊極的淨皮注入側的隔離物114b比在4冊 極的未注入側的隔離物114a薄(即，不對稱)。
不對稱隔離物形成之後，圖14示出暈圏和擴展注入步驟以形成 具有較長和較短疊加116、 118的擴展，類似於圖3的結構。然而， 圖3的較長疊加116位於柵極的內部，而圖14的較長疊加116位於才冊極的右側。
通過離子注入的不對稱隔離物形成的原理也可以在源極和漏極
區的形成期間應用。圖15至圖20是示出根據本發明另一實施方式 的FET器件中不對稱源極和漏極擴展區的形成的一系列截面圖。開 始在圖15中，示出在形成偏移隔離物114之後的FET結構。如同圖 4,在圖5的暈圈/擴展離子注入步驟之前，偏移隔離物114可以是對 稱形成或不對稱形成。
圖16示出根據標準器件處理的暈圈和擴展注入步驟，接著是退 火以擴散注入的摻雜材料。對於對稱偏移隔離物，在柵極的兩側所 得的擴展120將具有基本上相等的疊加。另一方面，如果根據圖12-圖13所示處理形成隔離物114，則擴展120將出現如圖14所示。在 任一情況下，然後如圖17所示在器件之上形成第二隔離物層122(例 如，Si3N4)。
然後，如圖18所示，對第二隔離物層122進行中性摻雜劑物類 的有角度的離子注入(箭頭112)，方式類似於前一實施方式中所述 的方式。同樣，這具有增加層122的被注入部分的蝕刻速率的效果。 因此，當如圖19所示構圖和蝕刻層122時，在第一組偏移隔離物114 之上形成第二組隔離物124a、 124b。不論第一組偏移隔離物114是 對稱的還是不對稱的，第二組隔離物事實上將是不對稱的，這是由 於圖18所示的有角度的注入。特別地，柵極結構的未注入側包括較 厚隔離物124a,而柵極結構的注入側包括較薄隔離物124b。
如最後圖20所示，然後根據傳統工藝摻雜對晶片進行(深)源 極/漏極注入。然而，在對應於較薄隔離物124b的柵極側，在深源極 /漏極注入之後保留的所得擴展120b的長度變得比對應於較厚隔離 物124a的4冊極側的擴展120a短。因此，在優選實施方式中，FET 的源極側位於對應於較薄隔離物124b的柵極側。相反，漏極側擴展 仍維持在確定長度以防止熱載流子效應。
通過使用有角度的中性摻雜劑注入步驟以增加隔離物層的蝕刻 速率，可以實現具有不對稱隔離物厚度的FET器件。這繼而允許具有長/短疊加的擴展以及它們自己較長和較短的擴展。然而，也預期 另外的方法來產生如上所述的不對稱隔離物。
儘管已經參照優選實施方式描述了本發明，但本領域技術人員將 理解，在不脫離本發明的範圍的情況下，可以進行各種改變，並且 等同物可以代替其元件。此外，在不脫離本發明的本質範圍的情況 下，可以進行許多修改以使特定情況或材料適應本發明的教導。因 此，本發明不限於作為預期用於實現本發明的最佳方式公開的特定 實施方式，而是本發明將包括落入所附權利要求的範圍內的所有實 施方式。
工業適用性
本發明的結構和方法有益於集成電路的製造，更特別地，有益於 場效應電晶體的製造。
權利要求
1.一種用於形成用於半導體器件的不對稱隔離物結構的方法，所述方法包括在置於半導體襯底之上的至少一對相鄰隔開的柵極結構之上形成隔離物層，其中所述柵極結構被隔開，使得所述隔離物層在所述柵極結構之間的區域中以第一厚度形成並且在別處以第二厚度形成，所述第二厚度大於所述第一厚度；以及蝕刻所述隔離物層，使得形成與所述一對相鄰隔開的柵極結構的側壁相鄰的不對稱隔離物結構。
2. 根據權利要求1所述的方法，其中所述不對稱隔離物結構進 一步包括偏移隔離物，用於暈圏和擴展注入區域的限定。
3. 根據權利要求1所述的方法，其中所述不對稱隔離物結構進 一步包括在偏移隔離物之上形成的第二隔離物，所述第二隔離物用 於源才及和漏極區的限定。
4. 根據權利要求1所述的方法，其中所述一對相鄰隔開的柵極 結構之間的距離是所述柵極結構的高度的約1至3倍。
5. —種用於形成用於半導體器件的場效應電晶體(FET)結構的方法，所述方法包括在半導體襯底之上形成至少 一對相鄰隔開的柵極結構；在所述相鄰隔開的柵極結構之上形成隔離物層，其中所述柵極結構被隔開，使得所述隔離物層在所述柵極結構之間的區域中以第一厚度形成並且在別處以第二厚度形成，所述第二厚度大於所述第一厚度；蝕刻所述隔離物層，使得形成與所述一對相鄰隔開的柵極結構的 側壁相鄰的不對稱隔離物結構；以及使襯底注入有摻雜區，所述摻雜區根據所述不對稱隔離物結構具 有不對稱特徵。
6. 根據權利要求5所述的方法，其中對應於所述隔離物層的所述第 一厚度的隔離物結構比對應於所述隔離物層的所述第二厚度的 隔離物結構薄。
7. 根據權利要求6所述的方法，其中所述不對稱隔離物結構進 一步包括偏移隔離物，並且所述摻雜區進一步包括暈圏和擴展注入 後的源極/漏極擴展。
8. 根據權利要求7所述的方法，其中對應於較薄偏移隔離物的 所述擴展具有比對應於較厚偏移隔離物的所述擴展長的柵極疊加。
9. 根據權利要求6所述的方法，其中所述不對稱隔離物結構進 一步包括在偏移隔離物之上形成的第二隔離物，並且所述摻雜區進 一步包括源極和漏極區。
10. 根據權利要求9所述的方法，其中對應於較薄第二隔離物的 所述摻雜區進 一 步包括源極區，並且對應於較厚第二隔離物的所述 摻雜區進一步包括漏極區。
11. 根據權利要求IO所述的方法，其中所述源極區具有比所述 漏極區短的擴展。
12. 根據權利要求6所述的方法，其中所述一對相鄰隔開的柵極 結構之間的距離是所述柵極結構的高度的約1至3倍。
13. —種半導體器件，包括至少一對場效應電晶體(FET)結構，包括在半導體襯底之上形 成的 一對相鄰隔開的柵極結構；所述一對FET結構的每個具有鄰近其側壁的一對不對稱隔離物 結構；其中位於所述 一 對柵極結構之間的區域中的內部隔離物結構比 位於所述 一 對柵極結構的外部的外部隔離物結構薄。
14. 根據權利要求13所述的器件，其中所述不對稱隔離物結構 進一步包括偏移隔離物，用於暈圈和擴展注入區域的限定。
15. 根據權利要求13所述的器件，進一步包括所述襯底內注入 的擴展，其中對應於較薄偏移隔離物的所述擴展具有比對應於較厚 偏移隔離物的所述擴展長的柵極疊加。
16. 根據權利要求13所述的器件，其中所述不對稱隔離物結構 進一步包括在偏移隔離物之上形成的第二隔離物，用於源極和漏極 區的限定。
17. 根據權利要求16所述的器件，進一步包括所述村底內注入 的源極和漏極區，其中所述源極區對應於較薄第二隔離物，並且所 述漏極區對應於較厚第二隔離物。
18. 根據權利要求17所述的器件，其中所述源極區具有比所述 漏極區短的擴展。
19. 根據權利要求3所述的器件，其中所述一對相鄰隔開的柵極 結構之間的距離是所述柵極結構的高度的約1至3倍。
20. —種用於形成用於半導體器件的場效應電晶體(FET)結構 的方法，所述方法包4舌在半導體村底之上形成至少 一 對相鄰隔開的柵極結構；形成鄰近所述 一 對相鄰隔開的柵極結構的側壁的偏移隔離物； 在所述襯底中形成擴展區；在所述偏移隔離物、所述柵極結構和所述襯底之上形成第二隔離 物層；對所述第二隔離物層進行中性物類的單個的、有角度的離子注 入，所述有角度的離子注入源自單一方向；蝕刻所述第二隔離物層，其中對進行所述有角度的離子注入的所 述第二隔離物層的部分以快於其未暴露部分的速率進行蝕刻，從而形成鄰近所述偏移隔離物的不對稱第二隔離物；以及 使所述襯底注入有源極和漏極區。
21. 根據權利要求20所述的方法，其中所述源極區具有比所述 漏極區短的擴展。
22. 根據權利要求21所述的方法，其中所述中性物類進一步包 括鍺和矽中至少之一。
23. 根據權利要求20所述的方法，其中在所述柵極結構和所述 村底之上形成的第 一 隔離物層中，通過中性物類的有角度的離子注入，也不對稱地形成所述偏移隔離物。
24. 根據權利要求23所述的方法，其中對應於較薄偏移隔離物 的所述擴展區具有比對應於較厚偏移隔離物的擴展區長的柵極疊 力口 。
25. —種場效應電晶體(FET)器件，包括 在半導體襯底之上形成的柵極結構；在所述柵極結構的側壁上形成的第 一 對隔離物結構；鄰近所述第 一 對隔離物結構形成的第二對隔離物結構，所述第二對隔離物結構相對彼此具有不對稱厚度；在所述柵極結構的 一 側注入的源極區及其擴展；以及在所述柵極結構的另 一 側注入的漏極區及其擴展；其中根據所述第二對隔離物結構的所述不對稱厚度，所述源極區的擴展具有與所述漏極區的擴展不同的長度。
26. 根據權利要求25所述的FET器件，其中所述源極區對應於 所述第二對隔離物結構中較薄的一個，並且所述漏極區對應於所述 第二對隔離物結構中較厚的 一 個。
27. 根據權利要求26所述的FET器件，其中所述源極區的擴展 比所述漏極區的擴展短。
28. 根據權利要求25所述的FET器件，其中所述第一對隔離物 結構也相對彼此具有不對稱厚度。
29. 根據權利要求28所述的FET器件，其中對應於所述第一對 隔離物結構中較薄的 一 個的所述源極和漏極擴展中的 一 個具有比對 應於所述第 一 對隔離物結構中較厚的 一 個的所述源極和漏極擴展中 的另一個長的柵極疊加。
30. 根據權利要求29所述的FET器件，其中所述源極區的擴展 具有比所述漏極區的擴展長的柵極疊加。
全文摘要
一種用於形成用於半導體器件的不對稱隔離物結構的方法，包括在置於半導體襯底(104)之上的至少一對相鄰隔開的柵極結構(102)之上形成隔離物層(130)。柵極結構(102)被隔開，使得隔離物層(130)在柵極結構(102)之間的區域中以第一厚度形成並且在別處以第二厚度形成，第二厚度大於所述第一厚度。蝕刻隔離物層使得針對該一對相鄰隔開的柵極結構形成不對稱隔離物結構。
文檔編號H01L21/336GK101647108SQ200680036820
公開日2010年2月10日 申請日期2006年10月2日 優先權日2005年10月7日
發明者楊海寧 申請人:國際商業機器公司