層合電路基板的製作方法
2023-07-18 05:08:31 1
專利名稱：層合電路基板的製作方法
技術領域：
本發明涉及層合電路基板(多層印刷電路板)中通過導電性組合物(導電性糊料)導通設置於內外的配線的層合電路基板。
背景技術：
以往的層合電路基板中有採用通孔鍍覆法的基板，該方法中，將多層配線基板用基材多層層合後，在絕緣層上開出通孔，通過對該通孔的內周面進行鍍覆處理得到的鍍層實現層間導通。採用該通孔鍍覆法的層合電路基板具有可以以穩定的低連接電阻連接各層的電路的優點，但是工藝複雜，工序多，因此成本高，這成為了限制層合電路基板的應用的主要原因。
此外，採用通孔鍍覆法的層合電路基板存在無法在通孔正上方安裝元件、配線的自由度低等缺點。
為了消除這些缺點，在採用通孔鍍覆法的層合電路基板中，也採用避開安裝元件的配置位置，相對基板表面傾斜地形成通孔的方法。
此外，近年來，作為代替通孔鍍覆法的層間連接法，採用在通孔中填充導電性糊料的IVH(內導通孔，Interstitial Via Hole)的層合電路基板被實用化。使用該導電性糊料的層合電路基板與採用通孔鍍覆法的層合電路基板相比，製造工藝被簡化，可以實現低成本化。作為使用導電性糊料的多層電路基板，已知松下公司的ALIVH(全層內導通孔，Any Layer Interstitial Via Hole)基板。
然而，目前根據進一步縮短工序的要求，還在開發採用一次壓制的層合電路基板的製造方法，該製造方法中也使用導電性糊料。
層合電路基板的層間連接所使用的導電性糊料以銀糊料或銅糊料為主要成分，為了製造工藝穩定性的提高和時間的縮短，使該主要成分中含有低熔點金屬，形成在接近形成多層電路基板的壓制溫度的溫度下容易軟化、壓接的狀態。
對於上述在銀糊料、銅糊料中添加的低熔點金屬，考慮到電導率、形成層合電路基板時的壓制溫度，決定低熔點金屬的種類和量。
發明內容
發明要解決的課題然而，使用含有該低熔點金屬的導電性糊料、通過壓制來將層合電路基板成形的情況下，存在銅箔表面生成銅和低熔點金屬的擴散層、在銅箔和導電性糊料的交界面上產生空隙或裂縫、銅箔和導電性糊料的連接部發生問題、連接可靠性受損的問題。
本發明的目的在於提供使用含有低熔點金屬的導電性糊料的層合電路基板，該層合電路基板中，在銅箔和含有低熔點金屬的導電性糊料的交界面不產生空隙，連接可靠性高。
解決課題的方法本發明的層合電路基板中，在銅箔或銅合金箔的至少一面的表面粗糙度為0.1μm～5μm的原料箔上形成表面粗糙度為0.3～10μm的、由突起物構成的粗化處理層，將在該粗化處理層上設有含低熔點金屬的導電性糊料的表面處理銅箔層合到樹脂基板上。
前述在原料箔上形成的粗化處理層特別好是由平均附著量在150mg/dm2以下，表面粗糙度為0.3～10μm的突起物形成。
此外，前述粗化處理層表面的明度值較好是為35或35以下。
前述原料箔的銅箔或銅合金箔較好為電解銅箔，更好是該電解銅箔進行表面處理的面的粗糙度為2μm或2μm以下，以粒狀結晶構成。
此外，較好是前述粗化處理層的突起物的數量為在100μm×100μm的範圍內存在200個～150000個，更好是前述粗化處理層的突起物的高度為0.2～3.0μm 。
發明的效果本發明可以提供使用含有低熔點金屬的導電性糊料的層合電路基板，該層合電路基板中，在銅箔和含有低熔點金屬的導電性糊料的交界面不產生空隙，連接可靠性高。
具體實施例方式
本發明是層合基板多塊層合構成的層合電路基板，該層合基板中，在原料箔(銅箔或銅合金箔，以下不需要特別區分的情況下統稱為原料箔)表面附著有表現出特定的形狀和分布的突起狀粗化粒子，絕緣基板上層合有在該粗化粒子層表面設置含有低熔點金屬的導電性糊料的表面處理銅箔。設置於前述粗化處理層的導電性糊料可以設置在整個表面，也可以僅部分地設置在通孔周圍必需的位置。
本發明所使用的表面處理銅箔與作為絕緣基板的環氧樹脂薄膜、聚醯亞胺薄膜、由於吸溼性非常低而介電特性的變化少且具有可以耐受錫焊的耐熱性的液晶聚合物薄膜、聚醚醚酮類樹脂薄膜粘合時，粘合強度大，可精細布圖化，在銅箔與含低熔點金屬的導電性糊料的界面上不會發生空隙。
特別是，作為絕緣基板，適合使用由含有50％以上的環氧樹脂·聚醯亞胺薄膜·液晶聚合物的組合物構成的薄膜。
本發明者對銅箔表面與含低熔點金屬的導電性糊料的界面上發生空隙的原因進行了認真研究，發現低熔點金屬擴散到表面處理銅箔的粗化處理層中時發生空隙，並且依賴於擴散的低熔點金屬的量和擴散到粗化處理層的厚度(深度)，於是對於原料箔表面的表面粗糙度、附著於表面的粗化粒子的附著量、設置導電性糊料的粗化表面的表面粗糙度，研究了是否發生空隙、是否發生裂縫、與絕緣基板的粘接性以及粗化粒子的形狀，從而完成了本發明。
本發明是使用如下的表面處理銅箔的層合電路基板在原料箔的至少一面的表面粗糙度為0.1μm～5μm的銅箔上在粗化處理中附著由平均附著量為150mg/dm2的粗化粒子構成的突起物，與導電性糊料接合的一面的表面粗糙度為0.3～10μm，即使使用含相對於主要成分金屬熔點較低的金屬的導電性糊料，表面處理銅箔與導電性糊料的交界處也不會發生空隙和裂縫。
本發明中，原料箔為通過電解或壓延製造的銅箔。較好是該銅箔的厚度為1μm～200μm，至少一面的表面粗糙度Rz0.1μm～5μm的銅或銅合金箔。其原因是，就銅箔的厚度而言，對於厚度在1μm以下的銅箔在其表面上進行粗化處理非常困難，而且考慮到實用性，作為用於例如高頻印刷電路板的銅箔，200μm以上的箔是不現實的。
將原料箔的表面粗糙度規定為Rz0.1μm～5μm的原因是Rz在0.1μm以下的箔實際製造困難，即使可以製造，製造成本也較高，所以實際上是不合適的；此外，雖然可以使用Rz5.0μm以上的原料箔，但考慮到高頻特性和精細布圖化，較好是在5.0μm以下，更好是其表面粗糙度為2μm或2μm以下。此外，該原料箔使用導電性糊料形成層合電路基板時，由於加入高溫下的壓制工序，如果銅箔不具柔軟性，則壓制時會發生破裂，因此要求銅箔具有柔軟性。
為了賦予銅箔柔軟性，較好是由粒狀晶構成的銅箔。尤其，較好是粒狀結晶的尺寸在平均0.3μm以上，特別好是結晶尺寸在1μm以上的結晶佔銅箔截面的10％以上。
本發明中，對上述的原料箔進行表面處理。原料箔表面的表面粗化處理中，在原料箔的表面附著粗化粒子進行粗化，使其至少一面的表面粗糙度為Rz0.3～10.0μm。這樣規定的原因是採用粗化處理的表面粗糙度Rz不到0.3μm時，剝離強度低，因此作為實現處理的目的的表面處理銅箔無法令人滿意；此外，若大於Rz10.0μm，高頻特性低下，而且也不適於精細布圖化。
考慮到高頻特性·精細布圖化，表面粗糙度較好是在3μm以下。
此外，如上所述，本發明的在原料箔上進行的表面粗化處理中，根據附著的銅或銅合金的附著量的不同，導電性糊料所含的低熔點金屬擴散到粗化粒子中，根據粗化處理層的厚度和銅與低熔點金屬的合金組成的性質的不同，有發生空隙或裂縫的情況，也有不發生空隙或裂縫的情況。
為了防止發生於銅箔與導電性糊料層的界面的空隙或裂縫，雖然根據低熔點金屬的種類有所不同，但相對於可擴散的低熔點金屬的原子個數，構成粗化粒子的銅原子個數較好是在4倍以下。但是，實際使用導電性糊料的情況下，過多添加使電阻值上升的低熔點金屬並不理想。因此，擴散的低熔點金屬原子個數也要少。
根據這樣的觀點，本發明較好是將附著在原料箔上的銅或銅合金的量設定在1mg/dm2～150mg/dm2的範圍內。其原因是附著量不到1mg/dm2時，剝離強度低，因此作為實現處理的目的的表面處理銅箔無法令人滿意；此外，若大於150mg/dm2，可擴散的低熔點金屬原子個數大量存在，這樣的量會加大導電性糊料的電阻值，不是很理想。
如上所述，相對於擴散到粗化粒子層中的低熔點金屬原子個數，構成粗化粒子層的銅原子個數在4倍以下，則裂縫·空隙的發生受到抑制，因此即使將粗化粒子附著量設定在150mg/dm2以上也可以抑制空隙·裂縫。因此，不考慮導電性糊料的電阻增加而看重剝離強度的情況下，相對於可擴散的低熔點金屬個數，將粗化銅原子個數設定在4倍以下，則可以製成抑制了裂縫·空隙的表面處理銅箔。
作為層合電路基板用，設置於上述表面處理銅箔的導電性糊料特別好是相對於主要成分(Ag、Cu)添加1％～50％的低熔點金屬的材料。作為導電性糊料所含的低熔點金屬，較好是至少含有Zn、In、Sn、Pb、Bi或它們的合金中的1種。
本發明中，進行了表面粗化處理的表面處理銅箔較好是明度值為35或35以下。本發明中，明度是指通常作為衡量表面的粗糙度的指標所使用的明度，作為測定方法，為對測定樣品表面進行光照、測定光的反射量表示為明度值的方法。
本發明中，對被測銅箔進行在Ni0.01～0.5mg/dm2Zn0.01～0.5mg/dm2Cr0.01～0.3mg/dm2的範圍內的防鏽處理後，使用明度計(スガ試驗機株式會社，機種名SMカラ一コンピユ一タ一，型號SM-4)測定明度值。
測定表面處理銅箔的表面明度的情況下，表面粗糙度Rz大或粗化粒子間的深度深時，光的反射量少，因此明度值低，如果平滑，則光的反射量大，明度值較高。為了提高與絕緣基板的剝離強度，較好是將明度值設定為35或35以下。即，由於明度值在35以上時，即使粗化面的表面粗糙度Rz大，但凹凸面平滑，表面處理銅箔與絕緣基板的粘合差，無法提高剝離強度。
本發明的表面處理銅箔中，為了抑制導電性糊料產生的裂縫·空隙的影響，將粗化處理以比使其充分具有與絕緣樹脂的粘合強度的量少的附著金屬量進行附著。因此，為了提高與絕緣樹脂的粘合性，要求最適的粗化粒子形狀。
本發明中，對於由粗化粒子構成的突起物，為了消除不同部位的粘合性的差異，較好是在100μm×100μm的面積中存在200～150000個高度在0.2μm～3.0μm的範圍內的突起物。其中，高度是指原料箔表面與突起物頂點的距離。
關於原料箔表面形成的突起物的高度，0.3μm以下時，由於高度低，無法獲得提高剝離強度的效果；此外，0.3μm以上時，不僅高頻特性低下，而且不適合精細布圖化。若突起物的數量於100μm×100μm的面積中在200個以下，則對於粘合性的穩定性是不適合的；而若在150000個以上，則突起物之間的空間少，無法實現對粘合性的效果，是不適合的。
對於突起物的高度，將表面處理銅箔進行樹脂包埋，研磨後進行截面的SEM觀察，通過觀察照片確認突起物的高度。突起物更好是均一地分布在表面上。
形成構成本發明的基板複合材料的表面處理箔的突起物的粗化粒子是Cu或Cu和Mo的合金粒子，或者含有Cu與選自Ni、Co、Fe、Cr、V和W的至少1種元素。
通過Cu粒子或Cu和Mo的合金粒子可以得到所需的突起物，通過在Cu粒子或Cu和Mo的合金粒子中含有選自Ni、Co、Fe、Cr、V和W的至少1種元素的2種以上的合金粗化粒子形成的突起物可以形成更具均一性的突起物，因此是更有效的。認為形成這些突起物的粗化粒子與絕緣樹脂進行化學結合，因此使剝離強度增大。雖然根據樹脂種類的不同而不同，但作為通過化學結合使剝離強度增大的粒子，有Cu-Mo合金、Cu-Ni合金、Cu-Co合金、Cu-Fe合金、Cu-Cr合金、Cu-Mo-Ni合金、Cu-Mo-Cr合金、Cu-Mo-Co合金、Cu-Mo-Fe合金等。
作為形成前述突起物的合金粒子所含的選自Mo、Ni、Co、Fe、Cr、V和W的至少1種元素相對於Cu較好是佔0.01ppm～20％。其原因是，存在量超過20％的合金組成在後續工序中蝕刻布圖時難以溶解。
另外，為了獲得均一的突起物，較好是將粗化處理時的各種電解液的選擇、電流密度、液溫、處理時間設定為最適。
此外，為了提高不掉粒性·耐鹽酸性·耐熱性·導電性，在設置突起物的表面上，較好是設置選自Ni、Ni合金、Zn、Zn合金、Ag中的至少1種的金屬鍍層。另外，為了提高耐鹽酸性、耐熱性、導電性，沒有設置突起物的表面上，也較好是附著選自Ni、Ni合金、Zn、Zn合金、Ag中的至少1種的金屬鍍層。為了達到這些目的，附著金屬量較好是在0.05mg/dm2以上，10mg/dm2以下。
特別是液晶聚合物樹脂等中的Ni金屬或Ni合金具有提高剝離強度的效果。
上述構成得到的表面處理銅箔上形成Cr和/或鉻酸鹽被膜，進行防鏽處理，或者根據需要進行矽烷偶合處理或防鏽處理+矽烷偶合處理。
以下，基於實施方式對本發明進行更詳細的說明，但本發明並不局限於這些實施例。
原料箔1準備厚度12μm、粗糙面粗糙度Rz＝0.86μm的未處理的電解銅箔和未處理的壓延銅箔(原料箔)。
原料箔2
準備厚度12μm、粗糙面粗糙度Rz＝1.24μm的未處理的電解銅箔。
原料箔3準備厚度12μm、粗糙面粗糙度Rz＝1.56μm的未處理的電解銅箔。
在下述電鍍A～C的鍍液組成·浴溫·電流條件的範圍內，將上述原料箔1～3以電鍍浴1→電鍍浴2的順序進行至少1次電鍍(粗化處理)，再在該粗化處理面上進行鍍Ni(0.3mg/dm2)和鍍鋅(0.1mg/dm2)，在其上進行鉻酸鹽處理。
(實施例1～7)電鍍A·電鍍浴1硫酸銅(作為金屬Cu) 1～10g/dm3硫酸 30～100g/dm3鉬酸銨(作為金屬Mo) 0.1～5.0g/dm3電流密度 10～60A/dm2通電時間 1秒～20秒浴溫 20℃～60℃·電鍍浴2硫酸銅(作為金屬Cu) 20～70g/dm3硫酸 30～100g/dm3電流密度 5～45A/dm2通電時間 1秒～25秒浴溫 20℃～60℃電鍍B·電鍍浴1硫酸銅(作為金屬Cu) 1～50g/dm3硫酸鎳(作為金屬Ni) 3～25g/dm3釩酸銨(作為金屬V) 0.1～15g/dm3pH1.0～4.5電流密度 10～60A/dm2通電時間 5秒～20秒浴溫 20℃～60℃
·電鍍浴2硫酸銅(作為金屬Cu) 10～70g/dm3硫酸 30～120g/dm3電流密度 20～50A/dm2通電時間 5秒～25秒浴溫 20℃～65℃電鍍C·電鍍浴1硫酸銅(作為金屬Cu) 1～50g/dm3硫酸鈷(作為金屬Co) 1～50g/dm3鉬酸銨(作為金屬Mo) 0.1～10g/dm3pH0.5～4.0電流密度 10～60A/dm2通電時間 5秒～25秒浴溫 20℃～60℃·電鍍浴2硫酸銅(作為金屬Cu) 10～70g/dm3硫酸 30～120g/dm3電流密度 5～60A/dm2通電時間 1秒～20秒浴溫 20℃～65℃(比較例1～7)在下述電鍍D～F的鍍液組成·浴溫·電流條件的範圍內，將上述原料箔1～3以電鍍浴3→電鍍浴4的順序進行至少1次電鍍(粗化處理)，得到表1所示的表面形狀。
再在該粗化處理面上進行鍍Ni(0.3mg/dm2)和鍍鋅(0.1mg/dm2)，在其上進行鉻酸鹽處理。
電鍍D·電鍍浴3硫酸銅(作為金屬Cu) 1～10g/dm3
硫酸 30～100g/dm3鉬酸銨(作為金屬Mo) 0.1～5.0g/dm3電流密度 10～60A/dm2通電時間 15秒～60秒浴溫 20℃～60℃·電鍍浴4硫酸銅(作為金屬Cu) 20～70g/dm3硫酸 30～120g/dm3電流密度 3A/dm2通電時間 2分鐘以上(根據表面粗糙度改變時間)浴溫 15℃電鍍E·電鍍浴3硫酸銅(作為金屬Cu) 1～50g/dm3硫酸鎳(作為金屬Ni) 3～25g/dm3釩酸銨(作為金屬V) 0.1～15g/dm3pH1.0～4.5電流密度 10～60A/dm2通電時間 15秒～60秒浴溫 20℃～60℃·電鍍浴4硫酸銅(作為金屬Cu) 20～70g/dm3硫酸 30～120g/dm3電流密度 3A/dm2通電時間 2分鐘以上(根據表面粗糙度改變時間)浴溫 15℃電鍍F·電鍍浴3硫酸銅(作為金屬Cu) 1～50g/dm3
硫酸鈷(作為金屬Co) 1～50g/dm3鉬酸銨(作為金屬Mo) 0.1～10g/dm3pH0.5～4.0電流密度 10～60A/dm2通電時間 15秒～60秒浴溫 20℃～60℃·電鍍浴4硫酸銅(作為金屬Cu) 20～70g/dm3硫酸 30～120g/dm3電流密度 3A/dm2通電時間 2分鐘以上(根據表面粗糙度改變時間)浴溫 15℃採用實施例1～7、比較例1～7的通過電鍍進行的粗化處理的粒子的附著量、粗化處理面的表面粗糙度、突起物的個數、明度值示於表1。
表面處理銅箔的剝離強度的評價在實施例和比較例中製成的表面處理銅箔上以下述層壓方法粘附液晶聚合物薄膜1(下稱薄膜1)、聚醚醚酮薄膜(下稱薄膜2)，測定剝離強度。
液晶聚合物薄膜與表面處理銅箔的層壓方法將表面處理銅箔與液晶聚合物薄膜1層疊，在280℃下加一定壓力，保持10分鐘後冷卻，製成基板用複合材料。
聚醚醚酮薄膜與表面處理銅箔的層壓方法將表面處理銅箔與聚醚醚酮薄膜層疊，在205℃下加一定壓力，保持10分鐘後冷卻，製成基板用複合材料。
測定這樣製成的表面處理箔與薄膜的基板複合材料(覆銅箔層壓板)的剝離強度。剝離強度的測定按照JIS·C6471，在180度方向剝離來進行，其結果示於表1。
低熔點金屬中的空隙發生的確認方法空隙發生的確認方法如下。即，對於空隙發生的評價，將低熔點金屬Sn以1.5μm的厚度鍍覆到粗化處理面上，將該銅箔在320℃下進行加熱處理，進行截面觀察，確認空隙和裂縫的發生情況。其結果示於表1。
表1
注1)表1的空隙個數是計數200μm的長度範圍內粗化粒子與原料箔的交界附近發生的空隙的個數得到的值。
注2)薄膜名PEEK＝聚醚醚酮薄膜的簡稱產業上利用的可能性構成本發明的層合電路基板的表面處理銅箔與以往的銅箔相比，減少了粗化粒子附著量，減小表面粗糙度的同時具有與以往銅箔同等的剝離強度，與絕緣基板的粘接強度充分，而且通過均一地進行表面粗化處理，也適合於精細布圖化，降低粗化粒子附著量不會使含低熔點金屬的導電性糊料的電阻值下降，並且可以提供採用低熔點金屬的粗化粒子與原料箔的交界面(交界附近)沒有空隙或裂縫發生的層合電路基板，可以用於各種電子設備製品及其它各種領域的製品。
權利要求
1.層合電路基板，其特徵在於，將至少一面的表面粗糙度為0.1μm～5μm的銅箔或銅合金箔為原料箔的上面形成有表面粗糙度為0.3～10μm並由突起物構成的粗化處理層的表面處理銅箔，以及在貫穿於樹脂基板的通孔中填充包含低熔點金屬的導電性糊料的基板層合。
2.如權利要求1所述的層合電路基板，其特徵在於，前述在原料箔上形成的粗化處理層由相對於在壓制時從含低熔點金屬的導電性糊料擴散到粗化處理層的低熔點金屬的原子數，粗化銅附著原子數在4倍以下，表面粗糙度為0.3～10μm的突起物形成。
3.如權利要求1或2所述的層合電路基板，其特徵在於，前述原料箔為電解銅箔或電解銅合金箔。
4.如權利要求1～3中任一項所述的層合電路基板，其特徵在於，前述由電解銅箔形成的原料箔的至少進行表面處理的面的粗糙度為2μm或2μm以下，以粒狀結晶構成。
5.如權利要求1～4中任一項所述的層合電路基板，其特徵在於，前述粗化處理層表面的明度數值為35或35以下。
6.如權利要求1～5中任一項所述的層合電路基板，其特徵在於，前述粗化處理層的100μm×100μm的範圍內存在200個～150000個高度為0.3～3.0μm的突起物。
全文摘要
本發明提供使用含低熔點金屬的導電性糊料的層合電路基板，該層合電路基板中在銅箔與含低熔點金屬的導電性糊料的交界面不發生空隙、裂縫，連接可靠性高。本發明的層合電路基板中，在銅箔或銅合金箔的至少一面的表面粗糙度為0.1μm～5μm的原料箔上形成由平均附著量在150mg/dm
文檔編號C09J9/02GK1909765SQ20061011091
公開日2007年2月7日 申請日期2006年7月31日 優先權日2005年8月1日
發明者鈴木裕二, 菊池勇貴, 座間悟 申請人:古河電路銅箔株式會社, 古河電氣工業株式會社