用於薄膜電阻器生產的硬掩膜的製作方法
2023-07-28 06:40:21
專利名稱：用於薄膜電阻器生產的硬掩膜的製作方法
技術領域：
本發明涉及一種製造集成電路器件的方法，更具體的，本發明涉及一種薄膜電阻器的製造方法。
背景技術：
半導體集成電路(IC)產業經歷了快速增長。在IC發展的過程中，功能密度(如每晶片區域的互連器件的數量)普遍地增加而幾何尺寸(如使用製造工藝可創造最小的元件(或線路))減小了。這種縮小比例尺度過程一般通過增加的生產效率和降低的相關成本提供效益。這種縮小比例尺度也增加了加工和生產ICS的複雜性，因此為了實現這些進步，IC生產需要類似的發展。例如，當通過各種技術節點縮小半導體器件比例尺度時，由於薄膜電阻器材料(如SiCr，NiCr，以及TaN)顯示出穩定性和所需要的電阻屬性，因此使用這些薄膜電阻器材料。例如，薄膜電阻器材料可提供低熱阻力係數以及低電壓阻力係數。製造薄膜電阻器包括在帶有部分硬掩膜層(在製造期間使用，保留在電阻器材料層末端的上方)的基板上方形成薄膜電阻器材料層。硬掩膜層可用於電子連接目的，並且一般是TiN， TiW或Mo層。儘管現有用於薄膜電阻器生產的硬掩膜層對於它們的預期目的來說已經基本足夠，但是它們卻不能在所有方面令人完全滿意。
發明內容
針對現有技術的缺陷，本發明提供了一種薄膜電阻器的製造方法，包括提供半導體基板；在所述半導體基板的上方形成電阻層；在所述電阻層的上方形成硬掩膜層，其中所述硬掩膜層包括位於所述電阻層上方的阻擋層和位於所述阻擋層上方的介電層；以及，在所述硬掩膜層中形成暴露所述阻擋層的一部分的開口。根據本發明所述的薄膜電阻器的製造方法，其中形成所述電阻層包括形成SiCr， NiCr，或 iTaN 層。根據本發明所述的薄膜電阻器的製造方法，其中形成所述硬掩膜層包括形成作為所述阻擋層的TiN，Tiff或Mo層。根據本發明所述的薄膜電阻器的製造方法，其中形成所述硬掩膜層包括形成作為所述介電層的SiON，SiO2，非晶碳層，或其組合物。根據本發明所述的薄膜電阻器的製造方法，其中在所述硬掩膜層中形成暴露所述電阻層的一部分的所述開口，包括通過第一蝕刻工藝圖案化所述阻擋層；以及通過第二蝕刻工藝圖案化所述介電層。根據本發明所述的薄膜電阻器的製造方法，其中在所述硬掩膜層中形成暴露所述電阻層的一部分的所述開口，包括
在所述介電層的上方形成光阻層；圖案化所述光阻層以暴露所述介電層的一部分；蝕刻所述介電層的暴露部分，從而暴露所述阻擋層的一部分；然後，除去所述光阻層；並且蝕刻所述阻擋層的暴露部分，從而暴露所述電阻層的部分。根據本發明所述的薄膜電阻器的製造方法，其中所述蝕刻所述介電層的暴露部分包括實施乾式蝕刻工藝。根據本發明所述的薄膜電阻器的製造方法，其中實施所述乾式蝕刻工藝包括實施選擇性的乾式蝕刻工藝，使得所述阻擋層作為蝕刻停止層起作用。根據本發明所述的薄膜電阻器的製造方法，其中所述蝕刻所述阻擋層的暴露部分包括實施溼式蝕刻工藝。根據本發明所述的薄膜電阻器的製造方法，其中實施所述溼式蝕刻工藝包括實施過氧化氫(H2O2)溼浸工藝。根據本發明的另一方面所述的一種薄膜電阻器的製造方法，包括提供半導體基板；在所述基板上方形成絕緣層；在所述絕緣層上方形成薄膜電阻器層；在所述薄膜電阻器層上方形成硬掩膜層，其中所述硬掩膜層包括在所述薄膜電阻器層上方的阻擋層以及所述阻擋層上方的介電層；除去所述介電層的一部分以暴露所述阻擋層的一部分；以及
除去所述阻擋層的暴露部分以暴露所述薄膜電阻器層的一部分。根據本發明所述的薄膜電阻器的製造方法，其中形成所述薄膜電阻器層包括形成SiCr層；形成所述阻擋層包括形成TiN層；以及形成所述介電層包括形成SiON層。根據本發明所述的薄膜電阻器的製造方法，其中除去所述介電層的部分以暴露所述阻擋層的部分包括
在所述介電層的上方形成光阻層；圖案化所述光阻層以形成暴露所述介電層的部分的開口 ；實施乾式蝕刻工藝以除去所述介電層的暴露部分，從而暴露所述阻擋層的部分； 以及然後，除去所述光阻層。根據本發明所述的薄膜電阻器的製造方法，其中除去所述阻擋層的暴露部分包括實施溼式蝕刻工藝。根據本發明所述的薄膜電阻器的製造方法，包括在暴露所述薄膜電阻器層的部分之前，圖案化所述介電層，阻擋層，以及薄膜電阻層以界定薄膜電阻器結構的形狀。根據本發明所述的方法，其中圖案化所述介電層，阻擋層，以及薄膜電阻器層以界定所述薄膜電阻器結構包括利用第一掩膜；以及暴露所述薄膜電阻器層的部分包括利用第二掩膜。根據本發明的另一方面所述的一種薄膜電阻器的製造方法，包括提供半導體基板；在所述半導體基板上方形成薄膜電阻器層；在所述薄膜電阻器層的上方形成阻擋層；在所述阻擋層的上方形成介電層；使用第一掩膜以圖案化所述介電層，阻擋層，以及薄膜電阻器層，其中所述圖案化的介電層，阻擋層，以及薄膜電阻器層界定薄膜電阻器結構的形狀；以及使用第二掩膜以除去所述圖案化的介電層和阻擋層的部分，以暴露所述圖案化的薄膜電阻器層的一部分。根據本發明所述的薄膜電阻器的製造方法，其中使用所述第一掩膜以形成所述圖案化的介電層，阻擋層，以及薄膜電阻器層以界定所述薄膜電阻器結構的所述形狀包括界定薄膜電阻器部分；以及界定焊盤區域部分。根據本發明所述的薄膜電阻器的製造方法，其中使用所述第一掩膜以圖案化所述介電層，阻擋層，以及薄膜電阻器層包括在所述介電層上方形成第一光阻層；使用所述第一掩膜圖案化所述第一光阻層，從而暴露所述介電層的一部分；蝕刻所述介電層的暴露部分以及處於所述介電層的暴露部分的下面的所述阻擋層和薄膜電阻器層的部分，從而形成所述圖案化的介電層，阻擋層，以及薄膜電阻器層；以及然後，除去所述第一光阻層。根據本發明所述的薄膜電阻器的製造方法，其中使用所述第二掩膜以除去所述圖案化的介電層和阻擋層的部分以暴露所述圖案化的薄膜電阻器層的部分包括在所述圖案化的介電層的上方形成第二光阻層；使用所述第二掩膜圖案化所述第二光阻層，從而暴露所述圖案化的介電層的一部分；蝕刻所述圖案化的介電層的暴露部分，從而暴露所述圖案化的阻擋層的一部分；然後，除去所述第二光阻層；以及蝕刻所述圖案化的阻擋層的暴露部分，從而暴露所述圖案化的薄膜電阻器層的部分。
當結合附圖進行閱讀時，根據下面詳細的描述可以更好地理解本發明。應該強調的是，根據工業中的標準實踐，各種部件沒有被按比例繪製並且僅僅用於說明的目的。實際上，為了清楚的討論，各種部件的數量和尺寸可以被任意增加或減少。圖1是製造集成電路器件的方法的流程圖，所述集成電路器件包括根據本發明的各個方面的薄膜電阻器。
圖2A-5A是根據圖1的方法在生產的各個生產階段的簡略的集成電路器件的頂視圖。圖2B-5B分別是圖2A-5A示出的集成電路器件的橫截面簡圖。
具體實施例方式以下公開提供了許多用於實施本發明的不同部件的不同實施例或示例。以下描述元件和布置的具體示例以簡化本公開。當然這些僅僅是示例並不希望限定。例如，以下描述中第一部件形成在第二部件的上方或之上可包括其中將第一和第二部件直接接觸形成的實施例，而且也可包括其中將額外部件形成在第一和第二部件之間的實施例，使得第一和第二部件可不直接接觸。另外，本公開可在各個示例中重複參照數字和/或字母。該重複是為了簡明和清楚，而且其本身沒有規定所述各種實施例和/或結構之間的關係。圖1是根據本發明的各個方面為了製造集成電路器件的方法100的實施例的流程圖。方法100由提供了半導體基板的方框102開始。方框104中將絕緣層形成在基板的上方。方框106中將電阻層形成在絕緣層的上方。方法100延續到方框108，將硬掩膜層形成在電阻層的上方。硬掩膜層包括阻擋層和介電層。在本實施例中，將阻擋層形成在電阻層的上方，並且將介電層形成在阻擋層的上方。方框110中，將開口形成在硬掩膜層中。開口暴露了電阻層的一部分。方法100延續到方框112，實施後續的加工處理以完成集成電路器件的生產。在方法100之前，中間和之後可提供額外的步驟，並且對於方法的其它實施例可以替換或刪除一些所述步驟。以下的討論闡述了集成電路器件的各種實施例，根據圖1的方法100可以生產所述集成電路器件。圖2A-5A為根據圖1的方法100生產的各個階段部分或全部集成電路器件200的簡略頂視圖。圖2B-5B分別為圖2A-5A示出的集成電路器件200的簡略橫截面視圖。在所示的實施例中，集成電路器件200包括薄膜電阻器。集成電路器件200可進一步包括存儲元件和/或邏輯電路；無源元件如電阻器，電容器，感應器，和/或保險絲以及有源元件如η 溝道場效應電晶體(NFETs)，ρ溝道場效應電晶體(PFETs)，金屬氧化物半導體場效應電晶體(MOSFETs)，互補金屬氧化物半導體電晶體(CMOk)，高電壓電晶體，和/或高頻電晶體； 其它合適的元件；或其組合。為了清楚以更好的理解本發明的發明概念，將圖2A-5A和圖 2B-5B簡化。可將額外的部件加入到集成電路器件200中，可以替換或刪除集成電路器件 200的其它實施例中的一些以下描述的部件。參照圖2A和2B，集成電路器件200包括基板210。在所述實施例中，基板210是包括矽的半導體基板。基板210可為ρ-型或η-型基板。可選地，基板210包括其它的基礎基板(如鍺)；複合基板包括碳化矽，砷化鎵，磷化鎵，磷化銦，砷化銦，和/或銻化銦；合金半導體包括 SiGe，GaAsP，AlInAs，AlGaAs，GalnAs，GalnP，和 / 或 GaInAsP ；或其組合。基板210可為絕緣體上半導體(SOI)。半導體基板210可包括摻雜外延層，梯度半導體層，和 /或位於其它類型半導體層下面的半導體層，例如矽層在矽鍺層之上。基板210包括各種取決於設計需求的摻雜區域(未示出)，如ρ-型井或η-型井。 摻雜區域摻雜了 P-型摻雜劑，如硼或BF2 ；η-型摻雜劑，如磷或砷；或其組合。以P-井結構，N-井結構，雙井結構，或使用凸起的結構將摻雜區域直接形成在基板210上。將隔離部件(未示出)形成在基板210中以分離基板的各個區域和集成電路器件200的各個器件。隔離部件利用隔離技術(例如局部矽氧化(LOCOS)和/或(STI)淺溝槽隔離)以界定和電隔離各個區域。將絕緣層220形成在基板210上方。在所述實施例中，絕緣層220為氧化層 (如矽氧化層)。通過合適的工藝形成絕緣層220，如化學氣相沉積(CVD)，化學氣相沉積 (PVD)，原子層沉積(ALD)，高密度電漿CVD (HDPCVD)，有機金屬CVD (MOCVD)，遠程等離子體 CVD (RPCVD)，等離子體增強CVD (PECVD)，脈衝雷射沉積(PLD)，其它合適的技術，或其組合。將電阻層230形成在絕緣層220上方。在所述實施例中，電阻層230包括薄膜電阻器材料(如矽鉻(SiCr))。可選地，電阻層230包括其它合適的電阻材料(如NiCr或TaN)。 可基於所需的電阻器屬性來選擇電阻層230的材料。通過合適的工藝形成電阻層230，如 CVD, PVD, ALD, HDPCVD, MOCVD, RPCVD, PECVD, PLD，其它合適的技術，或其組合。在電阻層230的上方形成硬掩膜層M0。在所示實施例中，硬掩膜層240包括阻擋層242和介電層M4。阻擋層242形成在電阻層230的上方，以及介電層244形成在阻擋層 M2的上方。在所示實施例中，阻擋層242為導電層。例如，阻擋層242包括TiN。可選地， 阻擋層242包括TiW，Mo，其它合適的導電材料，或其組合。阻擋層242具有約250埃到約 2000埃的厚度。正如以上所述通過合適的工藝形成阻擋層M2。可在同一個工藝處理室在原位形成阻擋層242和電阻層230。在所示實施例中，介電層244包括氮氧化矽(SiON)。SiON層具有約100埃到大約 1000埃的厚度。可選地，介電層244包括氧化矽，氮化矽，非晶碳，其它合適的介電材料，或其組合。介電層244可具有多層結構。例如，在其它實施例中，介電層244包括形成在阻擋層242上方的氧化層，以及形成在氧化層上方的SiON或SiN層。在另一個實施例中，介電層 244包括形成在阻擋層242上方的非晶碳膜層，以及形成在非晶碳膜層上方的SiON或SiN 層。在又一實施例中，非晶碳膜層和SiON或SiN層是顛倒的。介電層244可包括其它各種介電材料的組合。介電層244可為多晶矽層，或為包括多晶矽層和介電材料層的多層。正如以上所述通過合適的工藝形成介電層對4。參照圖3A和3B，除去硬掩膜層M0，電阻層230以及絕緣層220的一部分以形成薄膜電阻器結構250。薄膜電阻器結構250包括250A部分和250B部分。250A部分界定薄膜電阻器的形狀，特別是薄膜電阻器的長度L和寬度W。250B部分界定焊盤區域。在所示實施例中，通過光刻和蝕刻工藝形成薄膜電阻器結構250。例如，將光阻層(未示出)形成在硬掩膜層MO的上方並且通過光刻工藝構成圖案以具有一個或多個開口，所述開口為薄膜電阻器結構250界定圖案。所述一個或多個開口暴露了硬掩膜層MO的部分，尤其是介電層M4。示例的光刻工藝可包括塗光刻膠，軟烘，掩膜對準，暴露，暴後烤，顯影光刻膠，和 /或硬烤的工藝步驟。示例性光刻工藝使用掩膜來界定電阻器形狀和焊盤區域。可通過其它合適的技術實施或代替光刻工藝，如無掩膜光刻，電子束寫入，離子束寫入，和/或分子印記。光刻工藝可實施納米壓印光刻技術。蝕刻工藝(使用圖案化光阻層作為掩膜)除去硬掩膜層240的暴露部分以及硬掩膜層240的暴露部分以下的電阻層230和絕緣層220以形成薄膜電阻器結構250。在所示實施例中，蝕刻工藝為乾式蝕刻工藝。可選地，可利用溼式蝕刻工藝或乾式和溼式蝕刻工藝的組合。然後通過脫膠工藝(如O2等離子體灰化工藝) 除去圖案化光阻層。參考圖4A-4B和5A-5B，除去硬掩膜層240的部分以暴露一部分電阻層230。在圖
84A和4B中，除去硬掩膜層MO的介電層M4的一部分。在所示實施例中，光刻和蝕刻工藝除去了介電層M4的一部分。例如，將光阻層(未示出)形成在硬掩膜層MO的上方並且通過光刻工藝構成圖案以具有一個或多個開口，所述開口界定了暴露介電層M4的部分的圖案。示例性光刻工藝可包括塗光刻膠，軟烘，掩膜對準，暴露，曝後烤，顯影光刻膠，和/或硬烤的工藝步驟。可通過其它合適的技術來實施或替換光刻工藝，如無掩膜光刻，電子束寫入，離子束寫入，和/或分子印記。光刻工藝可實施納米壓印光刻技術。蝕刻工藝(使用圖案化光阻層作為掩膜)除去介電層M4的暴露部分，從而暴露硬掩膜層MO的阻擋層242 的部分。在所述實施例中，蝕刻工藝為乾式蝕刻工藝。所述乾式蝕刻工藝為選擇性蝕刻工藝，選擇使得阻擋層242作為蝕刻停止層發揮作用。可選地，可利用溼式蝕刻工藝或乾式和溼式蝕刻工藝的組合除去介電層M4的暴露部分。隨後，例如通過脫膠工藝(如O2等離子體灰化工藝)除去圖案化光阻層。隨後實施清洗工藝。殘留層(如TiO層)可在暴露的阻擋層242上方形成。通過合適的清洗過程(如SF6處理)除去殘留層。在圖5A和5B中，除去硬掩膜層MO的阻擋層M2的暴露部分以暴露電阻層230。 在所示實施例中，蝕刻工藝(使用圖案化介電層244作為掩膜)除去阻擋層M2的暴露部分，從而暴露電阻層230的部分。在示例性實施例中，蝕刻工藝為溼式蝕刻工藝。例如，集成電路器件200經過過氧化氫溼浸以除去暴露的阻擋層M2。可選地，可利用乾式蝕刻工藝或乾式和溼式蝕刻工藝的組合除去阻擋層M2的暴露部分。隨後實施清洗工藝。實施隨後的工藝以完成集成電路器件200的製造。例如，可將接觸層(如Al或AlCu層)形成在其餘硬掩膜層240上方以形成電阻層230上的末端接觸。然後將末端接觸連接到集成電路器件200的其它元件。集成電路器件200顯示出高精密度和穩定性，包括低熱阻力係數(TCR) 和低電壓阻力係數(VCR)。本發明提供了許多不同的實施例。不同的實施例具有不同的優勢，並且任何實施例都沒有必須要求特定的優勢。例如，製造集成電路器件的方法包括提供半導體基板；在半導體基板的上方形成電阻層；在電阻層的上方形成硬掩膜層，其中硬掩膜層包括位於電阻層和介電層(位於阻擋層之上)之上的阻擋層；並且在硬掩膜層中形成開口以暴露出電阻層的部分。電阻層包括SiCr，NiCr，或TaN。阻擋層包括TiN，TiW或Mo。介電層包括SiON， SiO2，非晶碳層，或其組合。通過第一蝕刻工藝通過圖案化阻擋層在硬掩膜層中形成開口，並且通過第二蝕刻工藝圖案化介電層。通過在介電層的上方形成光阻層來形成硬掩膜層中的開口 ；圖案化光阻層以暴露介電層的一部分；蝕刻介電層的暴露部分，從而暴露阻擋層的一部分；之後，除去光阻層；然後蝕刻阻擋層的暴露部分，從而暴露電阻層的一部分。在另一個示例中，製造薄膜電阻器的方法包括提供半導體基板；在基板上方形成絕緣層；在絕緣層上方形成薄膜電阻器層；在薄膜電阻器層的上方形成硬掩膜層。硬掩膜層包括處於薄膜電阻器層上方的阻擋層，還有處於阻擋層上方的介電層。所述方法也包括除去介電層的一部分以暴露阻擋層的一部分並且除去阻擋層的暴露部分以暴露薄膜電阻器層的一部分。在一些實施例中，薄膜電阻器層為SiCr層，阻擋層為TiN層，並且介電層為 SiON 層。除去介電層的一部分可包括在介電層的上方形成光阻層；圖案化光阻層以形成暴露一部分介電層的開口；實施乾式蝕刻工藝以除去介電層暴露部分，從而暴露阻擋層的部
9分；然後，除去光阻層。除去阻擋層的暴露部分可包括實施溼式蝕刻工藝。在一些實施例中， 在暴露一部分薄膜電阻器層之前，圖案化介電層，阻擋層，和薄膜電阻器層以界定薄膜電阻器結構的形狀。圖案化介電，阻擋，以及薄膜電阻器層可包括使用第一掩膜，以及暴露一部分薄膜電阻器層可包括使用第二掩膜。在另一個示例中，方法包括提供半導體基板；在半導體基板的上方形成薄膜電阻器層；在薄膜電阻器層上方形成阻擋層；在阻擋層上方形成介電層；使用第一掩膜圖案化介電層，阻擋層，以及薄膜電阻器層，其中圖案化的介電層，阻擋層，以及薄膜電阻器層界定薄膜電阻器結構的形狀；以及使用第二掩膜除去圖案化的介電層和阻擋層的部分，以暴露一部分圖案化的薄膜電阻器層。可使用第一掩膜界定薄膜電阻器部分和焊盤區域部分。使用第一掩膜以圖案化介電層，阻擋層，以及薄膜電阻器層可包括在介電層上形成第一光阻層；使用第一掩膜圖案化第一光阻層，從而暴露介電層的一部分；蝕刻介電層的暴露部分以及介電層的暴露部分以下的阻擋和薄膜電阻器層的部分，從而形成圖案化介電層，阻擋層，以及薄膜電阻器層；然後，除去第一光阻層。使用第二掩膜除去圖案化介電層和阻擋層的部分可包括在圖案化的介電層的上方形成第二光阻層；使用第二掩膜圖案化第二光阻層，從而暴露圖案化的介電層的一部分；蝕刻圖案化的介電層的暴露部分，從而暴露圖案化的阻擋層的一部分；然後，除去第二光阻層；然後蝕刻圖案化的阻擋層的一部分；之後，除去第二光阻層；以及蝕刻圖案化的阻擋層的暴露部分，從而暴露圖案化的薄膜電阻層的部分。上面論述了若干實施例的部件，使得本領域普通技術人員可以更好地理解本發明的各個方面。本領域普通技術人員應該理解，可以很容易地使用本發明作為基礎來設計或更改其他用於達到與這裡所介紹實施例相同的目的和/或實現相同優點的處理和結構。本領域普通技術人員也應該意識到，這種等效構造並不背離本發明的精神和範圍，並且在不背離本發明的精神和範圍的情況下，可以進行多種變化、替換以及改變。
權利要求
1.一種薄膜電阻器的製造方法，包括 提供半導體基板；在所述半導體基板的上方形成電阻層；在所述電阻層的上方形成硬掩膜層，其中所述硬掩膜層包括位於所述電阻層上方的阻擋層和位於所述阻擋層上方的介電層；以及，在所述硬掩膜層中形成暴露所述阻擋層的一部分的開口。
2.根據權利要求1所述的方法，其中形成所述電阻層包括形成SiCr，NiCr，或TaN層。
3.根據權利要求1所述的方法，其中形成所述硬掩膜層包括形成作為所述阻擋層的 TiN, TiW 或 Mo 層。
4.根據權利要求1所述的方法，其中形成所述硬掩膜層包括形成作為所述介電層的 SiON, SiO2，非晶碳層，或其組合物。
5.根據權利要求1所述的方法，其中在所述硬掩膜層中形成暴露所述電阻層的一部分的所述開口，包括通過第一蝕刻工藝圖案化所述阻擋層；以及通過第二蝕刻工藝圖案化所述介電層。
6.根據權利要求1所述的方法，其中在所述硬掩膜層中形成暴露所述電阻層的一部分的所述開口，包括在所述介電層的上方形成光阻層；圖案化所述光阻層以暴露所述介電層的一部分；蝕刻所述介電層的暴露部分，從而暴露所述阻擋層的一部分；然後，除去所述光阻層；並且蝕刻所述阻擋層的暴露部分，從而暴露所述電阻層的部分。
7.根據權利要求6所述的方法，其中所述蝕刻所述介電層的暴露部分包括實施乾式蝕刻工藝。
8.根據權利要求7所述的方法，其中實施所述乾式蝕刻工藝包括實施選擇性的乾式蝕刻工藝，使得所述阻擋層作為蝕刻停止層起作用。
9.一種薄膜電阻器的製造方法，包括 提供半導體基板；在所述基板上方形成絕緣層； 在所述絕緣層上方形成薄膜電阻器層；在所述薄膜電阻器層上方形成硬掩膜層，其中所述硬掩膜層包括在所述薄膜電阻器層上方的阻擋層以及所述阻擋層上方的介電層；除去所述介電層的一部分以暴露所述阻擋層的一部分；以及除去所述阻擋層的暴露部分以暴露所述薄膜電阻器層的一部分。
10.一種薄膜電阻器的製造方法，包括 提供半導體基板；在所述半導體基板上方形成薄膜電阻器層； 在所述薄膜電阻器層的上方形成阻擋層； 在所述阻擋層的上方形成介電層；使用第一掩膜以圖案化所述介電層，阻擋層，以及薄膜電阻器層，其中所述圖案化的介電層，阻擋層，以及薄膜電阻器層界定薄膜電阻器結構的形狀；以及使用第二掩膜以除去所述圖案化的介電層和阻擋層的部分，以暴露所述圖案化的薄膜電阻器層的一部分。
全文摘要
本發明公開了製造集成電路器件(如薄膜電阻器)的方法。示例性方法包括提供半導體基板；在所述半導體基板的上方形成電阻層；在所述電阻層的上方形成硬掩膜層，其中所述硬掩膜層包括處於所述電阻層上方的阻擋層以及處於所述阻擋層上方的介電層；以及在所述硬掩膜層中形成開口以暴露所述電阻層的一部分。
文檔編號H01L21/02GK102299054SQ20101057800
公開日2011年12月28日 申請日期2010年12月2日 優先權日2010年6月28日
發明者劉銘棋, 匡訓衝, 葉德強, 喻中一, 張立文, 曾元泰, 曾華洲, 趙治平 申請人:臺灣積體電路製造股份有限公司