兩部分電氣連接器的製作方法

2023-07-28 16:03:21

所公開的技術總體涉及存儲器系統，並且更特別地，涉及具有與目前系統相比增加的性能的存儲器系統的物理配置。

背景技術：

母板一般是在沒有附接主存儲器的情況下生產和銷售的。取而代之，典型地在配置或構建計算機系統以用於稍後銷售時添加計算機存儲器。通過將存儲器模塊（諸如雙列直插存儲器模塊（dimm））插入到稱為dimm連接器或dimm插槽的接收器中，將現代計算機存儲器連接到母板。取決於被添加到存儲器板的存儲器的類型，常見的dimm連接器容納具有72個和288個之間的管腳的dimm。母板中的雙數據速率（ddr）存儲器通道可以具有如一個那麼少的dimm連接器，但典型地具有2個、3個或4個dimm連接器。此外，在單個母板上可以存在多個ddr通道，每一個ddr通道具有多個dimm連接器。

計算機製造商或消費者常常至少最初利用存儲器填充給定存儲器通道中的僅單個dimm連接器，留下一個或多個插槽可用於稍後的存儲器擴充。當空的dimm連接器存在於母板或其它類型的板上時，性能受損。例如，圖1圖示了從中央處理單元（cpu）發送至存儲器模塊dimm0的存儲器信號，存儲器模塊dimm0被插入到dimm連接器0中。dimm連接器1為空。換言之，沒有存儲器模塊被插入到dimm連接器1中。因為輸入信號通過板布線、存儲器總線或其它電氣連接而耦合至dimm連接器0和dimm連接器1二者，所以輸入信號被路由至期望的dimm連接器0，但還被路由至空的dimm連接器1。由於其為空的連接器，dimm連接器1生成回到存儲器總線上的輸入信號上的反射，這阻礙了性能。更具體地，空的dimm連接器1在電氣方面表現為通道中的短截線（stub）或者電氣死端，並將電氣信號反射回到存儲器總線上。這些反射導致傳輸信號中的相位失配，引發失配阻抗條件，使符號間幹擾的水平惡化，增加有害耦合，並放大串擾。它們還以減小的眼裕度的形式降低信號質量，這是信號質量的度量。

對由空的dimm連接器導致的反射的先前解決方案包括：做出通道的其它部分上的設計折衷以吸收或部分地吸收負面電氣影響。例如，這些解決方案包括使用未使用的dimm連接器中的電阻性負載板，以較緩慢的速度運行，以及改進高速存儲器通道中的其它組件（諸如路由、通孔等）的電氣性能以補償空連接器效應。這些解決方案中的每一個帶來較高的成本、緩慢的性能，或者不足以解決插入損耗的問題。

附圖說明

作為示例而不是作為限制，在各圖中圖示所公開的技術的實施例，並且在各圖中相似的參考標記指代類似的元件。

圖1是圖示了由空的存儲器連接器導致的常規電氣反射的框圖。

圖2是圖示了常規dimm連接器內的內部連接導線的電氣長度的橫截面圖。

圖3是圖示了來自對常規空存儲器連接器進行建模的電氣模擬的插入損耗的曲線圖。

圖4是根據本發明的實施例的兩部分電氣連接器及其環境的分解框圖。

圖5是根據本發明的實施例的兩部分電氣連接器的底部連接器的側視圖。

圖6是圖示了來自對根據本發明的實施例的空的兩部分電氣連接器的電氣性能進行建模的電氣模型的插入損耗的曲線圖。

圖7是圖示了包括填充的常規存儲器連接器和空的常規存儲器連接器的常規母板布局的框圖。

圖8是圖示了包括填充的常規存儲器連接器和根據本發明的實施例的空的兩部分電氣連接器的母板布局的框圖。

圖9是來自被結構化成對圖7的系統進行建模的模擬的各種s-參數的曲線圖。

圖10是來自被結構化成對圖8的系統進行建模的模擬的各種s-參數的曲線圖。

圖11是圖示了來自被結構化成對圖7和圖8的系統進行建模的模擬的眼高度的曲線圖。

圖12是圖示了來自被結構化成對圖7和圖8的系統進行建模的模擬的眼寬度的曲線圖。

圖13是圖示了來自被結構化成對圖7和圖8中所圖示的存儲器連接器的完全填充的版本進行建模的模擬的眼高度的曲線圖。

圖14是圖示了來自被結構化成對圖7和圖8中所圖示的存儲器連接器的完全填充的版本進行建模的模擬的眼寬度的曲線圖。

具體實施方式

來自空的dimm連接器的噪聲的特定反射或諧振頻率與空的連接器中的電氣線路的等效短截線長度直接相關。當諧振頻率低時，輸入信號的高速信令性能可以被經反射的信號嚴重降級。常規的dimm連接器具有長的短截線長度或電氣長度，這造成低諧振頻率。這進而造成來自存儲器子系統的降低的性能。圖2是常規dimm連接器50的橫截面圖，常規dimm連接器50包括數十個或數百個內部連接導線55，每一個內部連接導線55連接到不同的存儲器通道。dimm連接器通常被創建以滿足某些尺寸和電氣標準，使得來自各種廠商的連接器大部分可互換。命名為jedec固態技術協會的貿易組織和標準團體設定許多電氣組件的標準尺寸、機械和電氣性質，這些電氣組件包括dimm連接器，諸如圖2中所圖示的dimm連接器50。如以上參照圖1所提到，無端接的存儲器通道中的噪聲反射大部分由電氣連接器的等效電氣短截線長度導致。根據jedec標準製作的圖2中所圖示的內部連接導線55相對較長，具有超過6mm的長度，該長度計及存儲器系統的等效短截線長度的全部或大部分。

圖3是圖示了由高頻結構模擬器生成的插入損耗輸出的曲線圖，該高頻結構模擬器被設定成模擬圖2的空的dimm連接器50的全波電氣性能。由該曲線圖圖示的插入損耗由如以上闡述的來自dimm連接器50的反射導致。要指出的是，大量信號損耗以近似5ghz為中心，這意味著：隨著存儲器總線上所承載的信號逼近5ghz，性能大幅降低。由於增加cpu到存儲器通信的頻率提高性能，並且因為目前的通信速度已經超過2ghz，所以系統設計者正在逼近關於常規dimm連接器的堅固性能壁壘。

圖4是根據本發明的實施例的兩部分電氣連接器及其環境的分解框圖。cpu110耦合到母板100。母板100是多層板，其具有穿過其行進的多個電導層。cpu110典型地安置在電氣插座112中，且通過母板通孔（未示出）連接到母板100。母板100將cpu110連接到存儲器總線，存儲器總線包括母板內的電氣連接。存儲器總線還通過母板管腳域（pinfield）（未示出）附接到dimm連接器120和dimm連接器150。dimm連接器120是常規的，而dimm連接器150是兩部分電氣連接器。dimm連接器150包括兩個片段——底部dimm連接器、底部部分、底部分或簡稱為底部連接器152；以及頂部dimm連接器、頂部部分、頂部分或簡稱為頂部連接器156。通常，如以上所提到，存儲器系統僅包括填充單個dimm連接器的單個dimm。在圖3中所圖示的示例中，dimm128填充標準dimm連接器120。如果僅一個存儲器模塊附接到母板100，則存儲器模塊優選地填充常規的dimm連接器120。換言之，存在對留下低身dimm連接器150為空的性能益處，如與在低身dimm連接器150中插入存儲器模塊並且留下標準dimm連接器120為空形成對照，如以下詳細描述的那樣。

仍舊參照圖4，低身dimm連接器150包括底部連接器152和頂部連接器156。底部連接器152可以被形成為使得其作為短的短截線而存在於存儲器通道上。例如，回想上文，標準dimm連接器具有近似6mm的電氣短截線長度。根據本發明的實施例，底部連接器152的電氣短截線長度在1.5mm和3.0mm之間，且更優選地，在2.25mm和2.75mm之間。具有該電氣短截線長度提供了相比於常規系統的系統益處，如以下詳細描述。

頂部連接器156可以通過將其機械插入到底部連接器152中而機械和電氣耦合至底部連接器152。更詳細地，頂部連接器156可以包括一個或多個突起158，該突起158被底部連接器152中的機械接收器154所接收。在機械接收器154和突起158內可以是彈簧類型電氣連接器或下述其它電氣連接器：當頂部連接器156被插入到底部連接器152中時，該其它電氣連接器變成電氣耦合至彼此。機械接收器154和它們內的電氣連接器可以單獨或集體稱為底部連接器152的配對結構。同樣地，突起158和附接到它們的電氣連接器可以單獨或集體稱為頂部連接器156的配對結構。存儲器模塊129可以被插入到頂部連接器156中。當頂部連接器156包括存儲器模塊129並且頂部連接器被插入到底部連接器152中時，並且電氣路徑存在於底部連接器通過頂部連接器到存儲器模塊之間。因此，圖4中圖示的系統可以包括一個或兩個存儲器模塊。如果僅一個存儲器模塊被插入，則其優選地被插入到常規的dimm連接器120中，而底部連接器152保持為空，即，沒有頂部連接器156或存儲器模塊129耦合至它。取而代之，如果兩個存儲器模塊安裝在母板100上，則存儲器模塊128之一被插入到常規的dimm連接器120中，而第二存儲器模塊129被插入到dimm連接器150的頂部連接器部分156中，頂部連接器部分156進而被插入到dimm連接器150的底部連接器152部分中。

在實際操作中，底部連接器152可以通過總線連接器的集合而永久地焊接到母板100。頂部連接器156被保持從底部連接器分離，即，其被不插到底部連接器中，直至當用戶希望安裝附加存儲器時的這樣的時間。然後，用戶將頂部連接器156插到底部連接器152中，以創建可保持存儲器模塊的完整連接器。然後，用戶將存儲器模塊129插到頂部連接器156中，以完成存儲器模塊129、連接器150、母板100和cpu110之間的電氣連接。

在一些實施例中，存儲器總線或存儲器通道可以由cpu100如圖4中所圖示那樣或者通過可擴充組件（諸如例如存儲器緩衝器、快速外圍組件接口（pcie）設備或存儲器構造）實現。高容量存儲器可以通過這樣的可擴充組件而實現。

圖5是根據本發明的實施例的兩部分電氣連接器的底部連接器202的側視圖。底部連接器202可以是以上在圖4中所圖示的兩部分電氣連接器150的底部連接器152的示例。底部連接器202包括主體部分210，其典型地由塑料或其它耐久材料製成。主體210優選地包括兩個插槽214，其接收低身存儲器連接器（在圖5中未示出）的上部分的配對表面，如以上所描述。插槽214內的電氣連接器220在頂部連接器被插入在插槽內時提供到頂部連接器的電氣連接。電氣連接器220或插槽214中的一個或全部二者可以稱為配對結構。典型地，在底部連接器202中存在如在存儲器模塊上存在對應連接器那樣多的電氣連接器220。典型的模塊包括72個和288個之間的連接器管腳，儘管本發明的實施例可以取決於實現而使用任何數目的管腳。電氣連接器220還電氣連接到延伸腿222，延伸腿222進一步進而電氣耦合至墊226。墊226可以是母板（諸如，圖4中所描述的母板100）上的存儲器通道的一部分或連接到該存儲器通道，或者可以是通過另一連接器（未示出）進一步連接至母板100的墊。這些墊226可以是將底部連接器202電氣耦合至存儲器總線的總線連接器的集合的一部分，或者墊226可以電氣耦合至這樣的總線連接器。兩部分電氣連接器的底部連接器202可以由用於稱為板到板連接器或連接器到連接器類型連接器的內容的現有設計來體現或與該現有設計類似。

如以上所描述，空的連接器202的電氣連接器220的等效短截線長度確定反射回到存儲器總線上的經反射的信號的諧振頻率。當諧振頻率低時（諸如在具有長的短截線長度的常規dimm連接器的情況下），高速信令性能可以被經反射的信號嚴重降級。這先前參照圖2和3進行了描述。相反，根據本發明的實施例的兩部分電氣連接器的底部連接器具有相比於常規dimm連接器而言短得多的等效短截線長度，因而諧振頻率高得多。更具體地，電氣連接器220的實際長度直接貢獻於底部連接器202的等效短截線長度。因此，因為底部連接器的電氣連接器220的實際長度在1.0mm和3.0mm之間，所以這還創建了1.0mm和3mm之間的底部連接器202的有效短截線長度，這是由於電氣連接器220的長度計及底部連接器202的電氣短截線長度的全部或幾乎全部。

圖6是圖示了來自高頻結構模擬器的插入損耗的曲線圖，該高頻結構模擬器被設定成模擬根據本發明的實施例的空的兩部分電氣連接器的全波電氣性能。與圖3中所圖示的插入損耗曲線圖一樣，由圖6中的曲線圖圖示的插入損耗由來自兩部分電氣連接器（諸如，圖4和5中圖示的兩部分電氣連接器）的底部連接器的反射導致。具有底部連接器的較短電氣短截線長度或有效短截線長度提高了系統的性能。參照圖6和3，由根據本發明的實施例的兩部分電氣連接器中的反射導致的信號損耗以比標準存儲器連接器高得多的頻率為中心。更具體地，由於這些效應所致的插入損耗並不實質地存在，直到存儲器總線的數據傳輸速度以近似17ghz測速，這是從常規解決方案的大幅增加。圖3和6中所圖示的插入損耗之間的差異與未填充的存儲器連接器的有效短截線長度直接相關。換言之，減小電氣連接器的實際或有效短截線長度（諸如在以上描述的兩部分連接器的底部連接器中）提高了性能。具有帶有小於3.0mm的短截線長度或有效短截線長度的底部連接器導致插入損耗變得突出的頻率以顯著量升高，從圖3中的近似5ghz到圖6中的近似17ghz。

圖7是圖示了具有包括填充的常規存儲器連接器和空的常規存儲器連接器的常規母板布局的系統300的框圖。更特別地，在系統300中，母板302包括耦合至兩個常規存儲器連接器（第一常規連接器320和第二常規連接器330）的cpu310。存儲器模塊328填充第一常規連接器320，而第二常規連接器330保持為空。該系統可以縮寫為2spc/1dpc系統。2spc標籤指示存在每存儲器通道兩個插槽，即，在存儲器連接器320和330中存在兩個插槽，每個存儲器連接器中一個插槽。1dpc標籤指示存在僅1個dimm被插入在通道中的，即，被插入到常規連接器320中的dimm328。

圖8是圖示了具有包括填充的常規存儲器連接器和根據本發明的實施例的空的兩部分電氣連接器的母板布局的系統400的框圖。更特別地，在系統400中，母板402包括耦合至常規連接器420和根據本發明的實施例的兩部分電氣連接器的cpu410。兩部分電氣連接器的僅下部分430在圖8中圖示，這是由於兩部分電氣連接器在該配置中為空。存儲器模塊428填充常規連接器420，而下部分430保持為空。圖8的系統也是2spc/1dpc系統。

圖9是來自被結構化成對圖7的系統300進行建模的模擬的各種s-參數的曲線圖，而圖10是來自被結構化成對圖8的系統400進行建模的模擬的各種s-參數的曲線圖。如在圖9中看到的那樣，數據曲線圖350圖示了圖7的系統300的插入損耗。數據曲線圖350中的插入損耗包括先前在圖3中圖示的5ghz處的大諧振下降，該大諧振下降由系統300（圖7）的空的第二常規連接器330導致。同樣如上所述，該插入損耗造成傳輸信號中的相位失配，引發失配阻抗條件，使符號間幹擾的水平惡化，增加有害耦合，並放大串擾。

相比於示出圖7的系統300的插入損耗的數據曲線圖350，圖9中的數據曲線圖450示出圖8的系統400的插入損耗。數據曲線圖450不具有10ghz以下的諧振下降。回想到，圖6和7的系統300和400之間的差異在於：系統400包括根據本發明的實施例的兩部分電氣連接器的底部連接器430，而不是常規連接器330。因此，將諧振下降推出到10ghz以上允許好得多的存儲器總線性能以用於在下述情形中在cpu之間輸送數據：其中計算系統中的一個或多個存儲器連接器未完全填充有存儲器模塊。

圖9和10還包括在圖9和10中分別由曲線圖360和曲線460指示的圖7和8的系統的回波損耗的曲線圖。包括兩部分電氣連接器的系統400具有低得多的回波損耗，即，由於反射所致的功率損耗。換言之，包括標準dimm連接器330的圖7的標準系統300在其未被完全填充時生成比包括兩部分電氣連接器的底部連接器430的圖8的系統400所生成的回波損耗更多的回波損耗。如上所述，具有較低回波損耗提供了具有更好數據輸送特性的系統。

同樣在圖9和10中圖示的是針對遠端串擾（fext）和近端串擾（next）的曲線圖。fext是第一線路上的信號對鄰近線路上的信號影響（典型地通過在相鄰線路上生成噪聲）有多少的度量。例如，置於存儲器通道0上的數據可能通過通道1上的數據受通道0上的信號影響來影響存儲器通道1上的數據的保真度。一個通道對相鄰通道影響有多少的度量被測量為噪聲，且被反映在fext中，如在曲線圖370和470上可以看到的那樣，fext在圖8的發明系統400中比在圖7的常規系統300中好得多。最後，next測量對近端串擾進行測量，這是一個通道上的數據如何造成該通道的開端而不是末端附近的鄰近通道上的噪聲的度量，如關於fext的情況那樣。如曲線圖380和480中所圖示，在圖8的發明系統400中比在圖7的常規系統300中也存在更少的由next導致的噪聲。

圖11包括圖示了來自被結構化成對圖7和圖8的系統進行建模的模擬的眼高度的曲線圖，而圖12包括圖示了來自相同系統的眼寬度的曲線圖。圖11和12中的曲線圖均包括多個數據點。首先，模擬針對各種路由長度而運行以模擬多個潛在存儲器通道長度。例如，模擬在5英寸、10英寸和15英寸處運行。這些通道長度可能性覆蓋可受益於本發明的實施例的潛在存儲器系統的大百分比，且說明了本發明的實施例具有廣泛的用途。此外，以多個數據傳輸數據速率收集了眼高度數據。例如，針對以上提到的所有經模擬的存儲器通道長度，以2.333gbps、4gbps和5gbps收集了數據。參照圖11的曲線圖510和520，圖7中所圖示的常規存儲器系統300的平均眼高度被圖示為曲線圖520，而包括根據本發明的實施例的兩部分電氣連接器的圖8中的存儲器系統400的平均眼高度被圖示為曲線圖510。圖11的眼高度測量結果來自用於測量由通道噪聲和符號間幹擾導致的信號失真的眼圖示波器顯示器。在眼圖中，更高的眼高度對應於更好的通道性能。如圖11中所圖示，曲線圖510示出圖8的系統400具有比曲線圖520明顯更高的眼高度，曲線圖520呈現來自圖7的常規系統300的數據。

圖12類似於圖11，只是曲線圖530示出包括本發明的實施例的圖8的系統400具有比曲線圖540更大的眼寬度，曲線圖540呈現來自圖7的常規系統300的數據。具有更大的眼寬度對應於更好的通道性能，這是由於其指示在接收器處存在準確地對置於數據通道上的數據進行解碼的附加時間。增加眼寬度裕度是關於包括具有空連接器的雙數據速率（ddr）存儲器拓撲的系統的最迫切性能限制之一。

圖9、10、11和12中的以上曲線圖示出了在存儲器系統中具有未填充的兩部分電氣連接器而不是未填充的常規存儲器連接器如何提供由於置於存儲器通道上的減少的反射所致的幾乎每個數據信號測量類別中的性能增益。這些性能增益包括減小的符號間幹擾、定時抖動的減小、減小的噪聲、如通過眼高度和寬度而測量的信號保真度的增加的裕度、和改進的信號完整性。

圖13和14類似於圖11和12，只是圖13和14是分別針對具有完全填充的存儲器通道的圖6和7的系統300和400的模擬。換言之，圖13包括對在第一常規連接器320和第二常規連接器330二者中包括存儲器模塊328的圖7的系統300進行模擬的曲線圖。類似地，圖14包括對包括常規連接器420和兩部分電氣連接器二者的存儲器模塊428的圖8的系統400進行模擬的曲線圖。當然，除存儲器模塊428外，所圖示的下部分430的匹配的上部分也將連接到下部分。換言之，對於圖12和13，模擬是可稱為2spc/2dpc的系統，即，每通道兩個插槽以及每通道兩個dimm。

參照圖13，曲線圖550圖示了針對以與在圖11中相同的通道長度和比特率完全填充有存儲器的圖7的系統300的平均眼高度。類似地，曲線圖555圖示了針對完全填充有存儲器的圖8的系統400的平均眼高度。由於曲線圖550和555幾乎擴及同空間（co-extensive），因此這意味著：如通過平均眼高度而測量的那樣，當兩個dimm連接器完全填充有存儲器時，諸如圖8中所圖示的根據本發明的實施例的兩部分電氣連接器的存在不阻礙性能。圖14類似地示出平均眼寬度也不受根據本發明的實施例的兩部分電氣連接器的存在影響，如在曲線圖560和565中所圖示。

圖10-14的組合一起圖示了空插槽拓撲的平均眼高度和眼寬度的顯著改進使得它們能夠超越完全填充的拓撲（2spc/2dpc、3spc/3dpc）而更快地運行。

本發明的實施例適用於任何形式的可擴充存儲器配置。這樣的系統包括例如消費電子器件、桌面、移動和企業市場。本發明的實施例還可以被用在封裝技術和電子組件技術（諸如連接器）中。

本發明的實施例可以提供允許具有空連接器的印刷電路板上的更複雜設計和更高數據速率信令的潛力，特別是針對存儲器通道連接器。由本發明的實施例提供的增益縮放至比主流存儲器產品的當前信令速率高得多的頻率，且可以實現未來存儲器接口上的更高數據速率信令。

本發明的實施例包括一種具有底部連接器和頂部連接器的兩部分存儲器插座。底部連接器包括被結構化成電氣耦合至存儲器總線的總線連接器的集合、至少一個配對結構以及第一電氣接觸件集合。頂部連接器包括被配置成與底部連接器的所述至少一個配對結構機械接口連接的配對結構、第二電氣接觸件集合以及被結構化成接收存儲器模塊的接收插槽。在一些實施例中，當頂部連接器的配對結構與底部連接器的所述至少一個配對結構機械接口連接時，電氣連接存在於接收插槽與總線連接器集合中的一個或多個總線連接器之間。

在一些實施例中，第一電氣接觸件集合中的電氣接觸件具有小於近似3mm且更優選地在近似2.0mm和2.75mm之間的有效電氣短截線長度。

在一些實施例中，頂部連接器中的接收插槽被結構化成接收雙數據速率雙列直插存儲器模塊（ddrdimm）。

本發明的附加實施例包括一種包括存儲器系統的主板。主板包括：中央處理單元（cpu）底座、電氣耦合至cpu底座的存儲器總線、被結構化成接收存儲器模塊的第一dimm連接器；以及第二dimm連接器，具有被結構化成接收存儲器模塊的插槽。第二dimm連接器包括底部連接器和可分離的頂部連接器。底部連接器具有：總線連接器，被結構化成電氣耦合至存儲器總線且包括第一電氣接觸件集合。頂部連接器包括被結構化成接收存儲器模塊的插槽。在一些實施例中，底部連接器包括被結構化成耦合至頂部連接器的機械接口的機械接口。在一些實施例中，當頂部連接器耦合至底部連接器時，在頂部連接器的插槽與底部連接器的總線連接器之間形成電氣路徑。在一些實施例中，底部連接器包括電氣接觸件集合，其中的至少一個電氣接觸件具有小於近似3mm且更優選地在2.0mm和2.75mm之間的有效電氣短截線長度。

本發明的又另外實施例包括一種包括存儲器系統的主板。主板包括：中央處理單元（cpu）底座、電氣耦合至cpu底座的存儲器總線、被結構化成接收存儲器模塊的第一dimm連接器；以及兩部分部件，具有被結構化成接收存儲器模塊的插槽。兩部分部件可以包括底部部件和可分離的頂部部件。底部部件具有：總線連接器，被結構化成電氣耦合至存儲器總線且包括第一電氣接觸件集合。頂部部件包括被結構化成接收存儲器模塊的插槽。在一些實施例中，底部部件包括被結構化成耦合至頂部連接器的機械接口的接口部件。在一些實施例中，當頂部部件耦合至底部部件時，在頂部部件的插槽與底部部件的總線連接器之間形成電氣路徑。在一些實施例中，底部部件包括電氣接觸件集合，其中的至少一個電氣接觸件具有小於近似3mm且更優選地在2.0mm和2.75mm之間的有效電氣短截線長度。

其它實施例包括一種製作具有存儲器系統的主板的方法。這樣的方法包括：在主板上形成存儲器總線；將被結構化成接收存儲器模塊的第一存儲器連接器附接到主板的存儲器總線；以及將兩部分存儲器連接器的底部部分附接到主板的存儲器總線。

在一些實施例中，將兩部分存儲器連接器的底部部分附接到主板的存儲器總線包括附接兩部分存儲器連接器的包括接觸件集合的底部部分，其中的至少一個接觸件具有小於近似3mm且更優選地在2.0mm和2.75mm之間的有效電氣短截線長度。

其它方法包括一種在數據總線上發送數據信號的方法。這樣的方法包括：生成數據信號；將具有信號的數據總線驅動到設置於數據總線上的第一存儲器連接器中的第一存儲器；以及與將具有數據信號的數據總線驅動到第一存儲器同時，將具有數據信號的數據總線驅動到安裝於數據總線的兩部分數據連接器的底部連接器。在一些實施例中，該方法進一步包括將頂部連接器附接到底部連接器以及將第二存儲器附接到頂部連接器。在一些方法中，將頂部連接器附接到底部連接器包括將頂部連接器機械和電氣耦合至底部連接器。在一些實施例中，兩部分存儲器連接器的底部部分包括接觸件集合，其中的至少一個接觸件具有小於近似3mm且更優選地在近似2.0mm和2.75mm之間的有效電氣短截線長度。

儘管已經在本文中說明和描述了具體實施例，但是本領域普通技術人員將領會到，在不脫離所公開的技術的實施例的範圍的情況下，多種多樣的可替換和/或等效的實現可以取代所示出和描述的具體實施例。本申請意圖覆蓋本文所說明和描述的實施例的任何適配或變型。因此，清楚地意圖在於，所公開的技術的實施例應當僅受隨附權利要求及其等同物限制。