多通道同時轉換採樣電路的製作方法
2023-07-17 01:22:31
專利名稱：多通道同時轉換採樣電路的製作方法
技術領域：
本發明涉及一種微處理器集成電路的A/D轉換電路，特別是一種多路信號同時完成A/D轉換的電路。
目前，在微型計算機和微處理器用於工業控制和智能儀表時，常需要對多路模擬信號同時進行採樣和轉換，其A/D轉換電路常採用一片快速A/D轉換器集成電路和多路開關電路，來依次完成多路信號的轉換，其不足之處是多路信號的採樣轉換存在時間差，即使使用快速A/D轉換器集成電路可以減少該時間差，也無法使該時間差為零，即不能實現多路信號同時完成轉換。
本發明的目的就是針對上述不足之處而提供一種能實現多路信號同時完成A/D轉換的電路。
本發明的技術解決方案是一種多通道同時採樣轉換電路，包括A/D轉換器集成電路、微處理器集成電路及與之相配合的地址解碼器集成電路和邏輯門集成電路，其特徵是所述的A/D轉換器集成電路為多個串行A/D轉換器集成電路。還包括三態門緩衝器集成電路。該串行A/D轉換器集成電路的各片選端與三態門緩衝器集成電路的控制端、地址解碼器集成電路的輸出端和邏輯門集成電路的輸入端連接；各外加時鐘端與邏輯門集成電路的輸出端連接；各信號輸出端分別與三態門緩衝器集成電路的信號輸入端連接；三態門緩衝器集成電路的信號輸出端與微處理器集成電路的數據輸入端連接。
本發明由於採用多個串行A/D轉換器集成電路，並通過三態門緩衝器集成電路和微處理器集成電路的數據總線相連接，微處理器集成電路的地址信號和「讀」信號經邏輯電路處理後連接到串行A/D轉換器集成電路的片選端和時鐘端，在軟體的驅動下，微處理器集成電路執行「讀」操作指令，產生一個有效的控制信號，將三態門緩衝器集成電路和A/D轉換器集成電路的片選端打開，同時將出現在多個串行A/D轉換器集成電路數據端的數據經已打開的三態門緩衝器集成電路讀入到微處理器集成電路的內部，轉換完成後關斷三態門緩衝器集成電路、串行A/D轉換器集成電路的片選和時鐘。與現有技術相比，本發明克服了現有技術中多路信號的採樣轉換存在時間差的不足之處，具有多路信號同時轉換的特點，因而達到了本發明的目的。
附圖的圖面說明如下
圖1為本發明的電路圖；圖2本發明的驅動軟體流程圖；圖3為本發明的數據變換軟體流程圖。
下面結合附圖對本發明作進一步詳述若有a1～an路模擬信號需進行採樣轉換，則採用n個串行A/D轉換器集成電路IC1-1～IC1-n，將a1～an路模擬信號輸入至A/D轉換器集成電路IC1-1～IC1-n的信號輸入端AI，將A/D轉換器集成電路IC1-1～IC1-n的各信號輸出端DO分別連至三態門緩衝器集成電路IC2的信號輸入端DI1～DIn，再將三態門緩衝器集成電路IC2的信號輸出端DO1～DOn連至微處理器集成電路IC3的數據輸入端D1～Dn。微處理器集成電路IC3的地址總線A通過地址解碼器集成電路IC4解碼後從O端輸出控制信號，一路送到n個串行A/D轉換器集成電路IC1-1～IC1-n的片選端CS，第二路送到三態門緩衝器集成電路IC2的控制端C，第三路送到邏輯門集成電路IC5的輸入端I1，同時微處理器集成電路IC3的讀信號從RD端也輸入到邏輯門集成電路IC5的另一輸入端I2，經邏輯處理後從其輸出端O腳分別輸入到A/D轉換器集成電路IC1-1～IC1-n，的外加時鐘端CLK。
本發明的驅動軟體流程為給出A/D地址，執行讀操作，保存讀入的字節，再判斷是否完成轉換，若沒完成，則從讀操作開始重新進行，若完成轉換則結束。
本發明的多路串行數據變換為多路並行數據的軟體流程為指針指向首字節，讀一個字節，右移一位將低位移入微處理器程序狀態字中的「進位位」，回存該字節，修改指針，將進位位中的內容移入結果存放單元中，再判斷該路是否完成轉換，若未完成轉換，則程序返至讀字節重新進行，若完成轉換，則將變換結果保存起來並繼續向下進行。
工作時，在軟體的驅動下微處理器集成電路IC3執行對特定地址(該地址即為這n個A/D轉換器集成電路IC1-1～IC1-n的地址)的「讀」操作指令，該「讀」指令會產生一個脈衝，而地址解碼器集成電路IC4會在微處理器集成電路IC3訪問A/D轉換器集成電路IC1-1～IC1-n時產生一個有效的控制信號，這個信號用作三態門緩衝器集成電路IC2的打開信號和A/D轉換器集成電路IC1-1～IC1-n的片選信號，同時用來控制「讀」指令產生的脈衝是否輸出到A/D轉換器集成電路IC1-1～IC1-n的時鐘端CLK。因此在微處理器集成電路IC3執行這段程序時，會產生串行A/D轉換器集成電路IC1-1～IC1-n的片選和時鐘信號，程序根據不同型號的A/D轉換器集成電路產生所需個數重複執行「讀」指令以產生所需個數的時鐘脈衝。在時鐘脈衝的作用下，A/D轉換器集成電路IC1-1～IC1-n將轉換的數據一位一位通過其數據輸出線輸出，再通過已打開的三態門緩衝器集成電路IC2輸出到微處理器集成電路IC3的數據總線D1～Dn。並同時將出現在n個串行A/D轉換器集成電路IC1-1～IC1-n數據端DO的數據經已打開的三態門緩衝器集成電路IC2和微處理器集成電路IC3的數據總線讀入到微處理器集成電路IC3的內部，轉換完成後關斷三態門緩衝器集成電路IC2、串行A/D轉換器集成電路IC1-1～IC1-n片選和時鐘。需注意的是，對於不同的微處理器集成電路IC3其邏輯門集成電路IC5應略有不同，原則是應使在一次完整的A/D轉換過程中，A/D轉換器集成電路IC1-1～IC1-n的片選信號應保持不變。微處理器集成電路IC3在執行一連串的「讀」指令時，每執行一條「讀」指令，即可得到一個字節(視具體微處理器集成電路會有不同)，該字節中的各位分別為不同A/D轉換結果的同一位數據。所以一路A/D轉換器集成電路轉換的結果存放在幾個字節裡。對於8位的A/D轉換器集成電路，其8位數據分別在8個字節中的同一位，10位A/D轉換器集成電路10位數據存放於10個字節中的同一位，餘類推。一次完整的轉換完成後，利用軟體將得到的多路串行數據變換為多路並行數據。
本發明的一個實施例所採用的器件如下IC1-1～IC1-n採用TLC1549型A/D轉換器集成電路、IC2採用74LS244型三態門緩衝器集成電路、IC3採用8031型微處理器集成電路、IC4採用74LS138型地址解碼器集成電路、IC5採用74LS32型邏輯門集成電路，其中n應為8。
權利要求
一種多通道同時採樣轉換電路，包括A/D轉換器集成電路、微處理器集成電路(IC3)及與之相配合的地址解碼器集成電路(IC4)和邏輯門集成電路(IC5)，其特徵是所述的A/D轉換器集成電路為多個串行A/D轉換器集成電路(IC1-1～IC1-n)；還包括三態門緩衝器集成電路(IC2)；該串行A/D轉換器集成電路(IC1-1～IC1-n)的各片選端(CS)與三態門緩衝器集成電路(IC2)的控制端(C)、地址解碼器集成電路(IC4)的輸出端(O)和邏輯門集成電路(IC5)的輸入端(I1)連接，各外加時鐘端(CLK)與邏輯門集成電路(IC5)的輸出端(O)連接，各信號輸出端(DO)分別與三態門緩衝器集成電路(IC2)的信號輸入端(DI1～DIn)連接，三態門緩衝器集成電路(IC2)的信號輸出端(DO1～DOn)與微處理器集成電路(IC3)的數據輸入端(D1～Dn)連接。
全文摘要
本發明屬於一種多路信號同時完成A/D轉換的電路。主要是解決現有多路信號A/D轉換電路轉換多路信號存在時間差的問題,它的主要特徵是採用多個串行A/D轉換器和三態門緩衝器,A/D轉換器各片選端與三態門緩衝器的控制端、地址解碼器的輸出端和邏輯門的輸入端連接,各外加時鐘端與邏輯門的輸出端連接,各信號輸出端分別經三態門緩衝器的信號輸入端及其信號輸出端與微處理的數據輸入端連接。具有同時完成多路信號A/D轉換的特點。
文檔編號G06F13/00GK1363890SQ0110642
公開日2002年8月14日 申請日期2001年1月12日 優先權日2001年1月12日
發明者呂治安, 李大年 申請人:李大年, 呂治安