一種編碼方法、解碼方法及編碼裝置、解碼裝置的製作方法

2023-07-16 23:24:16

專利名稱：一種編碼方法、解碼方法及編碼裝置、解碼裝置的製作方法
技術領域：
本發明涉及通信領域，尤其涉及一種編碼方法、解碼方法及編碼裝置、解碼裝置。
背景技術：
在目前普遍採用的高速信息傳輸系統中，通常需要在發送端對所要發送的信息進行FEC(Forward Error Correction,前向糾錯)編碼,在接收端,通過相應的FEC解碼器糾正傳輸鏈路中的錯誤並輸出需要的信息。其中，FEC即是指信息在被發送之前預先對其按一定的格式進行處理，在接收端則按規定的算法進行解碼以達到找出錯碼並糾錯的這樣ー種技術。隨著高速信息傳輸系統的發展，對FEC技術也提出了更高的要求。高性能，高流量，低實現難度的FEC編碼解碼器成為系統設計的關鍵。使用具有較高傳輸性能的 LDPC(Low Density Parity Code,低密度奇偶校驗碼)碼傳輸信息逐漸成為FEC技術的主流編碼方式。LDPC碼是ー類具有可逼近香農限的具有増益特性的FEC碼字。LDPC編解碼都是針對單個分組信息進行，LDPC解碼是通過校驗矩陣(H矩陣)來實現的。H矩陣為ー個MXN矩陣，其中，N為分組碼長度，K為信息的長度，M = N-K，表示有M個校驗方程。H矩陣的每行均表示一個校驗方程。一般LDPC分組解碼器將M個校驗方程分為m層，每層含有M/m個校驗方程。解碼過程就是LDPC分組解碼器將ー個碼字，分別用第I層 第m層校驗方程進行校驗，輸出的信息會反饋回LDPC分組解碼器輸入端進行多次迭代，直到完成解碼。由於信息傳輸的性能受到LDPC碼長的限制，為了實現高性能、高呑吐量的FEC編解碼，LDPC碼通常需要很長的碼長。但由於LDPC屬於線性分組碼，所以當單次處理信息的碼長較長時，會増加電路的實現難度，同時還大量増加了邏輯資源的消耗，從而嚴重影響了編解碼的性能。

發明內容
本發明的實施例提供一種編碼方法、解碼方法及編碼裝置、解碼裝置，降低了單次處理信息的碼長，從而降低了電路的實現難度，提高了編解碼的性能。為達到上述目的，本發明的實施例採用如下技術方案一方面，提供一種編碼方法，包括將輸入的K比特信息平均分為η組，以も、k2......kn表示各分組的信息；將第ん組信息與第VpV2......ki_n+1組的η-l個已編碼碼字VwV2......Vi^1
組合，得到待編碼碼字；當所述已編碼碼字的序號小於等於O時，所述已編碼碼字為歷史信息；對所述待編碼碼字採用低密度奇偶校驗碼LDPC校驗矩陣進行編碼，生成的校驗位與所述第も組信息組成已編碼碼字Vi ；輸出已編碼碼字V1'V2......Vn;
其中，所述LDPC校驗矩陣包括m層，每層包括N個子矩陣，所述N個子矩陣按列平均分為η組，每組包括N/n個子矩陣；i e [I,η],且所述N、m、n、i均為正整數。另ー方面，提供一種解碼方法，包括將輸入的已編碼碼字Vi與Vi^ViJ......Vi_n+1組成ー個碼字，採用LDPC校驗矩陣
進行解碼，得到第も組信息；當所述已編碼碼字的序號小於等於O時，所述已編碼碼字為歷史イ目息;得到解碼後的第も、k2......kn組信息後，組合得到所述K比特信息；輸出所述K比特信息；其中，所述LDPC校驗矩陣包括m層，每層包括N個子矩陣，所述N個子矩陣按列平 均分為η組，每組包括N/n個子矩陣；i e [I,η],且所述N、m、n、i均為正整數。一方面，提供一種編碼裝置，包括編碼輸入単元，用於輸入K比特信息；編碼處理單元，用於將輸入的K比特信息平均分為η組，以ki、k2......kn表
示各分組的信息；將第K組信息與第U、V2......ki_n+1組的η-l個已編碼碼字Vh、
\-2......v,_n+1組合，得到待編碼碼字；當所述已編碼碼字的序號小於等於O時，所述已編
碼碼字為歷史信息；對所述待編碼碼字採用LDPC校驗矩陣進行編碼，生成的校驗位與所述第h組信息組成已編碼碼字Vi ；編碼輸出単元，用於輸出已編碼碼字......Vn;其中，所述LDPC校驗矩陣包括m層，每層包括N個子矩陣，所述N個子矩陣按列平均分為η組，每組包括N/n個子矩陣；i e [I,η],且所述N、m、n、i均為正整數。另ー方面，提供一種解碼裝置，包括解碼輸入單元,用於輸入已編碼碼字Vi與Vi^ViI......Vi_n+1 ；至少ー個解碼處理單元，用於將輸入的已編碼碼字Vi與Vg、\_2......\_η+1組成
ー個碼字，採用LDPC校驗矩陣進行解碼，得到第Ici組信息；當所述已編碼碼字的序號小於
等於O時，所述已編碼碼字為歷史信息；在得到解碼後的第ki、k2......kn組信息後，組合得
到所述K比特信息；解碼輸出単元，用於輸出所述K比特信息；其中，所述LDPC校驗矩陣包括m層，每層包括N個子矩陣，所述N個子矩陣按列平均分為η組，每組包括N/n個子矩陣；i e [I,η],且所述N、m、n、i均為正整數。本發明實施例提供的一種編碼方法、解碼方法及編碼裝置、解碼裝置，通過將輸入的K比特信息平均分為η組，這樣，單次處理信息的碼長就由現有LDPC編解碼過程中單次處理信息碼長N變為了 N/n (η為正整數)。這樣ー來，通過合理選擇分組數η就可以大大降低單次處理信息的碼長。另ー方面，在編解碼過程中，每次輸入的數據又和之前得到的多個已編碼碼字組合進行校驗，採用這樣ー種卷積形式的編解碼校驗方法，在邏輯上大大增加了處理的總碼長，從而有效提高了編解碼性能。


為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。圖I為本發明實施例提供的一種編碼方法的流程示意圖；圖2為本發明實施例提供的一種解碼方法的流程示意圖；圖3a為ー種原始校驗矩陣的示意圖；圖3b為本發明實施例提供的一種經過延展變形得到的校驗矩陣的示意圖；圖4a為另ー原始校驗矩陣的示意圖；圖4b為本發明實施例提供的另ー經過延展變形得到的校驗矩陣的示意圖；
圖5為本發明實施例提供的一種編碼裝置的結構示意圖；圖6為本發明實施例提供的另ー編碼裝置的結構示意圖；圖7為本發明實施例提供的一種解碼裝置的結構示意圖；圖8為本發明實施例提供的一種解碼裝置的連接示意圖；圖9為本發明實施例提供的另ー解碼裝置的連接示意圖。
具體實施例方式下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。本發明實施例提供的一種編碼方法，如圖I所示，包括S101、編碼裝置將輸入的K比特信息平均分為η組，以も、k2......kn表示各分組
的信息。S102、編碼裝置將第Ici組信息與第U、V2......ki_n+1組的η-l個已編碼碼字
VifAV2......Vi_n+1組合，得到待編碼碼字；當已編碼碼字的序號小於等於O時，該已編碼碼
字為歷史信息。S103、編碼裝置對待編碼碼字採用LDPC校驗矩陣進行編碼，生成的校驗位與第Ici組信息組成已編碼碼字S104、編碼裝置輸出已編碼碼字V2......Vn。其中，LDPC校驗矩陣包括m層，每層包括N個子矩陣，該N個子矩陣按列平均分為η組,姆組包括N/n個子矩陣；i e [I, η],且N、m、n、i均為正整數。需要說明的是，在上述編碼方法中，歷史信息是指在第Ic1組信息輸入之前的各組信息經過編碼的已編碼碼字。因為第も組信息是編碼過程的第一組輸入信息，所以歷史信息可以是預設值，該歷史信息還可以等於O。本發明實施例提供的一種編碼方法，通過將輸入的K比特信息平均分為η組，這樣，單次處理信息的碼長就由現有LDPC編解碼過程中單次處理信息碼長N變為了 N/n (η為正整數)。這樣ー來，通過合理選擇分組數η就可以大大降低單次處理信息的碼長。另一方面，在編解碼過程中，每次輸入的數據又和之前得到的多個已編碼碼字組合進行校驗，採用這樣ー種卷積形式的編解碼校驗方法，在邏輯上大大增加了處理的總碼長，從而有效提高了編解碼性能。
本發明實施例提供的一種解碼方法，如圖2所示，包括S201、解碼裝置將輸入的已編碼碼字Vi與Vi^Vu......Vi^1組成ー個碼字，採用
LDPC校驗矩陣進行解碼，得到第Ici組信息；當已編碼碼字的序號小於等於O吋，該已編碼碼字為歷史信息；S202、解碼裝置得到解碼後的第も、k2......kn組信息後，組合得到K比特信息；S203、解碼裝置輸出該K比特信息；其中，LDPC校驗矩陣包括m層，每層包括N個子矩陣，該N個子矩陣按列平均分為η組,姆組包括N/n個子矩陣；i e [I, η],且N、m、n、i均為正整數。需要說明的是，在上述解碼方法中，歷史信息是指在第V1組已編碼碼字輸入之前 的各組已編碼碼字。因為第V1組已編碼碼字是解碼過程的第一組輸入信息，所以歷史信息可以是預設值，該歷史信息還可以等於O。本發明實施例提供的一種解碼方法，通過將輸入的K比特信息平均分為η組，這樣，單次處理信息的碼長就由現有LDPC編解碼過程中單次處理信息碼長N變為了 N/n (η為正整數)。這樣ー來，通過合理選擇分組數η就可以大大降低單次處理信息的碼長。另一方面，在編解碼過程中，每次輸入的數據又和之前得到的多個已編碼碼字組合進行校驗，採用這樣ー種卷積形式的編解碼校驗方法，在邏輯上大大增加了處理的總碼長，從而有效提高了編解碼性能。本發明實施例提供了一種編碼方法，該方法基於連續擴展型校驗矩陣，採用級聯流水的卷積方式進行編碼。原始校驗矩陣如圖3a所示，其中，校驗矩陣的大小為mXN，包括m層，每層表示一個校驗方程，每層包括N個子矩陣，N個子矩陣按列平均分為η組，每組包括N/n個子矩陣,其中，m = 4、η = 4、N = 24。即校驗矩陣包括4層,姆層4列，姆一列又包括6子列(圖中未表示出)。將該校驗矩陣經過延展變形得到如圖3b所示的校驗矩陣H，由於校驗矩陣H是由無限個原始校驗矩陣左右首尾相連，並從左至右逐列下移延展至無窮，每列仍是4層，因此可以分別以H1L、H2L、H3L和H4L循環表示每層的校驗方程，示例性的，HlL即為圖3b中虛線所示的層。具體的編碼過程可以描述如下將輸入的K比特信息平均分為4組，以も、k2、k3、k4表示各分組的信息。將第Iii組信息與第k^、ki_2、U組的3個已編碼碼字V^、V"、I3組合，得到待編碼碼字。對該待編碼碼字採用LDPC校驗矩陣進行編碼，生成的校驗位與第Ici組信息組成已編碼碼字Vitl其中，ie [1,4]。例如，當i為3吋，將第k3組信息與第k2、も、k0組的3個已編碼碼字V2、V1, V0組合，得到待編碼碼字。再對該待編碼碼字採用LDPC校驗矩陣進行編碼，生成的校驗位與第k3組信息組成已編碼碼字V3。需要說明的是，其中的V2是第k2組信息採用相同的編碼方法得到的已編碼碼字，即第k2組信息與第Wie1組的3個已編碼碼字m組合，得到待編碼碼字；再對該待編碼碼字採用LDPC校驗矩陣進行編碼，生成的校驗位與第k2組信息組成已編碼碼字V2。同理，在第k3組信息和第k2組信息進行編碼過程中出現的V1是第Ic1組信息採用相同的編碼方法得到的已編碼碼字，即第h組信息與第Iv kf k_2組的3個已編碼碼字Vtl J-Pt2組合，得到待編碼碼字；再對該待編碼碼字採用LDPC校驗矩陣進行編碼，生成的校驗位與第k2組信息組成已編碼碼字V2。特別地，已編碼碼字Vtl. V_p V_2為歷史信息，可以令m為O。可見，在對第も組信息進行編碼的過程中，i是按照I至4由小到大的順序進行取值的，即按照由第も組信息到第k4組信息的順序依次輸入進行編碼的。具體過程可描述如下。輸入第Ic1組數據，參照校驗矩陣H中的第HlL層校驗關係，與I^kfle2組的經過編碼後的已編碼碼字％、V_i、V_2組合，得到4組數據組合後的待編碼碼字，對該待編碼碼字採用LDPC校驗矩陣進行編碼，生成的校驗位與Ic1組成已編碼碼字V」其中，第Iv h、k_2組數據表示的是在第h組數據之前進行編碼的數據組，第Iv kf k_2組數據的經過編碼後的已編碼碼字％、V_p V_2為歷史信息。在本實施例中，因為以第Ic1組作為第一組進行編碼的數據，因此Ivkfle2組數據取預設值組的經過編碼後的已編碼碼字WI2也為O。
輸入第k2組數據，參照校驗矩陣H中的第H2L層校驗關係，與も、k0, Ie1組的經過編碼後的已編碼碼字V1. V0, I1組合，得到4組數據組合後的待編碼碼字，對該待編碼碼字採用LDPC校驗矩陣進行編碼，生成的校驗位與k2組成已編碼碼字V2。其中，V1即為之前第ん組數據的已編碼碼字。輸入第k3組數據，參照校驗矩陣H中的第H3L層校驗關係，與k2、k0組的經過編碼後的已編碼碼字V2JpVtl組合，得到4組數據組合後的待編碼碼字，對該待編碼碼字採用LDPC校驗矩陣進行編碼，生成的校驗位與k3組成已編碼碼字V3。輸入第k4組數據，參照校驗矩陣H中的第H4L層校驗關係，與k3、k2、Ic1組的經過編碼後的已編碼碼字W1組合，得到4組數據組合後的待編碼碼字，對該待編碼碼字採用LDPC校驗矩陣進行編碼，生成的校驗位與k4組成已編碼碼字V4。最終得到的vv2、v3、v4即為輸入數據VHk4的已編碼碼字，已編碼碼字Vp\、V3> V4按順序依次輸出編碼裝置，編碼過程完成。需要說明的是，本發明實施例中的m = 4、η = 4、N = 24,這樣ー種取值僅為ー種示例性的取值方式。其中，m可以是任意正整數，η小於N，且N/n的值為正整數。本發明實施例提供的一種編碼方法，通過將輸入的K比特信息平均分為η組，這樣，單次處理信息的碼長就由現有LDPC編解碼過程中單次處理信息碼長N變為了 N/n (η為正整數)。這樣ー來，通過合理選擇分組數η就可以大大降低單次處理信息的碼長。另一方面，在編解碼過程中，每次輸入的數據又和之前得到的多個已編碼碼字組合進行校驗，採用這樣ー種卷積形式的編解碼校驗方法，在邏輯上大大增加了處理的總碼長，從而有效提高了編解碼性能。本發明實施例提供ー種與上述編碼方法對應的解碼方法，參照圖3b所示的校驗矩陣H,同樣取m = 4、n = 4、N = 24,取規定次數1 = 6。其中，規定次數是指校驗矩陣H的延展次數，校驗矩陣H延展次數越多，解碼過程中進行的解碼校驗次數越多，解碼的性能也就越好，規定次數即為解碼處理単元的個數。規定次數可以是人為設定的，理論上該規定次數越大越好，但隨著規定次數的増大，所需要的解碼處理單元也就越多，成本也就越高。這裡可以優選規定次數I = 6，即需要進行六級解碼處理過程。具體的解碼過程可以描述如下將輸入的已編碼碼字Vi與VifVifVn組成ー個碼字，採用LDPC校驗矩陣進行解碼，得到第Iii組イg息。其中，ie [1,4]。
與編碼過程相對應，在對Vi進行解碼的過程中，i是按照I至4由小到大的順序進行取值的，即解碼裝置對依次輸入的已編碼碼字H v3、V4進行解碼。已編碼碼字V1輸入解碼裝置，參照校驗矩陣H中的第HlL層校驗關係，V1與Vp
V_2組成ー個碼字，在第一級解碼處理過程中，對上述碼字採用LDPC校驗矩陣進行解碼，輸出V』 i、V』 0、f _i、V』 2以及緩存數據CpCc^CfCL2 ;在第二級解碼處理過程中，對第一級輸出碼字V』 i、V』 0、r _i、V』 2以及緩存數據C1,CpCfCL2採用LDPC校驗矩陣進行解碼，輸出V21 J2tlJ2-P v2_2以及更新後的緩存數據C，pC，0、c，十。，_2 ;以此類推，在第六級解碼處理過程中，對第五級輸出碼字V51J5tl, V%、V5_2以及緩存數據C41, C40, C%、C4_2採用LDPC校驗矩陣進行解碼，輸出h、ivkfkf其中，m2組數據表示的是在第V1組數據之前已編碼的碼字，在本實施例中，因為以第V1組作為第一組進行解碼的數據，因此Vtl. v_i、v_2組數據取預設值0，V0, H2組的經過解碼後得到的Iv k_i、k_2也為O。已編碼碼字V2輸入解碼裝置，參照校驗矩陣H中的第H2L層校驗關係，V2與V1.H組成ー個碼字，在第一級解碼處理過程中，對上述碼字採用LDPC校驗矩陣進行解碼， 輸出V』 2、V』 i、V』 p V』 !以及緩存數據C2、C1. Ctl. CL1 ;在第二級解碼處理過程中，對第一級輸出碼字V 2、V』 ^ V』 ο, V』 !以及緩存數據C2、C1. C0, CL1採用LDPC校驗矩陣進行解碼，輸出V22、V21. VYVL1以及更新後的緩存數據C』 2、C』 ^C』『C』 !;以此類推，在第六級解碼處理過程中，對第五級輸出碼字V52J51J5tl. V%以及緩存數據C42、C41.C4tl.Ct1採用LDPC校驗矩陣進行解碼，輸出kpkpkpkf其中，用於組成解碼碼字的V1即是之前已輸入解碼裝置的已編碼碼字Vp已編碼碼字V3輸入解碼裝置，參照校驗矩陣H中的第H3L層校驗關係，V3與\、\、Vtl組成ー個碼字，在第一級解碼處理過程中，對上述碼字採用LDPC校驗矩陣進行解碼，輸出V』 3、V』 2、V』 i、V』 ^以及緩存數據CpC2JpCci ;在第二級解碼處理過程中，對第一級輸出碼字V』 3、V』 2、V』いV』 ^以及緩存數據C3、C2、C1, Ctl採用LDPC校驗矩陣進行解碼，輸出V23, V22, V21, V20以及更新後的緩存數據C』 3、C』 2、C』 pC』 C1 ;以此類推，在第六級解碼處理過程中，對第五級輸出碼字v53、V52, V51, V50以及緩存數據C43、CV C41, C40採用LDPC校驗矩陣進行解碼，輸出k3、k2、kp kQ。已編碼碼字V4輸入解碼裝置，參照校驗矩陣H中的第H4L層校驗關係，V4與V3、\、V1組成ー個碼字，在第一級解碼處理過程中，對上述碼字採用LDPC校驗矩陣進行解碼，輸出V』 4、V』 3、V』 2、V』 i以及緩存數據(VCpC^C1 ;在第二級解碼處理過程中，對第一級輸出碼字V』 4、V』 3、V』 2、V』 !以及緩存數據C4、C3、C2、C1採用LDPC校驗矩陣進行解碼，輸出V24, V23, V22, V21以及更新後的緩存數據c』 4、c』 3、c』 2、c』 i ;以此類推，在第六級解碼處理過程中，對第五級輸出碼字v54、V53、V52, V51以及緩存數據C44、C43, CV C41採用LDPC校驗矩陣進行解碼，輸出HH在完成對最後一組已編碼碼字V4的解碼後,解碼過程結束,最終輸出的k4、k3、k2、Ic1即為V4、V3、V2、V1的解碼結果，解碼裝置按照も、k2、k3、k4的順序重新組合即得到K比特信息，解碼裝置輸出該K比特信息，解碼完成。需要說明的是,本發明實施例中的m = 4、n = 4、N = 24,規定次數I = 6,這樣ー種取值僅為ー種示例性的取值方式。其中，m、I可以是任意正整數，η小於N，且N/n的值為正整數。
本發明實施例提供的一種解碼方法，通過將輸入的K比特信息平均分為η組，這樣，單次處理信息的碼長就由現有LDPC編解碼過程中單次處理信息碼長N變為了 N/n (η為正整數)。這樣ー來，通過合理選擇分組數η就可以大大降低單次處理信息的碼長。另一方面，在編解碼過程中，每次輸入的數據又和之前得到的多個已編碼碼字組合進行校驗，採用這樣ー種卷積形式的編解碼校驗方法，在邏輯上大大增加了處理的總碼長，從而有效提高了編解碼性能。本發明實施例還提供了一種基於交織型校驗矩陣，採用級聯流水的卷積編解碼方法。圖4a中的原始校驗矩陣為交織型校驗矩陣，與圖3a所示的原始校驗矩陣相比，交織型校驗矩陣存在空層，非空層數為m。由於交織的方式眾多，空層的位置和數量可以是隨機的，圖4a所示的原始校驗矩陣只是ー個示例。按照逐列下移的方法進行延展變形得到的校驗矩陣如圖4b所示，其中，取m = 4、n = 4、N = 24，分別以H1L、H2L、H3L和H4L循環表示每層的校驗方程。具體的編碼過程可以描述如下將輸入的K比特信息平均分為4組，以も、k2、k3、k4表示各分組的信息。
將第Iii組信息與第k^、ki_2、U組的3個已編碼碼字V^、V"、I3組合，得到待編碼碼字。對該待編碼碼字採用LDPC校驗矩陣進行編碼，生成的校驗位與第Ici組信息組成已編碼碼字Vitl其中，ie [1,4]。例如，當i為3吋，將第k3組信息與第k2、も、k0組的3個已編碼碼字V2、V1, V0組合，得到待編碼碼字。再對該待編碼碼字採用LDPC校驗矩陣進行編碼，生成的校驗位與第k3組信息組成已編碼碼字V3。需要說明的是，其中的V2是第k2組信息採用相同的編碼方法得到的已編碼碼字，即第k2組信息與第Wie1組的3個已編碼碼字m組合，得到待編碼碼字；再對該待編碼碼字採用LDPC校驗矩陣進行編碼，生成的校驗位與第k2組信息組成已編碼碼字V2。同理，在第k3組信息和第k2組信息進行編碼過程中出現的V1是第Ic1組信息採用相同的編碼方法得到的已編碼碼字，即第h組信息與第Ivkf k_2組的3個已編碼碼字Vtl J-Pt2組合，得到待編碼碼字；再對該待編碼碼字採用LDPC校驗矩陣進行編碼，生成的校驗位與第k2組信息組成已編碼碼字V2。特別地，已編碼碼字Vtl. V_p V_2為歷史信息，可以令Wl2為O。可見，在對第Ici組信息進行編碼的過程中，i是按照I至4由小到大的順序進行取值的，即按照由第h組信息到第k4組信息的順序依次輸入進行編碼的。具體過程可描述如下。輸入第Ic1組數據，參照校驗矩陣H中的第HlL層校驗關係，與I^kfle2組的經過編碼後的已編碼碼字％、V_i、V_2組合，得到4組數據組合後的待編碼碼字，對該待編碼碼字採用LDPC校驗矩陣進行編碼，生成的校驗位與Ic1組成已編碼碼字V」其中，第Iv h、k_2組數據取預設值0，kpkfh組的經過編碼後的已編碼碼字VpVft2也為O。需要說明的是，上述第VV k_i、k_2組輸入數據與已編碼碼字\、V v_i、v_2均指的是邏輯上的分組，即ー組序號相連的輸入數據或已編碼碼字在邏輯上是相連的。在上一實施例，校驗矩陣非交織，邏輯上的分組號即為實際數據分組號；在本發明實施例中，可以參照圖4所示的校驗矩陣，第kp Iv k_i、k_2組輸入數據分別對照第kp k0, k_2、k_5組實際數據，已編碼碼字V1, V。、V_i、V_2分別對照已編碼碼字V1, V。、v_2、v_5。以下可以參照校驗矩陣非交織情況下的編碼方法，直至輸入第k4組數據，參照校驗矩陣H中的第H4L層校驗關係，與Hk1組的經過編碼後的已編碼碼字V3J2J1組合，得到4組數據組合後的待編碼碼字，對該待編碼碼字採用LDPC校驗矩陣進行編碼，生成的校驗位與k4組成已編碼碼字V4。其中，第k4、k3、k2、Ic1組輸入數據分別對照第k4、k3、も、k_2組實際數據，已編碼碼字V4、V3、V2、V1分別對照已編碼碼字V4、V3、V V_2。最終得到的VV2、V3、V4即為輸入數據Vk2、k3、k4的已編碼碼字，已編碼碼字V:、\、V3> V4按順序依次輸出編碼裝置，編碼過程完成。參照圖4b所示的校驗矩陣，同樣取m = 4、n = 4、N = 24,取規定次數I = 6,相對應的解碼方法可以描述如下將輸入的已編碼碼字Vi與VifVifVn組成ー個碼字，採用LDPC校驗矩陣進行解碼，得到第Iii組イg息。其中，ie [1,4]。與編碼過程相對應，在對Vi進行解碼的過程中，i是按照I至4由小到大的順序進 行取值的，即解碼裝置對依次輸入的已編碼碼字H v3、V4進行解碼。已編碼碼字V1輸入解碼裝置，參照校驗矩陣H中的第HlL層校驗關係，V1與V。、H2組成ー個碼字，在第一級解碼處理過程中，對上述碼字採用LDPC校驗矩陣進行解碼，輸出V』 pV』 0、f _i、V』 2以及緩存數據CpCc^CfCL2 ;在第二級解碼處理過程中，對第一級輸出碼字V』 i、V』 0、r _i、V』 2以及緩存數據C1,CpCfCL2採用LDPC校驗矩陣進行解碼，輸出N21O2-J2_2以及更新後的緩存數據C』ゾ』『C』 ^c』 _2;以此類推，在第六級解碼處理過程中，對第五級輸出碼字V51J5tl, V%、V5_2以及緩存數據C41, C40, C%、C4_2採用LDPC校驗矩陣進行解碼，輸出kp k0, k_i、k_2。其中，V0, V_i、V_2組數據取預設值0，V0, V_i、V_2組的經過解碼後得到的Iv k_i、k_2也為O。與編碼過程同理，上述已編碼碼字W V_i、V_2與第kp Iv k_i、k_2組輸入數據均指的是邏輯上的分組，在本發明實施例中，可以參照圖4b所示的校驗矩陣，已編碼碼字'、V I'、V-2分別對照已編碼碼字\、V v_2、v_5，第kp V k_i、k_2組輸入數據分別對照第kpkQ、k_2、k_5組實際數據。以下可以參照校驗矩陣非交織情況下的解碼方法，直至已編碼碼字V4輸入解碼裝置，參照校驗矩陣H中的第H4L層校驗關係，V4與V3、V2、V1組成ー個碼字，在第一級解碼處理過程中，對上述碼字採用LDPC校驗矩陣進行解碼，輸出V』 4、v』 3、v』 2、r ,以及緩存數據c4> C3>C2, C1 ;在第二級解碼處理過程中，對第一級輸出碼字V』 4、v』 3、v』 2、v』 i以及緩存數據C4、C3、C2、C1採用LDPC校驗矩陣進行解碼，輸出V24、V23, V22, V21以及更新後的緩存數據C』 4、C』 3、C』 2、C』 i ;以此類推，在第六級解碼處理過程中，對第五級輸出碼字V5PV53J52J51以及緩存數據c44、CV CV C41採用LDPC校驗矩陣進行解碼，輸出k4、k3、k2、k10其中，已編碼碼字分別對照已編碼碼字V4JpV1, v_2，第mb組輸入數據分別對照第k4、k3、ki、k_2組實際數據。在完成對最後一組已編碼碼字V4的解碼後,解碼過程結束,最終輸出的k4、k3、k2、Ic1即為V4、V3、V2、V1的解碼結果，解碼裝置按照も、k2、k3、k4的順序重新組合即得到K比特信息，解碼裝置輸出該K比特信息，解碼完成。需要說明的是，本發明實施例中的m = 4、n = 4、N = 24,規定次數I = 6,這樣ー種取值僅為ー種示例性的取值方式。其中，m、I可以是任意正整數，η小於N，且N/n的值為正整數。校驗矩陣經過交織後，輸入數據與已編碼碼字的邏輯分組號與實際數據分組號的對應關係並不唯一，本發明實施例提供的編解碼方法中的，輸入數據與已編碼碼字的邏輯分組號與實際數據分組號的對應關係只是ー種示例性的情況。校驗矩陣經過交織產生的其他任何邏輯分組號與實際數據分組號的對應關係都是用於本發明實施例所提供的方法，都應納入本發明的保護範圍之內。本發明實施例提供的一種編碼方法、解碼方法，通過將輸入的K比特信息平均分為η組，這樣，單次處理信息的碼長就由現有LDPC編解碼過程中單次處理信息碼長N變為了 N/n (η為正整數)。這樣ー來，通過合理選擇分組數η就可以大大降低單次處理信息的碼長。另ー方面，在編解碼過程中，每次輸入的數據又和之前得到的多個已編碼碼字組合進行校驗，採用這樣ー種卷積形式的編解碼校驗方法，在邏輯上大大增加了處理的總碼長，從而有效提高了編解碼性能。本發明實施例提供的編碼裝置50，如圖5所示，包括編碼輸入単元501，用於輸入K比特信息； 編碼處理單元502，用於將輸入的K比特信息平均分為η組，以も、k2......kn表
示各分組的信息；將第K組信息與第U、V2......ki_n+1組的η-l個已編碼碼字Vh、
\-2......v,_n+1組合，得到待編碼碼字；當已編碼碼字的序號小於等於O時，該已編碼碼字
為歷史信息；對該待編碼碼字採用LDPC校驗矩陣進行編碼，生成的校驗位與第ki組信息組成已編碼碼字Vi ； 編碼輸出単元503，用於輸出已編碼碼字V1、V2......Vn；其中，LDPC校驗矩陣包括m層，每層包括N個子矩陣，該N個子矩陣按列平均分為η組,姆組包括N/n個子矩陣；i e [I, η],且N、m、n、i均為正整數。本發明實施例提供的一種編碼裝置，通過將輸入的K比特信息平均分為η組，這樣，單次處理信息的碼長就由現有LDPC編解碼過程中單次處理信息碼長N變為了 N/n (η為正整數)。這樣ー來，通過合理選擇分組數η就可以大大降低單次處理信息的碼長。另一方面，在編解碼過程中，每次輸入的數據又和之前得到的多個已編碼碼字組合進行校驗，採用這樣ー種卷積形式的編解碼校驗方法，在邏輯上大大增加了處理的總碼長，從而有效提高了編解碼性能。進ー步地,如圖6所示,編碼處理單元502包括分組模塊5021，用於將輸入的K比特信息平均分為η組，以I^k2......kn表示各
分組的信息；數據組合模塊5022，用於將第Ici組信息與第Uh......ki_n+1組的η-l個已編
碼碼字し、\_2......Vi_n+1組合，得到待編碼碼字；當已編碼碼字的序號小於等於O吋，該
已編碼碼字為歷史信息；處理模塊5023，對該待編碼碼字採用LDPC校驗矩陣進行編碼，生成的校驗位與第h組信息組成已編碼碼字本發明實施例提供的解碼裝置70，如圖7所示，包括解碼輸入單元701，用於輸入已編碼碼字Vi與Vi^ViI......Vi_n+1 ；至少ー個解碼處理單元702，用於將輸入的已編碼碼字Vi與......Vi_n+1組
成ー個碼字，採用LDPC校驗矩陣進行解碼，得到第Ici組信息；當已編碼碼字的序號小於等於O時，該已編碼碼字為歷史信息；在得到解碼後的第ki、k2......kn·信息後，組合得到K比特信息；解碼輸出單元703，用於輸出該K比特信息；其中，LDPC校驗矩陣包括m層，每層包括N個子矩陣，該N個子矩陣按列平均分為η組,姆組包括N/n個子矩陣；i e [I, η],且N、m、n、i均為正整數。本發明實施例提供的一種解碼裝置，通過將輸入的K比特信息平均分為η組，這樣，單次處理信息的碼長就由現有LDPC編解碼過程中單次處理信息碼長N變為了 N/n (η為正整數)。這樣ー來，通過合理選擇分組數η就可以大大降低單次處理信息的碼長。另一方面，在編解碼過程中，每次輸入的數據又和之前得到的多個已編碼碼字組合進行校驗，採用這樣ー種卷積形式的編解碼校驗方法，在邏輯上大大增加了處理的總碼長，從而有效提高了編解碼性能。進ー步地，至少ー個解碼處理單元702，還用於將輸入的Vi與Vh、Vi_2......Vi_n+1
組成ー個碼字，採用LDPC校驗矩陣進行解碼，得到V』 i、r H、V』 i_2......V』 i_n+1以及緩存
數據 Ci、Ch、;將該 V』 i、V』 Η、ν』 i_2......V』 i_n+1 以及緩存數據 Ci、Ch、組
成碼字後再次採用LDPC校驗矩陣進行解碼，並以此方式進行規定次數後得到第ki組信息。如圖8所示,解碼裝置70還包括至少ー個緩存單元704，用於存儲緩存數據。其中，緩存單元704的個數比解碼處理單元702少ー個。控制單元705，分別連接至少ー個解碼處理單元702和至少ー個緩存單元704，用於控制至少ー個解碼處理單元702和至少ー個緩存單元704開啟，從而控制整個解碼流程。進ー步地，當解碼方法基於交織型校驗矩陣，採用級聯流水的卷積方式進行解碼時，如圖9所示。緩存單元704的個數與解碼處理單元702相等。緩存單元704還用於對輸入的數據進行交織處理。以使輸入緩存單元704的數據與ー組隨機間隔的數據進行組合，生成滿足交織型校驗矩陣校驗關係的ー組碼字。其中，輸入緩存單元704的數據包括已編碼碼字和緩存數據。本領域普通技術人員可以理解實現上述方法實施例的全部或部分步驟可以通過程序指令相關的硬體來完成，前述的程序可以存儲於ー計算機可讀取存儲介質中，該程序在執行時，執行包括上述方法實施例的步驟；而前述的存儲介質包括R0M、RAM、磁碟或者光碟等各種可以存儲程序代碼的介質。以上所述，僅為本發明的具體實施方式
，但本發明的保護範圍並不局限於此，任何熟悉本技術領域的技術人員在本發明揭露的技術範圍內，可輕易想到變化或替換，都應涵蓋在本發明的保護範圍之內。因此，本發明的保護範圍應以所述權利要求的保護範圍為準。
權利要求
1.一種編碼方法，其特徵在於，包括 將輸入的K比特信息平均分為η組，以kp k2......kn表示各分組的信息；將第h組信息與第レ、V2......ki_n+1組的η-l個已編碼碼字Vh、\_2......Vi^1組合，得到待編碼碼字；當所述已編碼碼字的序號小於等於O時，所述已編碼碼字為歷史信息； 對所述待編碼碼字採用低密度奇偶校驗碼LDPC校驗矩陣進行編碼，生成的校驗位與所述第h組信息組成已編碼碼字Vi ； 輸出已編碼碼字V1, V2......Vn； 其中，所述LDPC校驗矩陣包括m層，每層包括N個子矩陣，所述N個子矩陣按列平均分 為η組，每組包括N/n個子矩陣；i e [1，η]，且所述N、m、n、i均為正整數。
2.—種解碼方法，其特徵在於，包括將輸入的已編碼碼字Vi與Uh......\_η+1組成ー個碼字，採用LDPC校驗矩陣進行解碼，得到第も組信息；當所述已編碼碼字的序號小於等於O時，所述已編碼碼字為歷史信息； 得到解碼後的第も、k2......kn組信息後，組合得到所述K比特信息； 輸出所述K比特信息； 其中，所述LDPC校驗矩陣包括m層，每層包括N個子矩陣，所述N個子矩陣按列平均分為η組，每組包括N/n個子矩陣；i e [1，η]，且所述N、m、n、i均為正整數。
3.根據權利要求2所述的方法，其特徵在於，所述將輸入的Vi與VifV^2......\_η+1組成ー個碼字，採用LDPC校驗矩陣進行解碼，得到第Ici組信息包括將輸入的\與Vi^ \_2......\_η+1組成ー個碼字，採用所述LDPC校驗矩陣進行解碼，得到V，i、V，H、V，ト2......V，卜n+1以及緩存數據Ci'ら、。ト2、Cb ；將所述V』ハV』 H、V』 i_2......V』 _以及緩存數據Ci. C^、(；_2、Ci_3組成碼字後再次採用所述LDPC校驗矩陣進行解碼，並以此方式進行規定次數後得到第Ici組信息。
4.根據權利要求2或3所述的方法，其特徵在於，所述η小於所述N，且N/n的值為正整數。
5.一種編碼裝置，其特徵在於，包括 編碼輸入単元，用於輸入K比特信息；編碼處理單元，用於將輸入的K比特信息平均分為η組，Wkpk2......kn表示各分組的信息；將第K組信息與第1^Λ_2......ki_n+1組的η-l個已編碼碼字Vh.Vh......Vi^1組合，得到待編碼碼字；當所述已編碼碼字的序號小於等於O時，所述已編碼碼字為歷史信息；對所述待編碼碼字採用LDPC校驗矩陣進行編碼，生成的校驗位與所述第h組信息組成已編碼碼字Vi ； 編碼輸出單元，用於輸出已編碼碼字......Vn ； 其中，所述LDPC校驗矩陣包括m層，每層包括N個子矩陣，所述N個子矩陣按列平均分為η組，每組包括N/n個子矩陣；i e [I，η]，且所述N、m、n、i均為正整數。
6.根據權利要求5所述的編碼裝置，其特徵在於，所述編碼處理單元包括分組模塊，用於將輸入的K比特信息平均分為η組，Wkpk2......kn表示各分組的信息；數據組合模塊，用於將第ki組信息與第kg、V2......1νη+1組的m-1個已編碼碼字VifAV2......\_η+1組合，得到待編碼碼字；當所述已編碼碼字的序號小於等於O時，所述已編碼碼字為歷史信息； 處理模塊，對所述待編碼碼字採用LDPC校驗矩陣進行編碼，生成的校驗位與第Ici組信息組成已編碼碼字
7.—種解碼裝置，其特徵在於，包括 解碼輸入單元，用於輸入已編碼碼字Vi與 'ベ、'々......Vi_n+1 ；至少ー個解碼處理單元，用於將輸入的已編碼碼字Vi與Vh、\_2......Vi_n+1組成ー個碼字，採用LDPC校驗矩陣進行解碼，得到第ki組信息；當所述已編碼碼字的序號小於等於O時，所述已編碼碼字為歷史信息；在得到解碼後的第ki、k2......kn·信息後，組合得到所述K比特信息； 解碼輸出単元，用於輸出所述K比特信息； 其中，所述LDPC校驗矩陣包括m層，每層包括N個子矩陣，所述N個子矩陣按列平均分為η組，每組包括N/n個子矩陣；i e [1，η]，且所述N、m、n、i均為正整數。
8.根據權利要求7所述的解碼裝置，其特徵在幹，所述至少一個解碼處理單元，還用於將輸入的Vi與Vh.Vh......\_η+1組成ー個碼字，採用LDPC校驗矩陣進行解碼，得到V』パ，h、V』卜2......V』卜時以及緩存數據CpCwCi^(V3 ;將所述V』いV』 η、V』 i_2......V』 _以及緩存數據Ci.し、(；_2、Ci_3組成碼字後再次採用所述LDPC校驗矩陣進行解碼，並以此方式進行規定次數後得到第Ici組信息。
9.根據權利要求7或8所述的解碼裝置，其特徵在於，所述解碼裝置還包括 至少ー個緩存單元，用於存儲所述緩存數據； 控制單元，分別連接所述至少一個解碼處理單元和所述至少一個緩存単元，用於控制所述至少一個解碼處理單元和所述至少一個緩存単元開啟。
全文摘要
本發明實施例提供了一種編解碼方法及裝置，涉及通信領域，降低了單次處理信息的碼長。編碼方法將輸入的K比特信息平均分為n組，以k1、k2......kn表示各分組的信息；將第ki組信息與第ki-1、ki-2......ki-n+1組的n-1個已編碼碼字Vi-1、Vi-2......Vi-n+1組合，得到待編碼碼字；當已編碼碼字的序號小於等於0時，已編碼碼字為歷史信息；對待編碼碼字採用LDPC校驗矩陣進行編碼，生成的校驗位與第ki組信息組成已編碼碼字Vi；輸出已編碼碼字V1、V2......Vn；其中，LDPC校驗矩陣包括m層，每層包括N個子矩陣，N個子矩陣按列平均分為n組，每組包括N/n個子矩陣。本發明實施例用於編碼、解碼。
文檔編號H03M13/11GK102725964SQ201180002418
公開日2012年10月10日 申請日期2011年11月17日 優先權日2011年11月17日
發明者喻凡, 常德遠, 肖治宇 申請人:華為技術有限公司