用於通信系統中的積分處理的加權混頻電路的製作方法

2023-07-13 20:49:06 2

專利名稱：用於通信系統中的積分處理的加權混頻電路的製作方法
技術領域：
0001本發明涉及通信系統的發送路徑(transmit path)體系結構，更具體地，本發明涉及無線通信晶片組的發送路徑電路。
背景技術：
0002射頻(RF)通信系統被用於多種應用場合，例如電視、蜂窩電話、尋呼機、全球定位系統(GPS)接收器、有線數據機、無繩電話、無線電和其它接受射頻信號的裝置。典型地，射頻接收機一般需要頻率轉換或混頻。雙向無線通信系統包括接收路徑電路和發送路徑電路。在現有的解決方案中，這個電路被集成到多個集成電路中並且作為無線通信晶片組被包括在系統中。對於此類系統的發送路徑電路，已經使用了中頻(IF)體系結構，其中來自於數位訊號處理器(DSP)的基帶信號首先被轉換到中頻，然後通過使用偏置(offset)鎖相環(PLL)電路在無線通信網絡的頻帶中發送。對於蜂窩電話無線通信網絡，例如，對GSM蜂窩電話(cell phone)網絡，頻帶可位於850MHz和900MHz附近；對DCS蜂窩式電話網絡，頻帶可位於1800MHz；對PCS蜂窩式電話網絡，頻帶可位於1900MHz。在這些蜂窩電話網絡中，信道間隔是200kHz。
0003圖2(現有技術)是發送路徑電路的實例體系結構200的框圖，該發送路徑電路包括中頻壓控振蕩器(VCO)202、發送(TX)VCO128和射頻VCO204。當裝置正在發送時，中頻混頻電路220從數位訊號處理器(DSP)處接收I和Q基帶信號107。中頻混頻電路採用中頻VCO202以將I和Q信號變換為中頻。此後，中頻混頻電路220的輸出112去往偏置環前饋電路122。此偏置環前饋電路122將比較來自於中頻混頻電路220的信號112和來自於反饋混頻電路224的信號114的相位。此後，偏置環前饋電路122將使用這些信號的相位差來調節TX VCO 128，以生成位於通信網絡頻帶中發送信道的期望頻率上的輸出信號(OUTPUT)105。反饋混頻電路224接收輸出信號105並且使用RF VCO204和信道信號(CHANNEL)127混頻，使頻率下降。此後，輸出信號114被作為反饋提供給偏置環前饋電路122。這種試圖集成發送路徑電路的現有體系結構的一個問題是中頻VCO202、發送VCO128和射頻VCO204之間的幹擾。特別是，中頻VCO202引起的雜散相噪(spur)是成問題的並且使性能嚴重降級，尤其是當它們落在GSM蜂窩通信網絡的接收頻帶中時。
0004對這個中頻VCO202幹擾問題的一個現有解決方案是調整某些棘手接收信道的中頻。換句話說，對於第一組發送信道，中頻VCO202將被調節至第一發送中頻。對於第二組發送信道，中頻VCO202將被調節至不同的中頻。這樣一來，通過僅僅移動中頻VCO202引起的潛在幹擾頻率的位置，即可降低棘手的幹擾。儘管如此，因為這個解決方案需要必須調節至多個中頻的中頻VCO202，所以它顯得麻煩。而且這個解決方案仍然同時採用射頻VCO204和中頻VCO202。此外，不得不產生90度異相的混頻信號以供中頻混頻電路220中的積分處理使用，限制了現有解決方案。

發明內容
0005本發明為通信系統中的積分處理提供了混頻電路。加權混頻電路允許採用任意的分頻器(divider)為積分處理產生混頻信號，並因此而提供優於現有體系結構的顯著優點，在現有的體系結構中，積分混頻需要90度偏移的I和Q混頻信號。


0006應當注意到，附圖僅僅示出了本發明的示例實施例，因為本發明可以認可其它同等有效的實施例，所以不可認為附圖是對其範圍的限制。
0007圖1A是包括發送路徑電路和接收路徑電路的通信系統的框圖。
0008圖1B是比例式(ratiometric)發送路徑體系結構的框圖。
0009圖2(現有技術)是典型實現於多個集成電路上的發送路徑電路的實例體系結構的框圖。
0010圖3是包括分頻器電路的示例數字的發送路徑電路的示例實施例的更詳細的框圖。
0011圖4A是採用了加權混頻電路的積分產生和合併器電路的框圖。
0012圖4B是採用了最後的五分頻器的單端實施例的電路圖，該實施例和採用了加權混頻電路的積分產生和合併器電路的圖4A相關。
0013圖5是採用了最後的五分頻器的差分實施例的電路圖，該實施例和採用了加權混頻電路的積分產生和合併器電路的圖4A相關。
0014圖6A是採用了加權混頻電路的積分產生和合併器電路的替代性實施例的框圖。
0015圖6B是採用了最後的五分頻器的單端實施例的電路圖，該實施例和採用了加權混頻電路的積分產生和合併器電路的圖6A相關。
0016圖7是採用了最後的五分頻器的差分實施例的電路圖，該實施例和採用了加權混頻電路的積分產生和合併器電路的圖6A相關。
具體實施例方式
0017本發明為通信系統提供了一種比例式的發送路徑體系結構和相關方法。這個比例式發送路徑體系結構採用了一個單獨的本地振蕩器信號和分頻器來為中頻混頻電路和反饋混頻電路提供混頻信號，因此消除了現有解決方案中對分開的IF VCO和RF VCO的需求。正如下文中更詳細討論的討論，本發明不需要分開的IF VCO，並且多個分頻器電路在為這些分頻器電路選擇值方面提供了有利的自由度。
0018應當注意到此處使用的「射頻」和射頻信號指的是傳送有用信息或者載波的電信號並且頻率從約3kHz到數千GHz，而不管此類信號被傳送通過的媒介，而不管此類信號傳送所通過的媒質。因而，射頻信號可在空氣、自由空間、同軸電纜、光纜等中傳播。
0019圖1A是包含發送路徑電路104和接收路徑電路106的通信系統100的框圖。在所描述的無線實施例中，天線電路102接收射頻輸入信號，例如，從蜂窩基站接收。這個接收路徑電路從天線電路102接收信號103並且向DSP電路108提供輸出信號109。應當注意到，接收路徑電路106可以採用不同的體系結構。一個實例體系結構是低中頻體系結構，其中輸入射頻信號103首先被變換降至低中頻(例如約200kHz)，然後用帶通模數變換器數位化。額外的數字濾波和信道選擇然後可在DSP電路108內完成。此外，可使用控制信號101來幫助控制接收路徑處理。當發送信息時，DSP電路108向發送路徑電路104提供信號107。發送路徑電路104處理此信息並且向天線電路102提供輸出信號105。輸出信號105位於通信網絡的頻帶內的期望頻率上，通信系統100於該通信網絡內工作。此發送路徑電路104可採用多種體系結構。和接收路徑處理一樣，控制信號101可用於幫助控制發送路徑處理。
0020圖1B是比例式發送路徑電路104的示例實施例的框圖。很明顯，本發明的比例式發送路徑電路104包含本機振蕩器或局部振蕩器(LO)VCO130，而不像圖2(現有技術)所描述的傳統解決方案那樣同時具有IF VCO202和RF VCO204。對於圖1B，當裝置正在發送時，中頻混頻電路120從數位訊號處理器(DSP)處接收I和Q基帶信號107。該中頻混頻電路採用來自於分頻器(÷N)132的混頻信號將I和Q信號變換到中頻。此後，中頻混頻電路120的輸出112去往偏置環前饋電路122。此偏置環前饋電路122將比較來自於中頻混頻電路120的信號112和來自於反饋混頻電路124的信號114的相位。此後，偏置環前饋電路122將使用這些信號間的相位差來調節TX VCO128，以生成處於通信網絡的頻帶中的發送信道的期望頻率上的輸出信號(OUTPUT)105。反饋混頻電路124接收輸出信號105並且使用來自於分頻器(÷G)134的混頻信號將頻率混頻，降至信道相關頻率。此後，信道相關輸出信號114被提供給偏置環前饋電路122。分頻器132和134將來自於共用LO電路126的LO信號(fLO)116作為輸入接收。共用LO電路126採用信道信號(CHANNEL)127來調節LO VCO130，並以此生成處於期望的信道相關頻率的LO信號(fLO)116。這個發送路徑電路被認為是比例式的，因為中頻混頻電路120和反饋混頻電路124所使用的混頻信號各個都是基於同樣的起始頻率並且是那個起始頻率的分頻變體(divided version)。同樣，這個體系結構除去了圖2的現有解決方案中所採用的IF VCO202。
0021圖3是包括分頻器132和134的示例數字的發送路徑電路104的示例實施例的更詳細框圖。在所描述的實施例中，LO信號(fLO)116由鎖相環(PLL)產生。頻率為26MHz的外部參考振蕩器(fREF)330被採用。應當注意到，目前典型的GSM解決方案或者採用13MHz的參考時鐘或者採用26MHz的參考時鐘，但是如有需要也可採用其它時鐘頻率。分頻器(÷K)332接收來自於參考振蕩器330的參考信號並且向相位檢測器(PDet)334提供更新信號(fUD)。相位檢測器334的輸出通過低通濾波器(LPF)336，然後去往LO VCO130。LO VCO130的輸出是LO信號(fLO)116，它被作為輸入提供至分頻器132和134。在被作為其它輸入提供給相位檢測器(PDet)334之前，這個LO信號(fLO)116通過分頻器(÷b)340和分頻器(÷L)338。
0022對於中頻混頻電路，I和Q基帶信號107被混頻器302和304接收，混頻器302和304向合併器306提供輸出。如所描述的，混頻器302和304採用由分頻器(÷N)132和加權混頻電路(未示出)提供的混頻信號(fIF)。下文更加詳細地描述加權混頻電路。回顧圖3，採用信道信號(CHANNEL)127來選擇分頻器(÷L)338的值，該值決定了LO信號(fLO)116的頻率，並由此最終決定了輸出信號105的頻率。LO信號(fLO)116通過分頻器(÷N)132被提供給中頻混頻電路並且通過分頻器(÷G)134提供給反饋混頻電路。
0023對於反饋混頻電路，來自於分頻器(÷G)134的輸出(fFB)通過低通濾波器(LPF)322被提供給混頻器318，低通濾波器322可用於濾除反饋信號(fFB)不想要的諧波或諧頻。混頻器318接收發送輸出頻率(fTX)105，將其作為它的其它輸入。混頻器318的輸出通過帶通濾波器320被提供給相位檢測器(PDet)310。
0024對於生成輸出信號105的偏置環前饋電路，來自於合併器306的輸出通過帶通濾波器(BPF)308被提供給相位檢測器(PDet)310。相位檢測器(PDet)310比較這個輸入的相位和來自於帶通濾波器320的反饋輸入114，並且生成通過低通濾波器312去往TX VCO128的輸出信號。此後，TX VCO128的輸出通過分頻器(÷T)316，以生成輸出信號105。
0025應當注意到，可以選擇分頻器和圖3中其它電路的值以取得期望的性能參數。下表給出了代表圖3中的電路的輸出頻率的實例表達式並且給出了分頻器和其它電路的值，它們一同提供了關於性能的有利結果。部分地，可在選擇分頻器值時考慮以下因素(1)減小包括通信網絡的接收頻帶的不想要的頻帶中的雜散相噪，比例式發送電路正在該通信網絡中工作；(2)為接收路徑重用LO信號(fLO)116；(3)使發送路徑中頻低得合理；(4)使除以K的外部晶體參考頻率(fXTAL)(fXTAL/K)(即圖3中的更新頻率(fUD))適當的高以改進穩定時間；(5)在4個蜂窩通信網絡頻帶上，也即GSM(800和900MHz)、DCS(1800MHz)、PCS(1900MHz)，使發送中頻相對恆定，(6)由於此類晶體參考振蕩器目前可節約成本，故採用13MHz或26MHz外部晶體參考振蕩器。
0026對於圖2中的分頻器值，應當注意到，在選擇這些值時考慮以下基本表達式fTX＝((G+N)/GN)(Lb/K)fXTAL＝PC，其中P代表與期望的發送信道有關的整數，C代表信道間隔。在求解本方程時，可首先考慮整數(G，N，L，K，b)的正值。正整數解對應於低端注入(low side injection)。應當注意到，N的負值解也可被接受。這樣的解對應於高端注入。應當注意到，在確定上述方程的解時，可使P等於L，並且最好P等於L。下面的表1包括代表圖3中的比例式發送體系結構的實例表達式。下面的表2和表3提供了這些表達式的幾組實例值。
表1-用於圖3的表達式


0027下面的表2提供了可為表1中的表達式和圖3中的比例式發送體系結構中的分頻器選擇的實例值。在這個實施例中，分頻器(÷T)316被設置為「4」並且TX VCO128的輸出為約4GHz；因此，輸出頻率位於接近1GHz的範圍中。因而，對於蜂窩電路通信網絡，例如，850MHz和900MHz的GSM蜂窩電話網絡，可採用表2中的值。
表2-圖3的第一組實例值

0028下面的表3提供了可為表1中的表達式和圖3中的比例式發送體系結構中的分頻器選擇的另一組實例值。在這個實施例中，分頻器(÷T)316被設置為「2」並且TX VCO128的輸出為約4GHz，因此，輸出頻率位於接近2GHz的範圍中。因而，對於蜂窩電路通信網絡，例如，PCS(1900MHz)和DCS(1800MHz)蜂窩電話網絡，可採用表2中的值。
表3-圖3的第二組實例值

0029應當注意到，可以設計一個單個的通信系統，用於在多個通信網絡和它們各自的頻帶中工作。例如，可採用分頻器(÷T)316和圖3中的其它分頻器和電路來修改輸出頻率，使得它在所需網絡的操作頻帶內。例如，如果需要，可以通過片上配置寄存器設置這些值。此外，應當注意到，圖3中提出的實例體系結構和表1、表2、表3中提出的表達式和值應被當作僅僅是例子。如果需要，可進行修改和變化，但是仍利用本發明的比例式發送路徑體系結構。
0030進一步應注意到，如果需要，可對圖3中的分頻器電路進行修改。例如，分頻器，諸如分頻器(÷N)132，可被實現為分頻器/倍頻器的組合。對於分頻器(÷N)132，例如，可實現倍頻器(×M)以使得電路可提供M/N信號操作。如果需要這樣的解決方案，倍頻器(×M)電路可被置於分頻器(÷N)132和混頻器302和304之間，並且分頻器(÷N)132和倍頻器(×M)電路的組合處理可以是M/N操作。這個倍頻器(×M)電路可被實現為具有VCO的鎖相環(PLL)，該VCO取得輸入信號並將其乘以整數M。再進一步，第二個分頻器(÷N2)可以置於倍頻器(×M)電路和混頻器302和304之間。例如，可採用N是奇數的分頻器，並且希望最後的分頻器級是2分頻或4分頻。在這種情況下，可以選擇匹配的M和N2以使得輸出變為M/(N*N2)或者僅僅是1/N。同樣應當注意到，如有需要，可以採取分頻器和倍頻器的任意組合。因而，在實現圖3中的分頻器電路時，更具體地，在實現分頻器(÷N)132時，可以實現多種解決方案，包括使用倍頻器電路和分頻器電路的組合。
0031在表2和表3中的上述實施例中，分頻器(÷N)132的值選為15。如果分頻器輸出相位用於中頻混頻信號，這個值將導致在相位上相差非90度的中頻混頻信號。同樣地，僅僅傳統的積分混頻處理不能從混頻器302和304獲取想要的結果。關於圖4A、4B、5、6A、6B、6C和7，描述了加權混頻電路，該電路允許其中I和Q混頻信號相差非90度的積分處理。
0032下列方程提供了當將I和Q基帶信號和相位差為90度的傳統I和Q混頻信號進行混頻時的上變頻(up-conversion)通用指數表達式。
ejωt·ejθ＝cos(ωt)cos(θ)-sin(ωt)sin(θ)+j[cos(ωt)sin(θ)-sin(ωt)cos(θ)]方程1下列方程代表了這個理想混頻器輸出的三角表達式。
Icos(ωt)-Qsin(ωt) 方程2如果本發明的混頻信號不是90度的異相，傳統的混頻器輸出由下列方程表示，其中2φ代表90度與I和Q混頻信號間的相位差之間的差值。(應當注意到在下列的例子中2φ是18度。)Icos(ωt-φ)-Qsin(ωt+φ) 方程3因此，儘管採用了本發明的非傳統混頻信號，但是仍然希望取得與傳統積分處理相似的結果。因而，希望滿足以下方程。
(aI+bQ)cos(ωt-φ)-(bI+aQ)sin(ωt+φ)＝Icos(ωt)-Qsin(ωt) 方程4方程4可重新寫為如下I[acos(ωt-φ)-bsin(ωt+φ)]-Q[asin(ωt+φ)-bcos(ωt-φ)]＝Icos(ωt)-Qsin(ωt)方程5解方程5中的表達式，可得到以下方程 ＝cos(ωt)acos(ωt)cos(φ)+asin(ωt)sin(φ)-bsin(ωt)cos(φ)-bcos(ωt)sin(φ)＝cos(ωt)(acosφ-bsinφ)cos(ωt)+(asinφ-bcosφ)sinωt＝cosωt方程6A和[asin(ωt+φ)-bcos(ωt-φ)]＝sin(ωt)asin(ωt)cos(φ)+a cos(ωt)sin(φ)-bcos(ωt)cos(φ)-bsin(ωt)sin(φ)＝sin(ωt)(acosφ-bsinφ)sin(ωt)+(asinφ-bcosφ)cosωt＝sinωt方程6B只有當(acosφ-bsinφ＝1)方程7A和(asinφ-bcosφ＝0)方程8A時，方程6A才能滿足；並且只有當(acosφ-bsinφ＝1)方程7B和(asinφ-bcosφ＝0)方程8B時，方程6B才能滿足；因而，asinφ＝bcosφ方程9b/a＝tanφ0033因而，對於典型地取決於用來生成混頻信號的末級分頻器的一個特定的φ，可以確定滿足方程9或至少是這個方程的近似解的a和b的值，並且為了實現加權混頻電路，a和b的整數近似是方程9的優選解。例如，對於下面φ是9度的例子，方程b/a＝tanφ的解近似為a的值為19和b的值為3。這個對a/b的19/3的近似在方程9在φ是9度時的理想解的約0.5％之內。如上所述，可根據應用和期望的精度，對期望的a/b的準確性進行修改。
0034基於以上分析，可實現加權混頻電路以處理信號，其中相差非90度相位的I和Q信號仍可以生成結果信號，就和好像採用了真正的積分I和Q混頻信號一樣。圖4A、4B和圖5提供了上變頻的一個實施例，其中I和Q基帶信號在混頻電路中被加權。圖6A、6B、6C和圖7提供了上變頻的另一個實施例，其中I和Q混頻信號在混頻電路中被加權。應當注意到，如有需要，可以採用其它組合併且仍然利用本發明的加權混頻體系結構。這樣一來，可採用任意的分頻器值來產生混頻信號。允許任意的分頻器值和現有體系結構相比具有明顯優勢，在現有體系結構中，積分混頻需要90度偏移的I和Q混頻信號。
0035圖4A是積分產生和合併器電路400的框圖，該電路採用了加權混頻電路402和404，其中並未使用二分頻和四分頻電路作為分頻器的末級。具體地，分頻器132接收LO頻率(fLO)116。在傳統的積分產生電路中，使用二分頻和四分頻的分頻值以簡化對生成90度異相的輸出信號的實現。為了本發明的這個實施例和積分產生電路，分頻器132可由不提供二分頻和四分頻的任意分頻器電路實現。更具體地，對於本發明，可以對分頻器132採用一個值使得用於混頻的實路徑(realpath)輸出信號(fIIF)407和虛輸出信號(fQIF)408不是90度異相。正如下文所進一步討論的，採用加權混頻電路402和加權混頻電路404來處理任意相位差的輸入中頻混頻信號，並生成此後被合併以提供中頻混頻輸出信號(fMIX_OUT)112的輸出信號403和405。加權混頻電路402接收實路徑輸出信號(fIIF)407和基帶I和Q信號107作為輸入，並且加權混頻電路402向合併器406輸出信號403。加權混頻電路404接收虛路徑輸出信號(fQIF)408和基帶I和Q信號107作為輸入，並且加權混頻電路404向合併器406輸出信號405。合併器406合併信號403和405以生成合併的中頻混頻輸出信號(fMIX_OUT)112。
0036圖4B是採用了加權混頻電路的積分產生和合併器電路400的單端實施例的電路圖，其中採用了最終的五分頻器。具體地，LO頻率(fLO)116首先由被選擇成具有三分頻(÷3)值的分頻器410接收，然後由被選擇成具有五分頻(÷5)值的分頻器412接收。應當注意到，兩個分頻器410和412一起代表了圖3和圖4A中的分頻器(÷N)132，並且兩個分頻器410和412提供了一個組合的十五分頻(÷15)。因為分頻器412是一個五分頻(÷5)器，所以分頻器412的輸出的相位間隔為72度。在所描述的實施例中，實路徑輸出信號(fIIF)407和虛路徑(imaginary path)輸出信號(fQIF)408從分頻器(÷5)412選擇為相隔72度。加權混頻電路402和加權混頻電路404實際上在混頻輸出節點(fMIX_OUT)112處導致了結果信號，就和好像已經執行了傳統積分處理一樣。
0037為了適應信號407和408之間的相位差，採用了加權電路。注意加權混頻電路402，I信號是權重為19的電流源422的輸入，Q信號是權重為3的電流源424的輸入。電流源422和424連接到電晶體430的源極以提供合併的電流I′，用19I+3Q表示。電晶體430的柵極接收實路徑輸出信號(fIIF)407。電晶體430的漏極提供輸出信號403並且連接到混頻輸出節點(fMIX_OUT)112。注意加權混頻電路404，I信號的負變體被輸入到權重為3的電流源426，Q信號的負變體被輸入到權重為19的電流源428。電流源426和428連接到電晶體432的源極以提供合併的電流-Q′，用-19Q-3I表示。電晶體432的柵極接收虛路徑輸出信號(fQIF)408。電晶體432的漏極提供輸出信號405並且連接到混頻輸出節點(fMIX_OUT)112。通過使用加權混頻電路402和404，合併的輸出信號403和405提供了一個輸出信號，就和好像已經執行了傳統積分處理一樣。應當注意到，3和19加權通過改變有關電流源422，424，426，428內的電晶體的數量和尺寸來產生。也應當注意到，19/3加權是一個近似值。取決於所涉及的應用的期望的準確性，可以採用不同的比率。甚至對於給定的期望的準確性，可能存在可以採用的多個比率。
0038也應當注意到，所選的加權取決於兩個中頻輸入信號之間的相位差，並且如果採用了不同的分頻器值和相位差，可對所選的加權進行調整。也應當注意到，正如關於圖6A，6B，6C和圖7所描述的，與基帶信號相反，加權混頻電路可以為來自於分頻器132的中頻混頻信號提供加權。此外，如有需要，加權可既提供給中頻混頻信號又提供給基帶信號。此外，如有需要，分頻器電路132可用不同的電路實現。圖4B中描述的兩個分頻器410和412僅僅被作為實例解決方案。
0039圖5是採用了加權混頻電路的積分產生和合併器電路的差分實施例500的電路圖，其中採用了最終的五分頻器。在這個實施例中，實路徑中頻輸出信號(fIIF)407變成由實路徑正信號(IIFP)502P和實路徑負信號(IIFN)502N代表的差分信號。虛路徑輸出信號(fQIF)408變成由虛路徑正信號(QIFP)504P和虛路徑負信號(QIFN)504N代表的差分信號。電晶體512A和514A在其柵極接收實路徑正信號(IIFP)502P，電晶體512B和514B在其柵極接收實路徑負信號(IIFN)502N。在這個實施例中，I和Q信號也成為了由正的實基帶信號IBP、負的實基帶信號IBN、正的虛基帶信號QBP和正的虛基帶信號QBN代表的差分信號。
0040電流源506P連接到電晶體512A和512B的源極上，接收正的實基帶信號IBP作為輸入，並且權重為19。電流源508N連接到電晶體512A和512B的源極上，接收正的虛基帶信號QBP作為輸入，並且權重為3。電流源506N連接到電晶體514A和514B的源極上，接收負的實基帶信號IBN作為輸入，並且權重為19。電流源508P連接到電晶體514A和514B的源極上，接收負的虛基帶信號QBN作為輸入，並且權重為3。電晶體512A和514B的漏極連接到正輸出(IOUTP)信號節點510P。電晶體512B和514A的漏極連接到負輸出(IOUTN)信號節點510N。電流源526P連接到電晶體516A和516B的源極上，接收負的虛基帶信號QBN作為輸入，並且權重為19。電流源528N連接到電晶體516A和516B的源極上，接收負的實基帶信號IBN作為輸入，並且權重為3。電流源526N連接到電晶體518A和518B的源極上，接收正的虛基帶信號QBP作為輸入，並且權重為19。電流源528P連接到電晶體518A和518B的源極上，接收正的實基帶信號IBP作為輸入，並且權重為3。電晶體516A和518B的漏極連接到正輸出(IOUTP)信號節點510P。電晶體516B和518A的漏極連接到負輸出(IOUTN)信號節點510N。輸出節點510N和510P提供了為其它發送路徑電路所用的差分混頻輸出信號。應當再次注意到，3和19的權重通過改變電流源512A，512B，514A，514B，516A，516B，518A和518B內的電晶體的數量和尺寸來產生。也應當再次注意到，所選的權重取決於兩個輸入信號之間的相位差，並且如果採用不同的分頻器值和相位差，可以對所選權重進行調整。
0041因此，本發明的加權混頻電路，允許非傳統和任意的末級分頻器來提供與傳統積分混頻處理相似的結果。可採用其它更為任意的分頻器，而不使用生成輸出信號的諸如二分頻器或四分頻器的末級分頻器電路，這些輸出信號容易地提供相位上相差90度的混頻信號。在所描述的例子中，採用了五分頻塊作為位於中頻混頻電路之前的末級。因此，這個五分頻塊生成相位上相差72度的信號。應該注意到，通過適當改變加權混頻電路402和404中的權重，也可使用其它的末級分頻器值。進一步應當注意到，儘管本發明的這個加權混頻解決方案受到了由於加權混頻而引起的信噪比損失，但是本發明有利地允許在積分產生時使用任意分頻器值。
0042圖6A是積分產生和合併器電路600的另一個實施例的框圖，該電路採用了加權混頻電路602和604，其中並未使用二分頻和四分頻電路作為分頻器的末級。具體地，分頻器132接收LO頻率(fLO)116。如上所述，在傳統的積分產生電路中，使用二分頻或四分頻的分頻器值以簡化對生成90度異相的輸出信號的實現。為了本發明的這個實施例和積分產生電路，分頻器132可由不提供二分頻和四分頻的任意分頻器電路實現。更具體地，對於本發明，可以對分頻器132採用一個值使得用於混頻的實路徑輸出信號(fIIF)407和虛路徑輸出信號(fQIF)408不是90度異相。正如下文所進一步討論的，採用加權混頻電路602和加權混頻電路604來處理任意相位差的輸入中頻混頻信號，並生成此後被合併以提供中頻混頻輸出信號(fMIX_OUT)112的輸出信號403和405。加權混頻電路602接收實路徑輸出信號(fIIF)407、虛路徑輸出信號(fQIF)408和基帶I信號107A作為輸入，並且加權混頻電路602向合併器406輸出信號403。加權混頻電路604接收實路徑輸出信號(fIIF)407、虛路徑輸出信號(fQIF)408和基帶Q信號107B作為輸入，並且加權混頻電路604向合併器406輸出信號405。合併器406合併信號403和405以生成合併的中頻混頻輸出信號(fMIX_OUT)112。
0043圖6B是採用了加權混頻電路的積分產生和合併器電路600的單端實施例的電路圖，其中採用了最後的五分頻器。特別地，LO頻率(fLO)116首先由被選擇為具有三分頻(÷3)值的分頻器410接收，然後由被選擇為具有五分頻(÷5)值的分頻器412接收。應當注意到，兩個分頻器410和412一起代表了圖3和圖4A中的分頻器(÷N)132，並且兩個分頻器410和412提供了一個組合的十五分頻(÷15)。因為分頻器412是一個五分頻(÷5)器，所以分頻器412的輸出的相位間隔為72度。在所描述的實施例中，實路徑輸出信號(fIIF)407和虛路徑輸出信號(fQIF)408從分頻器(÷5)412中被選擇為相隔72度。加權混頻電路602和加權混頻電路604實際上在混頻輸出節點(fMIX_OUT)112處導致結果信號，就和好像已經執行了傳統積分處理一樣。
0044為了適應信號407和408之間的相位差，採用了加權電路。注意加權混頻電路602，I信號是權重為19的電流源630的輸入，並且I信號的負變體是權重為3的電流源631的輸入。電流源630接到電晶體622的源極，而電流源631連接到電晶體624的源極。電晶體622的權重是19x，並且在其柵極接收實路徑輸出信號(fIIF)407。電晶體624的權重是3x，並且在其柵極接收虛路徑輸出信號(fQIF)408。電晶體622和624的漏極被結合在一起以提供輸出信號403，並且被連接到混頻輸出節點(fMIX_OUT)112。注意加權混頻電路604，Q信號是權重為3的電流源632的輸入，並且Q信號的負變體是權重為19的電流源633的輸入。電流源632接到電晶體626的源極，而電流源633連接到電晶體628的源極。電晶體626的權重是3x，並且在其柵極接收實路徑輸出信號(fIIF)407。電晶體628的權重是19x，並且在其柵極接收虛路徑輸出信號(fQIF)408。電晶體626和628的漏極被結合在一起以提供輸出信號405，並且被連接到混頻輸出節點(fMIX_OUT)112。如上所述，通過使用加權混頻電路602和604，合併的輸出信號403和405提供了一個輸出信號，就和好像已經執行了傳統積分處理一樣。應當注意到，3x和19x的權重通過改變組成622，624，626，628的電晶體的數量和尺寸和改變有關電流源630，631，632，633內的電晶體的數量和尺寸來產生。
0045應當注意到，可修改圖6B的實施例以生成圖4B中的實施例。為了進行這個修改，電晶體622的源極連接到電晶體626的源極，並且電晶體622和626合併成一個權重為22的電晶體。電晶體624的源極連接到電晶體628的源極，並且電晶體624和628合併成一個權重為22的電晶體。這些修改將產生圖4B中的電路實施例。如下文所指，本發明的加權混頻電路可用很多種實施方式實現。
0046圖7是與圖6相關的採用了加權混頻電路的積分產生和合併器電路的差分實施例700的電路圖，其中採用了最後的五分頻器。在這個實施例中，實路徑中頻輸出信號(fIIF)407變成為由實路徑正信號(IIFP)720P和實路徑負信號(IIFN)720N表示的差分信號。虛路徑輸出信號(fQIF)408成為由虛路徑正信號(QIFP)722P和虛路徑負信號(QIFN)722N表示的差分信號。在這個實施例中，I和Q信號也成為了由正的實基帶信號IBP、負的實基帶信號IBN、正的虛基帶信號QBP和負的虛基帶信號QBN表示的差分信號。
0047電晶體712A和712B的源極通過權重為19的電流源702P接收正的實基帶信號IBP。電晶體713A和713B的源極通過權重為19的電流源702N接收負的實基帶信號IBN。電晶體714A和714B的源極通過權重為3的電流源704P接收正的虛基帶信號QBP。電晶體715A和715B的源極通過權重為3的電流源704N接收負的虛基帶信號QBN。電晶體716A和716B的源極通過權重為3的電流源703N接收負的實基帶信號IBN。電晶體717A和717B的源極通過權重為3的電流源703P接收正的實基帶信號IBP。電晶體718A和718B的源極通過權重為19的電流源705N接收負的虛基帶信號QBN。電晶體719A和719B的源極通過權重為19的電流源705P接收正的虛基帶信號QBP。電晶體712A，713B，714A和715B的柵極接收實路徑正信號(IIFP)720P。電晶體716B，717A，718B和719A的柵極接收虛路徑負信號(QIFN)722N。電晶體716A，717B，718A和719B的柵極接收虛路徑正信號(QIFP)722P。電晶體712B，713A，714B和715A的柵極接收實路徑負信號(IIFN)720N。電晶體712A，712B，713A，713B，718A，718B和719A和719B的權重為19x。電晶體714A，714B，715A，715B，716A，716B和717A和717B權重為3x。電晶體712A，713A，714A，715A，716A，717A，718A和719A的漏極連接到正輸出路徑IOUTP 710P。電晶體712B，713B，714B，715B，716B，717B，718B和719B的漏極連接到負輸出路徑IOUTN 710N。輸出節點710N和710P提供了為其它發送路徑電路所用的差分混頻輸出信號。
0048如上所述，本發明的加權混頻電路，考慮到了採用非傳統和任意的末級分頻器來提供與傳統積分混頻處理相似的結果。可採用其它更為任意的分頻器，而不使用生成輸出信號的諸如二分頻器或四分頻器的末級分頻器電路，這些輸出信號容易地提供相位上相差90度的混頻信號。在所描述的例子中，採用了五分頻塊作為位於中頻混頻電路之前的末級。因此，這個五分頻塊生成相位上相差72度的信號。應該注意到，通過適當改變加權混頻電路602和604中使用的權重，也可使用其它的末級分頻器值。進一步應當注意到，儘管本發明的這個混頻解決方案受到了由於加權混頻而引起的信噪比損失，但是本發明有利地允許在積分產生時使用任意的分頻器值。
0049應當注意到，可修改圖7的實施例以生成圖5的實施例。為了進行這個修改，如虛線所代表的那樣，電晶體712A，712B，714A和714B的源極連接在一起；電晶體713A，713B，715A和715B的源極連接在一起；電晶體716A，716B，718A和718B的源極連接在一起；電晶體717A，717B，719A和719B的源極連接在一起。此外，電晶體712A和714A合併成一個權重為22的電晶體；電晶體712B和714B合併成一個權重為22的電晶體；電晶體713A和715A合併成一個權重為22的電晶體；電晶體713B和715B合併成一個權重為22的電晶體；電晶體716A和718A合併成一個權重為22的電晶體；電晶體716B和718B合併成一個權重為22的電晶體；電晶體717A和719A合併成一個權重為22的電晶體；電晶體717B和719B合併成一個權重為22的電晶體。這些修改將產生圖5中的電路實施例。如下文所指出的，本發明的加權混頻電路可用很多種實施方式實現。
0050此外，應當注意到圖4A，4B，5，6A，6B和圖7提供了實現本發明的加權混頻電路的示例實施例，並且如有需要，可採用其它實現方式。例如，對於圖5和圖7的差分實施例，可以採取基於圖4B和6B的單端實現的其它差分實現方式。例如，為了從單端實現中得到差分實現，可通過以下不同方式進行該過渡以提供替換的設計，例如通過(1)保持所有的節點相同，(2)將電晶體的柵極驅動信號和漏極輸出反轉，(3)將電晶體的源極驅動信號和漏極輸出反轉，和(4)將源極驅動信號和柵極驅動信號反轉。簡而言之，本發明的加權混頻電路可以很多種方式實現，包括單端和差分解決方案。
0051考慮到本描述，對於本領域的技術人員，進一步的修改和替代性的實施例是明顯的。因此，應當認識到本發明並不限於這些實例裝置。相應地，本描述僅僅是構造為說明性的，並且是為了教會本領域的技術人員實施本發明的方式。應當理解，本說明書中所示和描述的本發明的形式被視為目前的優選實施例。可對實現和體系結構可以進行不同的變化。例如，可以用等效的部件替換本說明書中舉例說明的和描述的部件，並且可以獨立於其它特徵的使用而採用本發明的某些特徵，這一切在本領域的技術人員得益於本發明的這個說明書之後，將會很明顯。
權利要求
1.用於通信系統的發送路徑電路，其包括發送電路，其被連接以接收處於中頻的信號並且輸出處於期望輸出頻率的發送信號；振蕩器電路，其被構造成輸出局部振蕩器信號；混頻信號產生電路，其被構造成接收所述局部振蕩器信號並輸出相差非90度的I和Q混頻信號；和混頻電路，其被連接以從所述混頻信號產生電路處接收所述I和Q混頻信號並且向所述發送電路輸出所述中頻信號，所述混頻電路被構造成執行I和Q基帶信號與所述I和Q混頻信號的加權混頻以產生所述中頻信號。
2.根據權利要求1所述的發送路徑電路，其中I混頻信號與所述I基帶信號的加權變體和所述Q基帶信號的加權變體相混頻，並且其中Q混頻信號與所述I基帶信號的加權變體和所述Q基帶信號的加權變體相混頻。
3.根據權利要求2所述的發送路徑電路，其中第一加權用於關於所述I混頻信號的所述Q基帶信號和關於所述Q混頻信號的所述I基帶信號，其中第二加權用於關於所述Q混頻信號的所述Q基帶信號和關於所述I混頻信號的所述I基帶信號。
4.根據權利要求3所述的發送路徑電路，其中所述I和Q混頻信號之間的相位差為72度，並且其中所述第二加權與所述第一加權的比值為19∶3。
5.根據權利要求4所述的發送路徑電路，其中所述混頻信號產生電路包括連接到至少一個分頻器電路的振蕩電路。
6.根據權利要求5所述的發送路徑電路，其中所述混頻信號產生電路包括五分頻末級分頻器電路。
7.根據權利要求1所述的發送路徑電路，其中I基帶信號與所述I混頻信號的加權變體和所述Q混頻信號的加權變體混頻，並且其中Q基帶信號與所述I混頻信號的加權變體和所述Q混頻信號的加權變體混頻。
8.根據權利要求7所述的發送路徑電路，其中用於關於所述I基帶信號的所述Q混頻信號的加權與用於關於所述Q基帶信號的所述I混頻信號的加權相匹配，並且其中用於關於所述Q基帶信號的所述Q混頻信號的加權與用於關於所述I基帶信號的所述I混頻信號的加權相匹配。
9.根據權利要求1所述的發送路徑電路，其中下列方程用於實現所述加權混頻電路(aI+bQ)cos(ωt-φ)-(bI+aQ)sin(ωt+φ)＝Icos(ωt)-Qsin(ωt)其中2φ代表90度與所述I和Q混頻信號間的相位差之間的差值，cos(ωt-φ)代表所述I混頻信號，sin(ωt+φ)代表所述Q混頻信號，I代表實基帶輸入信號，Q代表虛基帶輸入信號，並且b/a＝tanφ。
10.根據權利要求1所述的發送路徑電路，其中所述混頻電路包括第一電晶體電路，其被構造成在其柵極接收所述I混頻信號，被構造成使所述I基帶信號的加權變體連接到其源極，被構造成使所述Q基帶信號的加權變體連接到其源極，並且被構造成使其漏極連接到輸出節點；第二電晶體電路，其被構造成在其柵極接收所述Q混頻信號，被構造成使所述I基帶信號的加權變體連接到其源極，被構造成使所述Q基帶信號的加權變體連接到其源極，並且被構造成使其漏極連接到輸出節點；以及合併器電路，其被連接到所述第一和第二電晶體電路的輸出節點並且被構造成輸出合併的中頻信號。
11.根據權利要求1所述的發送路徑電路，其中所述混頻電路包括差分混頻電路，其中採用了所述I和Q混頻信號的正的和負的變體和所述I和Q基帶信號的正的和負的變體。
12.根據權利要求1所述的發送路徑電路，其中所述混頻信號產生電路包括第一分頻器電路，其被連接以接收所述局部振蕩器信號並且輸出相差非90度的所述I和Q混頻信號。
13.根據權利要求12所述的發送路徑電路，其中所述發送電路包括第二分頻器電路，其被連接以接收所述局部振蕩器信號並且為所述發送電路輸出混頻信號。
14.根據權利要求12所述的發送路徑電路，其中所述發送電路包括偏置鎖相環電路。
15.根據權利要求12所述的發送路徑電路，其中所述振蕩器電路包括含有相位檢測器的鎖相環電路。
16.用於通信系統的混頻電路，其包括第一加權混頻電路，它被連接以將I混頻信號和I和Q基帶信號的加權變體進行混頻並且生成第一混頻後信號；第二加權混頻電路，它被連接以對Q混頻信號和I和Q基帶信號的加權變體進行混頻並且生成第二混頻後信號；合併器，它被連接以接收所述第一和第二混頻後信號並且生成處於期望頻率的合併的輸出信號；其中所述I和Q混頻信號相差非90度。
17.根據權利要求16所述的混頻電路，其中第一加權用於關於所述I混頻信號的所述Q基帶信號和關於所述Q混頻信號的所述I基帶信號，並且第二加權用於關於所述Q混頻信號的所述Q基帶信號和關於所述I混頻信號的所述I基帶信號。
18.根據權利要求17所述的混頻電路，其中所述I和Q混頻信號之間的相位差是72度，並且其中所述第二加權與所述第一加權的比率是19∶3。
19.根據權利要求17所述的混頻電路，其中所述第一和第二加權混頻電路包括差分混頻電路，其中採用了所述I和Q混頻信號的正的和負的變體與所述I和Q基帶信號的正的和負的變體。
20.用於通信系統的混頻電路，其包括第一加權混頻電路，它被連接以對I和Q混頻信號與I基帶信號的加權變體進行混頻並且生成第一混頻後信號；第二加權混頻電路，它被連接以對I和Q混頻信號與Q基帶信號的加權變體進行混頻並且生成第二混頻後信號；合併器，它被連接以接收所述第一和第二混頻後信號並且生成處於期望頻率的合併的輸出信號；其中所述I和Q混頻信號相差非90度。
21.根據權利要求20所述的混頻電路，其中用於關於所述I基帶信號的所述Q混頻信號的加權與用於關於所述Q基帶信號的所述I混頻信號的加權相匹配，並且用於關於所述Q基帶信號的所述Q混頻信號的加權與用於關於所述I基帶信號的所述I混頻信號的加權相匹配。
22.一種將基帶信號混頻至期望頻率的方法，包括產生相差非90度的I和Q混頻信號；接收I和Q基帶信號；並且執行對所述I和Q混頻信號與I和Q基帶信號的混頻以生成處於期望頻率的輸出信號。
23.根據權利要求22所述的方法，其中所述執行步驟包括對所述I混頻信號與所述I和Q基帶信號的加權變體進行混頻以生成第一混頻後信號，對所述Q混頻信號與所述I和Q基帶信號的加權變體進行混頻以生成第二混頻後信號，並且合併所述第一和第二混頻信號以生成所述輸出信號。
24.根據權利要求23所述的方法，其中第一加權用於關於所述I混頻信號的所述Q基帶信號和關於所述Q混頻信號的所述I基帶信號，並且第二加權用於關於所述Q混頻信號的所述Q基帶信號和關於所述I混頻信號的所述I基帶信號。
25.根據權利要求24所述的方法，其中所述I和Q混頻信號之間的相位差是72度，並且其中所述第二加權與所述第一加權的比率是19∶3。
26.根據權利要求22所述的方法，其中所述I和Q混頻信號與所述I和Q基帶信號為差分信號。
27.根據權利要求22所述的方法，其中所述執行步驟包括對所述I基帶信號與所述I和Q混頻信號的加權變體進行混頻以生成第一混頻後信號，對所述Q基帶信號與所述I和Q混頻信號的加權變體進行混頻以生成第二混頻後信號，並且合併所述第一和第二混頻信號以生成所述輸出信號。
28.根據權利要求22所述的方法，其中下列方程用於實現所述加權混頻電路(aI+bQ)cos(ωt-φ)-(bI+aQ)sin(ωt+φ)＝Icos(ωt)-Qsin(ωt)其中2φ代表90度與所述I和Q混頻信號間的相位差之間的差值，cos(ωt-φ)代表所述I混頻信號，sin(ωt+φ)代表所述Q混頻信號，I代表實基帶輸入信號，Q代表虛基帶輸入信號，並且b/a＝tanφ。
29.根據權利要求22所述的方法，進一步包括產生局部振蕩器信號，並且採用所述局部振蕩器信號的分頻變體來提供相差非90度的所述I和Q混頻信號。
30.根據權利要求29所述的方法，其中所述產生步驟包括採用鎖相環電路來產生所述局部振蕩器信號。
31.根據權利要求30所述的方法，進一步包括通過調整所述鎖相環電路的輸出來選擇信道。
32.根據權利要求20所述的方法，進一步包括採用至少一個倍頻器(×M)電路和至少一個分頻器電路(÷N)來執行M/N操作以產生所述局部振蕩器信號的分頻變體。
全文摘要
本說明書公開了用於通信系統中的積分處理的混頻電路和相關方法。加權混頻電路允許採用任意的分頻器為積分處理產生混頻信號，並因此提供優於現有體系結構的顯著優點，在現有的體系結構中，積分混頻需要90度偏移的I和Q混頻信號。
文檔編號H03C3/40GK1989701SQ200580025000
公開日2007年6月27日 申請日期2005年6月23日 優先權日2004年6月30日
發明者D·R·韋蘭, 王才藝 申請人:矽實驗室公司