掃描測試方法

2023-07-29 10:34:16 2

專利名稱：掃描測試方法
技術領域：
本發明總體上涉及製造期間的半導體集成電路的測試，更確切 地說，本發明涉及利用掃描測試技術對組合邏輯陣列進行的測試。
背景技術：
掃描測試技術基本上包括將測試圖形(稱為"矢量")載入器 件的封裝引腳，以及根據器件的時鐘速度來監測特定時間的輸出響 應。使用一組測試矢量來確定測試中的器件的性能。這些矢量被設計 成使得器件的製造缺陷能被檢測到。由於可以同時在晶片上形成的放置得更近的有源元件數量的增 力口，增大的集成密度已經大大地提高了集成電路器件製造的功能、性 能以及經濟性。然而，必須通過在器件中傳遞足夠數量的不同矢量來 確定沒有製造缺陷，來確保器件可以在所有工作條件下正確運行。對於包括相對少的輸入端並且相對少地依賴先前執行周期的相 對簡單的電路來說，可以構建相對小而簡單的測試程序來確保沒有制 造缺陷。然而，隨著集成電路器件功能的增強以及相應的輸入端數量 的增加和對大量先前執行周期的依賴增強，要求的測試矢量的數量大 量地增加，需要的測試時間也隨之相應地增加了。需要的測試時間可 能會變成阻礙。圖1以簡化的形式示出了掃描測試硬體的一個示例。受測試的器件包括組合邏輯io，其確定對輸入參數的電路響應。邏輯單元10具有主要輸入端12和主要輸出端14，其餘的則是不需 要經過掃描測試程序的電源線和時鐘線。測試硬體包括移位寄存器20，移位寄存器20包括一連串掃描觸 發器22，出於簡化的目的圖中僅僅示出4個觸發器。這些觸發器由 掃描時鐘24進行時鐘觸發，掃描時鐘24對從掃描輸入端26至寄存器的測試矢量傳遞進行計時。移位寄存器主要地用作串並轉換器，它 在掃描輸入端26接收作為矢量的串行數據。每個觸發器具有兩個輸入端，而傳遞至輸出端的輸入信號取決於掃描啟動信號28。掃描啟動信號使得邏輯單元10的一組輸出信號能夠傳遞通過這些觸發器。因此，該電路將掃描矢量移位，隨後掃描矢量被並行地施加至邏輯單元10。來自邏輯單元10的輸出信號作為 並行矢量隨後在掃描啟動信號的控制下被提供至移位寄存器。一旦進 入移位寄存器，輸出矢量就以串行的方式傳遞出移位寄存器至輸出端 29。同時，可提供新的掃描矢量至移位寄存器。每個觸發器均可實現成在輸入端D具有多路復用器的D觸發器。 多路復用器根據掃描啟動信號控制兩個輸入端中的一個向觸發器的 輸入端D提供信號。圖2示出了觸發器設計，其包括觸發器30和多 路復用器32。將串行輸出與期望的輸出相比較從而確定組合邏輯是否實現了 正確的電路功能。圖3示出了圖1所示的移位寄存器電路的工作時序。曲線40中的掃描代表了串行掃描矢量，掃描矢量的位用掃描時 鍾42計時。在時間段44期間，掃描矢量被傳遞至移位寄存器。在時 間段46期間，掃描啟動線被觸發(曲線43)從而時間段46內的掃 描時鐘脈衝使得來自邏輯單元的輸出矢量接入移位寄存器。時間段 46可被認為是"俘獲周期"，而組合邏輯單元在這個時鐘周期內工 作在正常模式下從而可以測試邏輯單元對輸入的響應。在時間段48 期間，來自邏輯單元的輸出從寄存器中移位出去並且同時提供了一個 新的矢量。曲線50是掃描輸出信號。在俘獲周期46期間，如陰影部分52所示，並未採用對信號的 掃描(最後的移位值被保持，但是這並不重要)。存在對掃描測試周期運行速度的限制，並且這種限制就是掃描 時鐘信號42的最大頻率。例如，最大時鐘信號頻率可能大約等於 lOMHz。特別地，這種限制被這樣的需要所確定，即確保邏輯己經響 應於矢量輸入並且響應輸出矢量被正確地傳遞入移位寄存器。US 6 591 388公開了這樣的掃描測試系統，其中，通過並行地 提供多個移位寄存器鏈提高了把測試矢量傳遞入和傳遞出移位寄存 器裝置的速度，並且利用作為多路復用器和信號分離器的更高速的附 加移位寄存器來控制移位寄存器鏈的輸入和輸出。發明內容根據本發明，提供了一種測試集成電路的方法，其包括 通過串行地將測試矢量位提供給以第一掃描時鐘信號計時的移 位寄存器裝置來向該移位寄存器裝置提供測試矢量並且在以所述第 一時鐘信號計時的所述移位寄存器裝置的相鄰部分之間傳遞所述測 試矢量位；將所述測試矢量從所述移位寄存器裝置提供至集成電路的終端；在啟動信號的控制下，將所述集成電路對所述測試矢量的輸出 響應作為並行輸出響應位提供至所述移位寄存器裝置；在以第一時鐘信號計時的移位寄存器裝置的相鄰部分之間傳遞 所述輸出響應位，並且串行地輸出來自以第一時鐘信號計時的移位寄 存器裝置的輸出響應；以及分析輸出響應以測試所述集成電路的功能，其中所述集成電路對所述測試矢量的所述輸出響應是在慢於所 述第一時鐘信號的第二時鐘信號的進一步控制下提供的。該測試方法通過提高把測試矢量和結果移入和移出移位寄存器 的速度加速了處理，但是並不包括測試處理的穩定性。此外，該方法 不需要增加集成在電路基板上測試電路的複雜性。移位寄存器的部分優選地包括觸發器。第一時鐘信號和第二時鐘信號可以包括具有時鐘速率不同的至 少第一部分和第二部分的單個信號，第一部分和第二部分定義了所述 第一時鐘信號和所述第二時鐘信號。因此，實現測試處理所要求的控 制信號數沒有增加，並且測試設備硬體不需要修改以在不同線路的多 個時鐘信號之間進行選擇。所述方法可進一步包括在第一時鐘信號部分的末端和第二時鐘 信號部分的起始之間提供設置周期，啟動信號在設置周期期間具有過 渡。該措施允許到達移位寄存器鎖存器的啟動信號的起始發生延 遲。在設置周期期間，測試矢量被從移位寄存器裝置提供至集成電路 的終端。這就意味著邏輯可以執行在此期間正被測試的功能。設置周 期的持續時間可以例如基本上對應於第二時鐘信號部分的一個時鐘 周期。所述方法進一步包括在第二時鐘信號部分的末端和下一個第一 時鐘信號部分的起始之間提供末端周期，啟動信號在末端周期期間具 有過渡。該措施使得到達移位寄存器鎖存器的啟動信號的末端的延遲是 允許的。同樣，在末端周期期間，測試矢量被從移位寄存器裝置提供 至集成電路的終端，並且末端周期的持續時間能再次基本上對應於第 二時鐘信號部分的一個時鐘周期。本發明還提供了一種包括集成電路和測試設備的系統，所述集 成電路包括組合邏輯；和集成測試電路，其用於啟動對所述組合邏輯的測試；所述集成 測試電路包括用於串行地接受作為測試矢量位的測試矢量的移位寄 存器裝置，和處於所述移位寄存器裝置的輸入端和輸出端與所述組合 邏輯的終端之間的連接；其中所述系統進一步包括用於生成第一掃描時鐘信號的裝置，所述第一掃描時鐘信號用 於為所述測試矢量位在所述移位寄存器裝置的相鄰部分之間的傳遞 進行計時；用於生成啟動信號的裝置，所述啟動信號用於控制由所述組合 邏輯對移位寄存器裝置提供輸出響應作為並行輸出響應位；其中所述第一時鐘信號還用於為輸出響應位在所述移位寄存器 裝置的相鄰部分之間的傳遞以及輸出響應從所述移位寄存器裝置的輸出進行計時；並且其中所述系統進一步包括用於生成慢於所述第一時鐘信號 的第二時鐘信號的裝置，所述第二時鐘信號用於控制集成電路對移位 寄存器裝置提供輸出響應。信號生成裝置可以是測試設備的一部分。本發明還提供一種用於執行本發明方法的步驟的電腦程式。


現在將參考附圖對本發明的示例予以詳細描述，其中 圖1示出了與集成電路集成在一起的己知的測試電路； 圖2更加詳細地示出了圖l所示的電路的一個鎖存器元件； 圖3是用於說明圖1所示的電路的已知操作的時序圖； 圖4是用於說明利用本發明方法來操作圖1所示的電路的時序 圖；和圖5示出了包括集成電路和測試設備的本發明的系統。
具體實施方式
本發明涉及測試集成電路的方法，集成電路中使用了不同速度 的時鐘信號來將測試矢量和結果移位至和移位出移位寄存器從而從 被測試的電路獲取測試結果。這使得在考慮測試中的電路的傳遞延遲 的同時設計速度限制得到提高。本發明基於對影響諸如圖1所示的電路之類的基於矢量的測試 電路工作的最大速度的多個因素的識別。在描述本發明之前先討論這 些因素。主要存在四種對電路工作速度的限制。 (i )從測試矢量可以進入邏輯電路到結果數據可以通過移位 寄存器進行傳遞之間(圖1中從Q通過邏輯單元10到DB的通路)所 需的時間延遲。不充分的延遲會造成在俘獲周期46期間俘獲錯誤數 據。將矢量數據移位至移位寄存器的最後周期期間的掃描時鐘信號的上升沿定義了可以提供測試矢量至IC和測試中的IC處理測試矢量的開始時刻。這個時間在圖3中以55示出。在俘獲周期46期間的掃 描時鐘的下一個上升沿確定了可用於被處理的測試矢量數據的時間 末端。該時序被示為56。這個時間周期(55至56)可短於觸發器的 反饋通路(Q至DB)。這會發生在IC中存在高邏輯深度時或者為獲 得高速測試而大幅縮短掃描時鐘周期時。可使用建模工具提前確定所 需時間。(ii) 掃描啟動信號的可能的延遲。 掃描啟動信號通常是門控的並且在其到達觸發器之前會經過大量緩衝器或者倒相器門(高扇出綜合)。如果在設計中沒有事先考慮 這種延遲的話，這種延遲可以大約是幾個納秒並會影響高速測試的頻 率。(iii) 掃描輸出和外部測試電路輸入之間可能的延遲。掃描鏈 中最後的觸發器的輸出在其被提供至電路信號的輸出之前通常會與 其它信號多路複合。實際上，在其到達輸出引腳之前它會經過大量多 路復用器。這是必需的，因為輸出引腳會共享多個測試模式並經過邊 界掃描單元等等。該延遲也限制了移位輸出操作的速度，並且限制了測試速度。(iv) 時鐘信號的可能延遲。矢量測試要求所有的測試輸入信 號在相同的時鐘周期內在整個晶片上出現在正確的鎖存器或觸發器 上。為了滿足這個要求，所謂的"時鐘樹"被用於同時地在整個晶片 上傳遞時鐘信號。當然，從樹上的不同分支接收時鐘信號的晶片的不 同的分開的區域之間還存在一些相對於精確同步的差異。對於大的時 鍾樹，時鐘延遲有可能是幾個納秒的數量級。當測試周期變得非常短 的時候，這個延遲會造成數據傳遞經過移位寄存器時發生錯誤的數據 俘獲。特別地，第一個觸發器會俘獲應該在前一個時鐘周期俘獲的數 據。這些限制中的每種限制都會為測試電路提出一個可能的最大時 鐘速度。這些限制中的哪一個佔主導地位則取決於具體應用。本發明提高了沿著移位寄存器移位數據的速度。正確地實現的移位寄存器能在大大高於IC電路時鐘速度的速度下工作。此外，該 移相總的來說是掃描測試的最大部分。典型地，最長的掃描鏈可具有1000個觸發器，而這就意味著，對於測試數據俘獲的每個周期，掃 描測試將移位1000個周期。本發明提供了不同的俘獲周期頻率和移位頻率，從而測試數據俘獲的速度相對較低而移位寄存器傳遞的速度 相對較高。圖4示出了利用本發明方法來操作圖1所示的電路的時序圖。 其中使用了與圖3相同的標號，並且繪製了同樣的變量。俘獲周期46還具有用於觸發數據從邏輯單元10到移位寄存器 的傳輸的時鐘脈衝。然而，該時鐘脈衝寬於掃描時鐘的其它脈衝，所 以掃描時鐘實際上具有時鐘速率不同的兩個區域。一個區域可被認為 是鎖存時鐘信號部分而另一個區域可被認為是俘獲周期時鐘信號部 分。用於俘獲周期操作的時鐘信號的頻率可利用靜態時序分析 (STA)能力來確定，並且該時鐘頻率將達到對測試中的裝置而言最大可能俘獲頻率。俘獲周期46被分成三個部分60、 62、 64，並且中間部分62包括時鐘脈衝。部分60在時鐘脈衝部分62之前，其被用作較快的鎖存掃描時 鍾信號部分的末端和較慢的俘獲周期時鐘信號部分的起始之間的設 置周期。掃描啟動信號在設置周期期間具有過渡，並且設置周期確保 了掃描啟動線路上的任何延遲都不會影響測試工作。實際上，在最後 的鎖存時鐘脈衝和俘獲周期時鐘脈衝之間增加了一個額外的周期。在 該周期60期間，所有的時鐘信號都被保持，並且僅僅掃描啟動線路 (和初始輸入)可以切換。鎖存器輸入被屏蔽，從而信號不是在當前 周期被測試儀測量到的，而是在下一個周期中被測量；並且鎖存器輸 入端上提供了邏輯對測試矢量的輸出響應。設置周期的持續時間優選 地等於較慢的俘獲周期時鐘部分的一個時鐘周期，如圖4所示。部分64同樣跟隨部分62，並且其被用作較慢的俘獲周期時鐘信 號部分的末端和較快的鎖存掃描時鐘信號部分的起始之間的末端周期。掃描啟動信號在末端周期64中具有另一個過渡。同樣，在該周 期期間，所有的時鐘信號都被保持，並且僅僅掃描啟動線路(和初始 輸入)可以切換。鎖存器輸入再次被屏蔽，並且鎖存器輸入端上提供 了邏輯對測試矢量的輸出響應。設置周期的持續時間優選地等於較慢 的俘獲周期時鐘部分的一個時鐘周期。設置周期和末端周期可以具有不同的持續時間，例如，基於較 快的鎖存時鐘信號部分的整數個時鐘周期。用於較高速的鎖存部分的時鐘頻率還可以通過靜態時序分析(STA)確定，並且該頻率將是移位寄存器的鎖存器或觸發器的最大 固有移位頻率。該頻率可達到幾十MHz。為了補償移位寄存器最後的鎖存器或觸發器與輸出引腳之間的 延遲，可以採取的另一個措施就是將輸出數據延遲到下一個移位周 期。這要求(軟體算法)將希望的數值在掃描輸出線路上移位至下一 個移位周期。這尤其適合於移位寄存器是以防時鐘偏斜元件(anti-skew element)端接的情況。這是一種在掃描時鐘下降沿被 時鐘觸發的觸發器(或鎖存器)。這也稱為"鎖定鎖存器"，其在掃 描測試領域是一種用於確保在不同時鐘樹分支上的掃描移位寄存器 之間的時鐘偏斜的已知技術。一些設計在其掃描寄存器末端使用這樣 的元件以提供掃描輸出信號的半個時鐘周期延遲。如果掃描鏈以這樣 的防時鐘偏斜元件端接，那麼掃描輸出信號將在時鐘的下降沿而不是 上升沿觸發，這就導致了半個時鐘周期的延遲。如果存在多個掃描鏈，那麼不同的掃描鏈可以獨立地操作。一 些掃描鏈可能需要使得其輸出被移位一個時鐘周期，而其它的掃描鏈 則不需要。本發明使得移位速度以二、三或者更大係數提高。實際結果顯 示了，在100 MHz (10 ns的周期)以上，在移位寄存器中具有穩定 的結果是很難的。這就表示了測試時間以係數IO減少，而不改變組 合邏輯電路。本發明可簡單地通過改變用於現有硬體的測試信號圖形 來實現。還可以考慮與時鐘樹相關的延遲。同樣，STA可用於確定時鐘樹的最大延遲。如果時鐘延遲是這樣的時鐘脈衝在數據位中的相應掃 描結束以後到來(基於數據從掃描輸入到達移位寄存器的最小延遲， 和最大時鐘延遲)，那麼數據中的掃描可被移位一個時鐘周期。這可 以通過重排測試矢量數據來實現。本發明的方法可以在掃描圖形格式化步驟中在軟體測試工具中 實現。這些己經具有提供複雜波形的能力，諸如形如圖4所示的掃描 時鐘和波形掃描所需的那些波形。與現有的掃描技術相比，通過以100 MHz數量級(例如50 MHz至150MHz，或者60 MHz至120MHz) 的頻率(傳統上為10 MHz掃描移位)將鎖存器數據移位，本發明可 以使得掃描測試時間以約為IO的係數被壓縮。圖5示出了本發明的系統，其包括集成電路70和測試設備72。 集成電路70具有要被檢測的組合邏輯10以及移位寄存器形式的集成 測試電路20。外部測試硬體和軟體72生成混合(兩種速度的)掃描 時鐘信號和啟動信號。本發明還涉及被測試裝置72用來實現上述方法的軟體。 上述示例具有與掃描矢量輸入和輸出的矢量輸出相連的相同的 移位寄存器。這就減少了測試能力所要求的額外的硬體，但是也可以 使用不同的移位寄存器。因此，移位寄存器裝置可包括多個移位寄存 器。雖然僅僅示出了一種移位寄存器結構，但是其它特定結構也是 可以的。對本領域技術人員而言很明顯可以進行多種其它修改。
權利要求
1.一種測試集成電路的方法，其包括通過串行地將測試矢量位提供給以第一掃描時鐘信號(42)計時的所述移位寄存器裝置(20)來向移位寄存器裝置提供測試矢量，並且在以第一時鐘信號(42)計時的所述移位寄存器裝置的相鄰部分之間傳遞所述測試矢量位；將所述測試矢量從所述移位寄存器裝置提供至集成電路(10)的終端；在啟動信號(43)的控制下，將所述集成電路對所述測試矢量的輸出響應作為並行輸出響應位提供至所述移位寄存器裝置(20)；在以所述第一時鐘信號(42)計時的所述移位寄存器裝置的相鄰部分之間傳遞所述輸出響應位，並且串行地輸出來自以所述第一時鐘信號(42)計時的所述移位寄存器裝置的輸出響應；以及分析所述輸出響應來測試所述集成電路的功能，其中所述集成電路對測試矢量的輸出響應是在慢於所述第一時鐘信號的第二時鐘信號(56)的進一步控制下提供的。
2. 如權利要求l所述的方法，其中所述第一時鐘信號(42)和 所述第二時鐘信號(56)包括具有時鐘速率不同的至少第一部分(44) 和第二部分(46)的單個信號，所述第一部分和所述第二部分定義了 所述第一時鐘信號和所述第二時鐘信號。
3. 如權利要求2所述的方法，其中所述方法進一步包括在所述 第一時鐘信號部分(44)的末端和所述第二時鐘信號部分(46)的起 始之間提供設置周期(60)，所述啟動信號在所述設置周期期間具有 過渡。
4. 如權利要求3所述的方法，其中在所述設置周期(60)期間， 從所述移位寄存器裝置將測試矢量提供至所述集成電路的終端。
5. 如權利要求3或4所述的方法，其中所述設置周期(60)的 持續時間基本上對應於所述第二時鐘信號部分(46)的一個時鐘周期。
6. 如權利要求2至5之一所述的方法，其中所述方法進一步包 括在所述第二時鐘信號部分(46)的末端和下一個第一時鐘信號部分(48)的起始之間提供末端周期(64)，所述啟動信號在所述末端周 期期間具有過渡。
7. 如權利要求6所述的方法，其中在所述末端周期(64)期間， 所述測試矢量被從所述移位寄存器裝置提供至所述集成電路的終端。
8. 如權利要求6或7所述的方法，其中所述末端周期(64)的 持續時間基本上對應於所述第二時鐘信號部分(46)的一個時鐘周期。
9. 一種電腦程式，其包括電腦程式代碼方法，當所述程序 在計算機中運行時所述電腦程式代碼方法執行權利要求1至8之一 的步驟。
10. 如權利要求9所述的電腦程式，其被包含在計算機可讀 介質中。
11. 一種包括集成電路(10)和測試設備(72)的系統，所述 集成電路包括.-組合邏輯(10);和集成測試電路，其用於啟動對所述組合邏輯的測試；所述集成 測試電路包括用於串行地接收作為測試矢量位的測試矢量的移位寄 存器裝置(20)，和處於所述移位寄存器裝置的輸入端和輸出端與所 述組合邏輯的終端之間的連接；其中所述系統進一步包括-用於生成第一掃描時鐘信號(42)的裝置，所述第一掃描時鐘 信號用於對所述測試矢量位在所述移位寄存器裝置的相鄰部分之間 的傳遞進行計時；用於生成啟動信號(43)的裝置，所述啟動信號用於控制由所 述組合邏輯對移位寄存器裝置提供輸出響應作為並行輸出響應位；其中所述第一時鐘信號(42)還用於對輸出響應位在所述移位 寄存器裝置的相鄰部分之間的傳遞以及輸出響應從所述移位寄存器 裝置的輸出進行計時；並且其中所述系統進一步包括用於生成慢於所述第一時鐘信號 的第二時鐘信號(56)的裝置，所述第二時鐘信號用於控制集成電路 對所述移位寄存器提供輸出響應。
12. 如權利要求ll所述的系統，進一步包括用於分析所述輸出 響應來測試集成電路功能的裝置(72)。
13. 如權利要求11或12所述的系統，其中用於生成第一時鐘 信號和第二時鐘信號的裝置包括用於生成具有不同時鐘速率的第一 部分(44)和第二部分(46)的單個信號的裝置，所述第一部分和第 二部分定義了第一時鐘信號和第二時鐘信號。
14. 如權利要求13所述的系統，其中所述用於生成單個信號的 裝置進一步包括用於在所述第一時鐘信號部分(44)的末端和所述第 二時鐘信號部分(46)的起始之間提供設置周期(60)的裝置。
15. 如權利要求14所述的系統，其中所述設置周期(60)的持 續時間基本上對應於所述第二時鐘信號部分(46)的一個時鐘周期。
16. 如權利要求13至15之一所述的系統，其中所述用於生成 單個信號的裝置包括用於在所述第二時鐘信號部分的末端和下一個 第一時鐘信號部分(48)的起始之間提供末端周期(64)的裝置，所述啟動信號在所述末端周期期間具有過渡。
17.如權利要求16所述的系統，其中所述末端周期(64)的持續時間基本上對應於所述第二時鐘信號部分(46)的一個時鐘周期。
全文摘要
一種測試集成電路的方法，其包括通過串行地將測試矢量位提供給以第一掃描時鐘信號(42)計時的移位寄存器裝置(20)來為移位寄存器裝置提供測試矢量。測試矢量位在以第一時鐘(42)計時的移位寄存器裝置的相鄰部分之間傳遞，並且集成電路對測試矢量的響應輸出被提供並分析。集成電路對測試矢量的輸出響應是在慢於第一時鐘信號的第二時鐘信號(56)的控制下提供的。該測試方法通過提高測試矢量和結果進出移位寄存器的速度加速了處理，但是並不包括測試處理的穩定性。此外，該方法可以不會增加集成在電路基板上的測試電路的複雜性。
文檔編號G01R31/3185GK101258417SQ200680032992
公開日2008年9月3日 申請日期2006年9月7日 優先權日2005年9月8日
發明者勞倫特·蘇伊夫, 迪代·蓋羅 申請人:Nxp股份有限公司