介質層的形成方法
2023-07-21 17:06:56
專利名稱：介質層的形成方法
技術領域：
本發明涉及半導體製造工藝，特別是一種介質層的形成方法。
背景技術：
目前在半導體製造的後段工藝中，為了連接各個部件構成集成電路，通常使用具有相對高導電率的金屬材料例如銅進行布線，也就是金屬布線。而用於金屬布線之間連接的通常為導電插塞。用於將半導體器件的有源區與其它集成電路連接起來的結構一般為導電插塞。現有導電插塞通過通孔工藝或雙鑲嵌工藝形成。在現有形成銅布線或導電插塞的過程中，通過刻蝕介質層形成溝槽或通孔，然後於溝槽或通孔中填充導電物質。然而，當特徵尺寸達到深亞微米以下工藝的時候，在製作銅·布線或導電插塞時，為防止RC效應，須使用超低介電常數(Ultra low k)的介電材料作為介質層(所述超低k為介電常數小於等於2. 6)。在美國專利申請US11/556306中公開了一種採用超低k介電材料作為介質層的技術方案。在半導體器件的後段製作過程中，在製作銅金屬布線過程中採用超低k介質層的工藝如圖I至圖4所示，參考圖1，提供半導體襯底10，所述半導體襯底10上形成有如電晶體、電容器、導電插塞等結構；在半導體襯底10上形成超低k介質層20 ;在超低k介質層20上形成抗反射層(BARC) 30，用於光刻工藝中防止光進行下一膜層而影響膜層的性質；在抗反射層30上塗覆光刻膠層40 ;經過曝光顯影工藝，在光刻膠層40上定義出開口的圖案。如圖2所示，以光刻膠層40為掩膜，沿開口的圖案刻蝕超低k介質層20至露出半導體襯底10，形成溝槽50。如圖3所示，去除光刻膠層和抗反射層；用濺鍍工藝在超低k介質層20上形成銅金屬層60，且所述銅金屬層60填充滿溝槽內。如圖4所示，採用化學機械研磨法(CMP)平坦化金屬層至露出超低k介質層20，形成金屬布線層60a。現有技術在超低k介質層中形成金屬布線或導電插塞時,超低k介質層的介電常數k值會發生漂移(k值變大)，從而導致超低k介質層電容值發生變化，使半導體器件的穩定性和可靠性產生嚴重問題。
發明內容
本發明解決的問題是提供一種介質層的形成方法，防止在製作金屬布線層或導電插塞時，超低k介質層的介電常數k值發生漂移，導致半導體器件的穩定性和可靠性問題。為解決上述問題，本發明實施例提供一種介質層的形成方法，包括提供半導體襯底；在所述半導體襯底上形成介質層，所述介質層至少分兩次沉積形成，每次沉積預定厚度；在每次沉積後均進行碳處理。可選的，所述碳處理為含碳等離子體處理。可選的，所述含碳等離子體處理採用包含CxHy的氣體，含量為400 SOOsccm。
可選的，所述含碳等離子體處理的氣體還包含氦氣，含量為2000 3000SCCm。可選的，所述含碳等離子體處理採用的溫度為350°C 400°C，時間為I 2分鐘，射頻功率為800 1200W。可選的，所述預定厚度為800埃 1000埃。可選的，所述介質層為超低k介質層，介電常數為小於等於2. 6。可選的，所述超低k介質層的材料為SiCOH。可選的，形成介質層的方法為化學氣相沉積法。與現有技術相比，本發明技術方案具有以下優點在所述半導體襯底上形成介質層，所述介質層至少分兩次沉積形成，每次沉積預定厚度；在每次沉積後均進行碳處理。在後續光刻膠層剝離和刻蝕介質層過程中對碳含量會有消耗，由於增加了介質層中的碳含 量，使介質層中的碳含量保持穩定，避免了碳含量的缺少對超低k介質層的介電常數的影響，有效防止了超低k介質層的k值漂移及電容的大幅變化，保證半導體器件的穩定性和可靠性。進一步，分多次沉積，每次沉積800埃 1000埃後進行碳處理，使碳離子均勻分布於介質層的多孔材料中；防止只在介質層表面進行碳處理，使介質層表面與介質層內部的碳離子分布不均勻而導致的後續光刻膠層剝離和刻蝕介質層過程中對介質層內部的碳含量消耗過多，避免了碳含量的缺少對超低k介質層的介電常數的影響，有效防止了超低k介質層的k值漂移及電容的大幅變化，保證半導體器件的穩定性和可靠性。
圖I至圖4為現有技術形成包含超低k介質層的金屬布線的示意圖；圖5為本發明形成介質層的具體實施方式
流程示意圖；圖6至圖11為本發明形成包含超低k介質層的半導體器件的第一實施例示意圖；圖12至圖19為在本發明形成包含超低k介質層的半導體器件的第二實施例示意圖；圖20為現有技術和本發明工藝形成的介質層經過刻蝕工藝後k值的變化比較圖。
具體實施例方式在深亞微米以下的工藝，在後段工藝中製作金屬布線層或導電插時，採用超低k介電材料作為介質層過程中，發明人發現由於超低k介質層是多孔材料(圖I至圖4所示)，因此在刻蝕形成通孔或溝槽，以及去除光刻膠層過程中，介質層內的碳離子會被刻蝕氣體或灰化氣體帶走，導致超低k介質層的介電常數k值發生偏移進而會導致超低k介質層電容發生變化，從而導致超低k介質層的絕緣效果變差，後續形成的半導體器件的穩定性和可靠性問題。發明人針對上述技術問題，經過對原因的分析，不斷研究發現在碳離子缺失會造成介質層介電常數k值發生偏移，那麼在介質層中均勻地增加碳離子的含量可以避免了後續刻蝕工藝及光刻膠剝除工藝對超低k介質層的介電常數的影響，有效防止了超低k介質層的k值漂移及電容的大幅變化，保證半導體器件的穩定性和可靠性。圖5為本發明形成介質層的具體實施方式
流程示意圖，如圖5所示，執行步驟S11，提供半導體襯底；執行步驟S12，在所述半導體襯底上形成介質層，所述介質層至少分兩次沉積形成，每次沉積預定厚度；執行步驟S13，在每次沉積後均進行碳處理。下面結合附圖對本發明的具體實施方式
做詳細的說明。第一實施例圖6至圖11為本發明形成包含超低k介電層的半導體器件的第一實施例示意圖(以形成金屬布線層為例)。如圖6所示，提供半導體襯底100，所述半導體襯底100上通常經過前段工藝已形成有如電晶體、電容器、金屬布線層等結構。由於在本實施例的製作金屬布線工藝中，需要形成的介質層厚度為2400埃 3000埃。因此，採用本實施例的方法，先在半導體襯底100上用化學氣相沉積法形成第一層介質材料200a,所述第一層介質材料200a的厚度為800埃 1000埃。然後,對第一層介質材料200a進行第一次碳處理300a，使碳離子滲透入第一層介質材料200a中。 當沉積800埃 1000埃的介質材料後進行碳處理，在此厚度下碳離子可以完全滲入整層第一層介質材料200a中。本實施例中，所述第一次碳處理300a為含碳等離子體處理。所述含碳等離子體處理包含所體CxHy和氦氣，其中CxHy含量為400 800sccm，氦氣含量為2000 3000sccm。所述含碳等離子體處理採用的溫度為350°C 400°C，時間為I 2分鐘，射頻功率為800 1200W。如圖7所示，於經過碳處理的第一層介質材料200a上形成厚度為800埃 1000埃的第二層介質材料層200b，形成所述第二層介質材料層200b的方法為化學氣相沉積法；然後，對第二層介質材料200b進行第二次碳處理300b，使碳離子滲透入第二層介質材料200b中。本實施例中，所述第二次碳處理300b為含碳等離子體處理。所述含碳等離子體處理包含所體CxHy和氦氣，其中CxHy含量為400 800sccm，氦氣含量為2000 3000sccm。所述含碳等離子體處理採用的溫度為350°C 400°C，時間為I 2分鐘，射頻功率為800 1200W。如圖8所示，於經過碳處理的第二層介質材料200b上形成厚度為800埃 1000埃的第三層介質材料層200c，形成所述第三層介質材料層200c的方法為化學氣相沉積法；然後，對第三層介質材料200c進行第三次碳處理300c，使碳離子滲透入第三層介質材料200c中。本實施例中，所述第三次碳處理300c為含碳等離子體處理。所述含碳等離子體處理包含所體CxHy和氦氣，其中CxHy含量為400 800sccm，氦氣含量為2000 3000sccm。所述含碳等離子體處理採用的溫度為350°C 400°C，時間為I 2分鐘，射頻功率為800 1200W。本實施例中，經過沉積，第一層介質材料200a、第二層介質材料200b和第三層介質材料層200c構成介質層200 ;經過碳處理，整個介質層200的碳離子含量均勻增加。所述介質層200為超低k介質層，介電常數為小於等於2. 6，超低k介質層為多孔材料；所述超低k介質層的材料為SiCOH，所述SiCOH的原子間間隔較為稀疏。如圖9所示，在所述介質層200表面旋塗光刻膠層400 ;接著，對光刻膠層400進行曝光及顯影處理，形成開口圖形。
如圖10所示，以光刻膠層400為掩膜，沿開口圖形用幹法刻蝕法刻蝕介質層200至露出半導體襯底100，形成溝槽500，所述溝槽500用以後續填充形成金屬布線層。如圖11所示，用灰化法去除光刻膠層；在所述介質層200上用濺射法形成金屬層，且將所述金屬層填充滿溝槽；然後用化學機械拋光法(CMP)平坦化金屬層至露出介質層200，形成金屬布線層600。本實施例中，所述金屬布線層600的材料如為銅時，在形成金屬布線層600之前，在溝槽底部還應用物理氣相沉積法形成一層銅籽晶層，使金屬布線層600圍繞其生長。本實施例中，分三次沉積形成介質層200，每次沉積800埃 1000埃介質材料後進行碳處理，使碳離子均勻分布於介質層200的多孔材料中；防止只在介質層200表面進行碳處理，使介質層200表面與介質層200內部的碳離子分布不均勻而導致的後續光刻膠層剝離和刻蝕介質層過程中對介質層內部的碳含量消耗過多，避免了碳含量的缺少對超低k介質層的介電常數的影響，有效防止了超低k介質層的k值漂移及電容的大幅變化，保證半導體器件的穩定性和可靠性。
·
第二實施例圖12至圖19為在本發明形成包含超低k介電層的半導體器件第二實施例示意圖(以形成雙鑲嵌結構的導電插塞為例)。如圖12所示，提供半導體襯底1000，所述半導體襯底1000上通常經過前段工藝已形成有如電晶體、電容器、金屬布線層等結構；由於在本實施例的製作雙鑲嵌結構的導電插塞工藝中，需要形成的介質層厚度為3200埃 4000埃。因此，採用本實施例的方法，先在半導體襯底1000上用化學氣相沉積法形成第一層介質材料2000a,所述第一層介質材料2000a的厚度為800埃 1000埃。然後，對第一層介質材料2000a進行第一次碳處理3000a，使碳離子滲透入第一層介質材料2000a中。當沉積800埃 1000埃的介質材料後進行碳處理，在此厚度下碳離子可以完全滲入整層第一層介質材料2000a中。本實施例中，所述第一次碳處理3000a為含碳等離子體處理。所述含碳等離子體處理包含所體CxHy和氦氣，其中CxHy含量為400 800sccm，氦氣含量為2000 3000sccm。所述含碳等離子體處理採用的溫度為350°C 400°C，時間為I 2分鐘，射頻功率為800 1200W。如圖13所示，於經過碳處理的第一層介質材料2000a上形成厚度為800埃 1000埃的第二層介質材料層2000b，形成所述第二層介質材料層2000b的方法為化學氣相沉積法；然後，對第二層介質材料2000b進行第二次碳處理3000b，使碳離子滲透入第二層介質材料2000b中。本實施例中，所述第二次碳處理3000b為含碳等離子體處理。所述含碳等離子體處理包含所體CxHy和氦氣，其中CxHy含量為400 800sccm，氦氣含量為2000 3000sccm。所述含碳等離子體處理採用的溫度為350°C 400°C，時間為I 2分鐘，射頻功率為800 1200W。如圖14所示，於經過碳處理的第二層介質材料2000b上形成厚度為800埃 1000埃的第三層介質材料層2000c，形成所述第三層介質材料層2000c的方法為化學氣相沉積法；然後，對第三層介質材料2000c進行第三次碳處理3000c，使碳離子滲透入第三層介質材料2000c中。本實施例中，所述第三次碳處理3000c為含碳等離子體處理。所述含碳等離子體處理包含所體CxHy和氦氣，其中CxHy含量為400 800sccm，氦氣含量為2000 3000sccm。所述含碳等離子體處理採用的溫度為350°C 400°C，時間為I 2分鐘，射頻功率為800 1200W。如圖15所示，於經過碳處理的第三層介質材料2000c上形成厚度為800埃 1000埃的第四層介質材料層2000d，形成所述第四層介質材料層2000d的方法為化學氣相沉積法；然後，對第四層介質材料2000d進行第四次碳處理3000d，使碳離子滲透入第四層介質材料2000d中。本實施例中，所述第四次碳處理3000d為含碳等離子體處理。所述含碳等離子體處理包含所體CxHy和氦氣，其中CxHy含量為400 800sccm，氦氣含量為2000 3000sccm。所述含碳等離子體處理採用的溫度為350°C 400°C，時間為I 2分鐘，射頻功率為800 1200W。本實施例中，經過沉積,第一層介質材料2000a、第二層介質材料2000b、第三層介質材料層2000c和第四層介質材料2000d構成介質層2000 ;經過碳處理，整個介質層2000的碳離子含量均勻增加。所述介質層2000為超低k介質層，介電常數為小於等於2. 6，超低k介質層為多孔材料；所述超低k介質層的材料為SiCOH，所述SiCOH的原子間間隔較為稀疏。如圖16所示，在所述介質層2000表面旋塗第一光刻膠層4000 ;接著，對第一光刻膠層4000進行曝光及顯影處理，形成通孔圖形。如圖17所示，以第一光刻膠層4000為掩膜，沿通孔圖形用幹法刻蝕法刻蝕介質層2000至露出半導體襯底1000，形成通孔5000。如圖18所示，去除第一光刻膠層4000 ;在所述介質層2000和半導體襯底1000上形成第二光刻膠層6000，對第二光刻膠層6000進行圖形化，定義出溝槽圖形；然後，以第二光刻膠層6000為掩膜，沿溝槽圖形用幹法刻蝕法刻蝕介質層2000，形成溝槽7000，所述溝槽7000與通孔5000連通，構成雙鑲嵌結構。如圖19所示，去除第二光刻膠層；用化學氣相沉積法在所述介質層2000上形成金屬層，且所述金屬層填充滿雙鑲嵌結構；然後用化學機械拋光金屬層至露出介質層2000，形成導電插塞8000。本實施例中，所述金屬層的材料為鋁或銅或鎢。在填充金屬層之前，在通孔與溝槽的側壁及底部形成擴散阻擋層，防止雙鑲嵌結構中的金屬擴散至介質層2000中。本實施例中，分四次沉積形成介質層2000，每次沉積800埃 1000埃介質材料後進行碳處理，使碳離子均勻分布於介質層2000的多孔材料中；防止只在介質層2000表面進行碳處理，使介質層2000表面與介質層2000內部的碳離子分布不均勻而導致的後續光刻膠層剝離和刻蝕介質層過程中對介質層內部的碳含量消耗過多，避免了碳含量的缺少對超低k介質層的介電常數的影響，有效防止了超低k介質層的k值漂移及電容的大幅變化，保證半導體器件的穩定性和可靠性。除上述兩個實施例外，根據工藝及器件要求，沉積不同厚度的介質層時，根據每次沉積800埃 1000埃為基準，選擇不同的沉積次數形成介質層。
圖20為現有技術和本發明工藝形成的介質層經過刻蝕工藝後k值的變化比較圖。如圖20所示，現有工藝在刻蝕超低k介質層形成通孔或溝槽、以及去除光刻膠層過程中，超低k介質層內的碳離子會被刻蝕氣體或灰化氣體帶走，導致超低k介質層的介電常數k值會偏移10% 15%。而本發明分至少兩次沉積形成介質層，每次沉積後均進行碳處理，使碳離子均勻分布於介質層的多孔材料中；在後續光刻膠層剝離和刻蝕介質層過程中對介質層內的碳含量雖然有消耗，但不能造成碳含量的過少而對超低k介質層的介電常數產生影響，從圖20中可看出採用本發明的方法形成的介質層，經過刻蝕及光刻膠剝離後，介電常數k值會由偏移小於5%，有效防止了超低k介質層的k值漂移及電容的大幅變化，保證半導體器件的穩定性和可靠性。
本發明雖然以較佳實施例公開如上，但其並不是用來限定本發明，任何本領域技術人員在不脫離本發明的精神和範圍內，都可以做出可能的變動和修改，因此本發明的保護範圍應當以本發明權利要求所界定的範圍為準。
權利要求
1.一種介質層的形成方法，其特徵在於，包括步驟 提供半導體襯底； 在所述半導體襯底上形成介質層，所述介質層至少分兩次沉積形成，每次沉積預定厚度； 在每次沉積後均進行碳處理。
2.根據權利要求I所述的形成方法，其特徵在於所述碳處理為含碳等離子體處理。
3.根據權利要求2所述的形成方法，其特徵在於所述含碳等離子體處理採用包含CxHy的氣體，含量為400 800sccm。
4.根據權利要求3所述的形成方法，其特徵在於所述含碳等離子體處理的氣體還包含氦氣，含量為2000 3000sccm。
5.根據權利要求4所述的形成方法，其特徵在於所述含碳等離子體處理採用的溫度為350°C 400°C，時間為I 2分鐘，射頻功率為800 1200W。
6.根據權利要求I所述的形成方法，其特徵在於所述預定厚度為800埃 1000埃。
7.根據權利要求I所述的形成方法，其特徵在於所述介質層為超低k介質層，介電常數為2. 2 2. 6。
8.根據權利要求7所述的形成方法，其特徵在於所述超低k介質層的材料為SiCOH。
9.根據權利要求I所述的形成方法，其特徵在於形成介質層的方法為化學氣相沉積法。
全文摘要
一種介質層的形成方法，包括提供半導體襯底；在所述半導體襯底上形成介質層，所述介質層至少分兩次沉積形成，每次沉積預定厚度；在每次沉積後均進行碳處理。本發明有效防止了超低k介質層的k值漂移及電容的大幅變化，保證半導體器件的穩定性和可靠性。
文檔編號H01L21/3105GK102891080SQ20111020131
公開日2013年1月23日 申請日期2011年7月18日 優先權日2011年7月18日
發明者鄧浩, 張彬 申請人:中芯國際集成電路製造(上海)有限公司