一種多媒體處理平臺晶片的製作方法

2023-07-21 13:57:41 1

專利名稱：：一種多媒體處理平臺晶片的製作方法
技術領域：
：本發明涉及多媒體領域，尤其涉及一種多媒體處理平臺晶片。技術背景我們處於一個資訊時代，信息處理中的媒體處理離人們的生活最近，它極大地改變著和豐富著人們的生活。我們生活中的MP3/MP4/MP5/PMP和多媒體手機就是這樣的媒體處理產品。眾多的多媒體產品後邊是眾多的多媒體處理平臺在支撐，如TI的OMAP平臺，ADI的BLACKFIN，ACTION的21XX系列，瑞芯微(ROCKCHIP)的26XX,27XX系列。這些多媒體處理平臺功能各異，平臺的完整性，平臺產品化的難易度和價格也不同。各平臺的比較如下表所示表l、多媒體處理平臺比較tableseeoriginaldocumentpage6如上表所示，OMAP和BLACKFIN平臺的功能強，但4介格太高，平臺產品化的難度高；而ACTION和ROCKCHIP的方案價格低，平臺完整性好,易於產品化，但他們的功能較弱，難以滿足市場日益增長的對媒體處理能力的要求。市場需要一種處理能力強的，價格低廉的，完整的，容易產品化的多媒體處理平臺。
發明內容本發明要解決的技術問題是提供一種多媒體處理平臺，能耗低、完整並容易產品化。為了解決上述問題，本發明提供了一種多媒體處理平臺晶片，包括用於提供實時時鐘、定時開機和定時中斷的實時時鐘晶片RTC電源域；用於對多媒體信息進行編/解碼處理的關斷SHUT—OFF電源域；及電源管理單元PMU電源域，用於控制控制所述SHUT—OFF電源域在正常模式、睡眠模式和關機三種狀態間轉換，以及控制電源晶片對各電源域的供電，即對RTC電源域始終供電；在睡眠模式和正常模式對本電源域供電；在正常模式下對SHUT—OFF電源域供電。進一步的，所述SHUT_OFF電源域包括內存MEMORY子系統，與其它四個子系統及外部存儲器相連，用於實現其它子系統對外部存儲器中數據的訪問及快速、易失性存儲；用於為外圍設備提供接口的外圍設備PERIPHERAL子系統，用於將外圍設備輸入的數據發送給所述MEMORY子系統，並將MEMORY子系統發送來的數據發送給外圍設備；用於非易失性保存數據的存儲器STORAGE子系統；用於對音、視頻數據解碼的視頻VIDEO子系統，用於將從MEMORY子系統接收的待處理的音、視頻數據進行解碼後發送給MEMORY子系統；中央控制單元CPU子系統，用於通過MEMORY子系統控制其他四個子系統，在媒體播放時通過控制STORAGE子系統將壓縮媒體數據從非易失性存儲器中取出，通過MEMORY子系統將數據保存在SDRAM中；還用於啟動VIDEO子系統的解碼模塊，將壓縮媒體流解為非壓縮視頻流並保存於SDRAM中，以及將這些流通過VIDEO子系統中負責顯示的模塊顯示在LCD屏幕上；還用於通過控制PERIPHERAL子系統的IO設備與外部器件交換數據。進一步的，所述CPU子系統包括CPUCORE模塊，用於對其它模塊及子系統進行控制，及進行視頻/繪圖的編碼和音頻的編解碼；所述CLK&RST模塊用於提供時鐘和復位信號；所述IRQ模塊用於處理各功能模塊送出的中斷信號；所述TIMER模塊用於提供一個或多個定時器；仲裁器，與所述CLK&RST模塊、IRQ模塊及TIMER模塊相連，並從其輸出的信號中選擇一路輸出給MEMORY子系統。進一步的，所述CPUCORE模塊為300MHz的ARM926處理器。進一步的，所述VIDEO子系統包括SIF模塊、圖像張貼處理IPP模塊、晶顯示器控制LCDC模塊、液晶顯示器界面LCDIF模塊和VDEC模塊，還包括一個仲裁器；所述SIF模塊用於將圖形傳感器或電視信號經處理後送到IPP。所述IPP模塊用於將SIF發送來的數據和/或通過MEMORY子系統從外部存儲器中讀出的數據流經尺寸放大或縮小後，再通過MEMORY子系統送回外部存儲器，或者送給LCDC模塊用於顯示；所述LCDC模塊用於將IPP送來的視頻流和/或通過MEMORY子系統從外部存儲器中讀出的靜態圖片作處理後，又通過MEMORY子系統存回外部存儲器，在需要顯示時再通過MEMORY子系統從外部存儲器中讀出，送到LCDIF模塊；所述LCDIF模塊用於實現LCDC與LCD屏的接口；所述VDEC模塊；實現解碼功能；所述SIF、IPP、LCDC、LCDIF和VDEC五個模塊均通過本子系統上的仲裁器與MEMORY子系統相連；所述仲裁器從相連模塊所輸出的信號中選擇一路輸出給MEMORY子系統。進一步的，所述STORAGE子系統包括USB驅動控制器UDC模塊，用於驅動USB;NFC模塊，用於實現與非FLASH接口；SDIO模塊，用於控制SD卡、SDIO卡、MMC卡；第一、第二仲裁器，分別與所述UDC、NFC和SDIO三個^^莫塊相連；並分別從所相連模塊輸出的信號中選擇一路輸出給MEMORY子系統。進一步的，所述PERIPHERAL子系統包括AUD模塊，AUD多媒體數位訊號編解碼器CODEC模塊，通用異步接收/發送裝置UART模塊，SPI模塊，12C模塊，TPI模塊，KPD模塊和外設直接內存訪問PDMA模塊，還包括一個仲裁器；AUD模塊，用於實現AUDCODEC與PDMA和本子系統上仲裁器的接口並提供I2S總線；所述AUDCODEC,UART,SPI，TPI,I2C和KPD才莫塊分別用於為HP&MIC、UART、SPI驅動、觸摸板、12C驅動和KPD提供相應外圍設備與該晶片的接口；所述仲裁器與所述AUD,UART,SPI,TPI，I2C和KPD模塊相連；從所相連模塊輸出的信號中選擇一路輸出給MEMORY子系統；所述PDMA模塊與所述AUD，UART,SPI，TPI模塊及MEMORY子系統相連。進一步的，所述MEMORY子系統包括存儲器仲裁MARB模塊、SDRAM/DDR控制SDRC模塊、仲裁橋APB—BRIDGE模塊、只讀存儲器ROM模塊和CPU直接內存訪問DMAC模塊；所述MARB模塊用於對各功能模塊送出的內存或寄存器的訪問請求作仲裁併將所選擇的訪問請求送到ROM模塊或外部存儲器，並將返回的數據發送給請求方；所述SDRC模塊用於在接收到MARB模塊發送的訪問請求後從晶片外的存儲器中取得所請求的數據並返回給MARB模塊；所述ROM模塊用於在接收到MARB模塊發送的訪問請求後返回所請求的數據給MARB模塊；所述DMAC模塊用於實現數據在外部存儲器內部的搬移，與APB—BRIDGE模塊、MARB模塊相連；所述APB—BRIDGE模塊用於實現CPU對各模塊寄存器的訪問；與RTC電源域、PMU電源域、其它子系統、DMAC沖莫塊、MARB才莫塊相連。進一步的，所述MARB模塊包括寄存器、ROM仲裁器和SDRAM仲裁器；所述寄存器與APB—BRIDGE模塊相連；所述ROM仲裁器與ROM模塊、DMAC模塊、CPU子系統相連；用於在DMAC模塊和CPU子系統發出的訪問ROM請求中選擇一個發給ROM模塊，並將ROM模塊返回的數據發送給請求方；所述SDRAM仲裁器與SDRC模塊、DMAC模塊、及其它子系統相連；用於在相連模塊中除SDRC以外的模塊發出的訪問SDRAM請求中選擇一個發給SDRC模塊，並將返回的數據發送給請求方；所述SDRC模塊用於在接收到SDRAM仲裁器發送的訪問請求後從晶片外的存儲器中取得所請求的數據並返回給SDRAM仲裁器；所述ROM模塊用於在接收到ROM仲裁器發送的訪問請求後返回所請求的數據給ROM仲裁器。本發明的技術方案能夠降低多媒體處理平臺晶片的能耗，並且產品完整性好，基本上用本晶片加上電源晶片和SDRAM(SynchronousDynamicRandomAccessMemory,同步動態隨機存取存儲器)就能實現整個系統，容易實現；進一步的，晶片的處理功能強大並且成本較低；而且去掉片內大容量SRAM(靜態隨機存儲器)，使得DIE(晶元)面積小；進一步的，能降低封裝成本。圖1為本發明的多媒體處理平臺晶片具體實施示意圖；圖2為本發明的多J某體處理平臺晶片中PMU電源域的具體實施示意圖；圖3為本發明的多i某體處理平臺晶片中SHUT—OFF電源域的子系統組成具體實施示意圖；圖4為本發明的多媒體處理平臺晶片中SHUT—OFF電源域的CPU子系統具體實施電路示意圖；圖5為本發明的多媒體處理平臺晶片中SHUT—OFF電源域的VIDEO子系統具體實施電^^示意圖；圖6為本發明的多媒體處理平臺晶片中SHUT—OFF電源域的STORAGE子系統具體實施電路示意圖；圖7為本發明的多媒體處理平臺晶片中SHUT—OFF電源域的PERIPHERAL子系統具體實施電路示意圖；圖8為本發明的多媒體處理平臺晶片中SHUT—OFF電源域的MEMORY子系統具體實施電路示意圖。具體實施方式下面將結合附圖及實施例對本發明的技術方案進行更詳細的說明。本發明提供了一種多媒體處理平臺晶片，與電源晶片和SDRAM等共同組成多媒體處理系統，為了達到節省功耗的目的，如圖l所示，該晶片分成了三個電源域RTC(實時時鐘晶片)電源域，PMU(電源管理單元)電源域和SHUT—OFF(關斷)電源域；根據對供電需求的不同，將各功能模塊劃分到不同的電源域裡，並且僅在需要的時候對相應電源域供電，從而使得本平臺的功耗低。所述多媒體處理平臺晶片的各電源域與電源晶片相連，由電源晶片提供工作電源。所述RTC電源域用於為系統(包括SHUT—OFF電源域)提供實時時鐘(特別是在系統關機情況下，要保證正常計時)；還用於為系統(包括SHUT—OFF電源域)提供定時開機功能；還用於為系統(包括SHUT—OFF電源域)提供可用於軟體調度的定時中斷。所述SHUT—OFF電源域用於對系統中的多媒體信息進行處理——如音、視頻的解碼等。所述PMU電源域用於控制所述SHUT_OFF電源域在正常模式、睡眠模式和關機這三種狀態間轉換——比如控制所述SHUT_OFF電源域工作(正常模式)、或暫停工作(睡眠模式)、或終止工作(關機)，以及控制電源晶片對各電源域的供電，具體來說對RTC電源域始終供電；在處於睡眠才莫式和正常模式對本電源域供電；在處於正常才莫式下對SHUT—OFF電源域供電。即PMU電源域用於當系統在關機、睡眠和正常模式之間轉移時，控制SHUT—OFF電源域的工作狀態和電源晶片的供電狀態相應進行改變。由於在關機和睡眠才莫式下不對SHUT—OFF電源域供電，在關枳4莫式下不對PMU電源域供電，因此能減少系統的關機和睡眠模式下的功耗。所述PMU電源域通過發送EC(電源控制)信號來進行控制。下面詳細描述本發明的多i某體處理平臺晶片中的各電源域。如圖2所示，所述PMU電源域在系統處於睡眠狀態和正常模式下是有電的，但在系統關機後，是沒有電的。它包括三個模塊PAD模塊，PADJ7TRL模塊和PMU模塊，還包括一個仲裁器MUX。所述PAD模塊包含本平臺需要的所有IO—BUFFER(輸入輸出緩存)。所述PAD—CTRL模塊用於生成PAD所需要的控制信號和輸入輸出數據信號，實現了各功能模塊和PAD模塊之間的接口。所述PAD—CTRL模塊以分時復用的方式調度LCD(液晶顯示器)、NANDFLASH和SD(安全數據)卡，因此只要16bit的總線即可，所以可以使用成本較低的QTP128封裝形式。所述PMU模塊用於當系統在關機、睡眠和正常模式之間轉移時，控制SHUT_OFF電源域的工作狀態和電源晶片的供電狀態相應進行改變。其中，PAD—CTRL模塊和PMU模塊都通過本電源域的仲裁器與SHUT_OFF電源域相連；可以但不限於分別通過PAD—CTRLAPB總線和PMUAPB總線與本電源域的仲裁器相連。本電源域上的仲裁器可以^旦不限於為多路選擇器，可以但不限於通過PMUAPB總線與SHUT—OFF電源域相連。所述RTC電源域比較獨立，通過RTCAPB總線與與SHUT—OFF電源域相連。如圖3所示，所述SHUT—OFF電源域可以包含五個子系統CPU(中央控制單元)子系統，MEMORY(內存)子系統，VIDEO(視頻)子系統，STORAGE(存儲器)子系統和PERIPHERAL(外圍設備)子系統。所述MEMORY子系統與其它四個子系統及外部存儲器(SDRAM或DDRSDRAM等)相連，用於實現其它子系統對外部存儲器中數據的訪問及快速、易失性存儲。所述PERIPHERAL子系統用於為外圍設備提供接口，具體而言，就是將外圍設備輸入的悽t據發送給所述MEMORY子系統，並將MEMORY子系統發送來的數據發送給外圍設備。所述VIDEO子系統用於對音、-見頻數據解碼，具體而言，就是將從MEMORY子系統接收的待處理的音、視頻數據進行解碼後發送給MEMORY子系統。所述STORAGE子系統用於非易失性的保存數據。所述CPU子系統用於通過MEMORY子系統控制其他四個子系統，在媒體播放時，CPU子系統通過控制STORAGE子系統將壓縮媒體數據從非易失性存儲器中取出，通過MEMORY子系統將數據保存在SDRAM中；然後，CPU子系統啟動VIDEO子系統的解碼模塊，將壓縮媒體流解為非壓縮視頻流並保存於SDRAM中；CPU子系統再將這些流通過VIDEO子系統中負責顯示的模塊顯示在LCD屏幕上。CPU子系統還用於通過控制PERIPHERAL子系統的IO設備與外部器件交換數據，如UART/I2C/SPI接口等。下面將詳細介紹各子系統中的模塊。如圖4所示，所述CPU子系統包括CPUCORE(中央處理器核心)模塊、CLK&RST(時鐘/復位)模塊、IRQ(INTERRUPTCONTROL,中斷請求)模塊和TIMER(定時器)模塊，還包括一個仲裁器。本平臺的CPUCORE模塊採用300MHz的ARM926處理器，作業系統和應用軟體都將在這個處理器上運行。所述處理器可以一f旦不限於採用300MHz的ARM926CPU,該CPU能運行作業系統，能運行GPS(全球定位系統)軟體等。而BLACKFIN,ACTION,ROCKCHIP這些DSP(數位訊號處理)方案實現不了這些。另外，採用ARM926CPU,容易移植作業系統和應用軟體，這使得產品的上市時間能有效縮短。本平臺的VIDEO/GRAPHIC(視頻/繪圖)的編碼和AUDIO(音頻)的編解碼、及對其它模塊及子系統的控制都將由此處理器實現。其他硬體未包括的一些視頻解碼，如FLV格式視頻、MGEG1格式視頻等也將由此處理器實現。所述CPUCORE模塊和MEMORY子系統相連，可以但不限於通過ARMDAHB總線和ARMIAHB總線相連。所述CLK&RST模塊為系統提供工作所需要的時鐘和復位信號。所述IRQ模塊處理各功能模塊送出的中斷信號。所述TIMER模塊為系統提供一個或多個定時器，還可以提供一個看門狗。所述CLK&RST模塊、IRQ模塊、TIMER模塊均通過本子系統上的仲裁器與MEMORY子系統相連；可以但不限於分別通過CLK&RSTAPB總線、IRQAPB總線、TIMERAPB總線與本子系統上的仲裁器相連。本子系統上的仲裁器可以但不限於為多路選擇器，可以但不限於通過CPUSUBSYSTEMAPB總線與MEMORY子系統相連；用於從相連的各模塊產生的信號中選出一路輸出給MEMORY子系統。如圖5所示，所述VIDEO子系統包括SIF(SENSORINTERFACE,傳感器界面)模塊、IPP(ImagePostProcessing,圖像後處理)模塊、LCDC(LCDCONTROL,液晶顯示器控制)模塊、LCDIF(LCDINTERFACE,液晶顯示器界面)模塊和VDEC(VIDEODECODER,視頻解碼器)模塊，還包括一個仲裁器。所述SIF模塊用於將圖形傳感器或電視信號經處理後送到IPP。所述IPP模塊用於將SIF發送來的數據和/或通過MEMORY子系統從外部存儲器中讀出的數據流經尺寸放大或縮小後，再通過MEMORY子系統送回外部存儲器，或者送給LCDC模塊用於顯示。所述LCDC模塊用於將IPP送來的視頻流和/或通過MEMORY子系統從外部存儲器中讀出的靜態圖片作處理後，又通過MEMORY子系統存回外部存儲器，在需要顯示時再通過MEMORY子系統從外部存儲器中讀出，送到LCDIF模塊。所述LCDIF模塊用於實現LCDC與LCD屏的接口，使系統能兼容各種接口的屏。所述VDEC模塊是整個平臺的功能核心，實現解碼功能。所述SIF、IPP、LCDC、LCDIF和VDEC五個模塊均通過本子系統上的仲裁器與MEMORY子系統相連；可以-f旦不限於分別通過SIFAPB總線、IPPAPB總線、LCDCAPB總線、LCDIFAPB總線、VDECAPB總線與本子系統上的仲裁器相連。所述IPP、LCDC和VDEC模塊還直接與MEMORY子系統相連；可以但不限於分別通過IPPAXI總線、LCDCAXI總線、VDECAXI總線與MEMORY子系統相連。本子系統上的仲裁器可以但不限於為多路選擇器，可以但不限於通過VIDEOSUBSYSTEMAPB總線與MEMORY子系統相連；用於從相連的各模塊產生的信號中選出一路輸出給MEMORY子系統。如圖6所示，所述STORAGE子系統包括UDC(USBDeviceController,USB驅動控制器)模塊、NFC(NANDFlashController,與非Flash控制器)模塊和SDIO(SDIO/MMCCARDController,安全數字輸入輸出卡/多媒體控制器卡控制器)模塊，還包括兩個仲裁器第一仲裁器和第二仲裁器。所述UDC模塊用於實現USB2.0DEVICE功能。所述NFC模塊用於實現NANDFLASH接口，支持8BIT/11BITECC校驗。所述SDIO模塊用於支持SD卡，SDIO卡，1BIT/4BIT/8BITMMC卡。所述UDC、NFC和SDIO三個^f莫塊均通過本子系統上的第一仲裁器與MEMORY子系統相連；可以但不限於分別通過UDCAPB總線、NFCAPB總線、SDIOAPB總線與本子系統上的第一仲裁器相連。所述UDC、NFC和SDIO三個模塊均通過本子系統上的第二仲裁器與MEMORY子系統相連；可以但不限於分別通過UDCAXI總線、NFCAXI總線、SDIOAXI總線與本子系統上的第二仲裁器相連。所述第一仲裁器可以但不限於為多路選擇器，可以但不限於通過STORAGESUBSYSTEMAPB總線與MEMORY子系統相連；用於從相連的各模塊產生的信號中選出一路輸出給MEMORY子系統。所述第二仲裁器可以但不限於通過STORAGESUBSYSTEMAXI總線與MEMORY子系統相連；用於從相連的各模塊產生的信號中選出一路輸出糹會MEMORY子系統。如圖7所示，所述PERIPHERAL子系統包括AUD模塊，AUDCODEC(AUD多媒體數位訊號編解碼器)模塊，UART(通用異步接收/發送裝置)模塊，SPI模塊，12C模塊，TPI模塊，KPD模塊和PDMA(外設直接內存訪問)模塊，還包括一個仲裁器。所述AUD模塊用於實現AUDCODEC與PDMA和本子系統上仲裁器的接口並提供ns總線。所述AUDCODEC,UART,SPI，TPI，I2C和KPD才莫塊分別用於為HP&MIC、UART(通用異步收發報機)、SPI驅動、TouchPanel(觸摸板)、I2C驅所述AUD，UART，SPI,TPI,I2C和KPD沖莫塊均通過本子系統上的仲裁器與MEMORY子系統相連；其中SPI，TPI,I2C和KPD才莫塊可以但不限於分別通過SPIAPB總線、TPIAPB總線、I2CAPB總線、KPDAPB總線與本子系統上的仲裁器相連。本子系統上的仲裁器可以但不限於為多路選擇器，可以但不限於通過PERIPHERALSUBSYSTEMAPB總線與MEMORY子系統相連；用於從相連的各模塊產生的信號中選出一路輸出給MEMORY子系統。其中AUD，UART，SPI,TPI模塊還通過所述PDMA模塊與MEMORY子系統相連。所述PDMA才莫塊可以但不限於通過PDMAAXI總線與MEMORY子系統相連。系統提供4個UART接口，2個SPI接口，可與MODEM,BLUETOOTH,WIFI,GPS，EEPROM等相連。通過TPI接口可以連觸控螢幕。通過I2C接口可以了調頻收音機等。通過KPD可實現4定盤輸入。可以看出，本發明的晶片擁有眾多的外設接口，支持USB2.0/NF/SD/TOUCHPANEL/DDR/SENSOR/DPILCDPANEL,這些是BLACKFIN，ACTION和ROCKCHIP方案所不具備的。如圖8所示，所述MEMORY子系統可以包括MARB(存儲器仲裁)模塊、SDRC(SDRAM/DDR控制)模塊、APB_BRIDGE(仲裁橋)模塊、ROM(只讀存儲器)模塊和DMAC(CPU直接內存訪問)模塊。所述MARB才莫塊用於對各功能才莫塊送出的MEMORY(內存)或REGISER(寄存器)的訪問請求作仲裁併將所選擇的訪問請求送到目標設備一一如ROM模塊、外部存儲器SDRAM等，以及將從目標設備中返回的數據發送給請求方。所述MARB模塊可以包括寄存器、ROM仲裁器和SDRAM仲裁器。所述寄存器與APB—BRIDGE模塊相連，可以但不限於通過MARBAPB總線相連，用於配置MARB模塊的不同工作狀態。所述ROM仲裁器與ROM模塊、DMAC模塊、CPU子系統中的CPUCORE模塊相連；可以但不限於通過DMAAXI總線與DMAC模塊相連、通過ARMDAHB總線及ARMIAHB總線與所述CPUCORE模塊相連。用於在DMAC模塊和CPUCORE模塊發出的訪問ROM請求中選擇一個發給ROM模塊，並將ROM模塊返回的數據發送給請求方。所述SDRAM仲裁器與SDRC模塊、DMAC模塊、CPU子系統中的CPUCORE模塊、PERIPHERAL子系統中的PDMA模塊、STORAGE子系統中的第二仲裁器、VIDEO子系統中的IPP、LCDC和VDEC模塊相連；可以但不限於通過DMAAXI總線與DMAC模塊相連、通過ARMDAHB總線及PDMAAXI總線與所述PDMA模塊相連、通過ARMDAHB總線及ARMIAHB總線與所述CPUCORE才莫塊相連、通過STORAGESUBSYSTEMAXI總線與STORAGE子系統中的第二仲裁器相連、分別通過IPPAXI總線、LCDCAXI總線、VDECAXI總線與所述IPP、LCDC和VDEC模塊相連。用於在相連模塊中除SDRC以外的才莫塊發出的訪問SDRAM請求中選擇一個發給SDRC模塊，並將返回的數據發送給請求方。本發明中的SDRAM仲裁器可以把ARM9的AHB總線轉換為AXI,提高了SDRAM的訪問效率，使得可採用2MB、16BIT的SDRAM實現VGA(視頻繪圖陣列)解析度視頻流的播放，這樣也降低了系統成本。所述SDRC模塊用於在接收到MARB模塊發送的訪問請求(即SDRAM仲裁器所選擇的訪問請求)後從晶片外的存儲器——如SDRAM或DDR(雙倍速率)SDRAM中取得所請求的數據並返回給MARB才莫塊中的SDRAM仲裁器；還用於實現SDRAM或DDRSDRAM的時序控制，並優化訪問效率。所述ROM模塊用於在接收到MARB模塊發送的訪問請求(即ROM仲裁器所選擇的訪問請求)後返回所請求的數據給MARB模塊中的ROM仲裁器；能為CPU的啟動服務，在復位結束後，CPU讀取ROM中的程序，實現對系統的初始化。所述ROM^f莫塊的規格可以但不限於為8Kx32bit。所述DMAC才莫塊用於實現數據在外部存儲器——如SDRAM/DDRSDRAM內部的搬移，降低CPU為數據搬移而產生的負擔；與APB—BRIDGE模塊、MARB模塊中的SDRAM仲裁器、ROM仲裁器相連；可以但不限於通過DMACAPB總線與APBBRIDGE模塊相連、通過DMAAXI總線分別與SDRAM仲裁器和ROM仲裁器相連。所述DMAC模塊和PERIPHERAL子系統中的PMAC模塊共同實現現有技術中DMC模塊的功能，DMAC模塊實現CPU部分的DMA控制，PDMA實現外圍設備的DMA控制；將原DMC模塊分為這兩個模塊，使其各自的功能更加單純，可靠性更高。所述APB—BRIDGE模塊用於實現CPU對各模塊的寄存器的訪問；與RTC電源域、PMU電源域及其它子系統相連。具體而言所述APB—BRIDGE模塊用於實現CPUCORE模塊每次在各模塊寄存器中選擇需要的一個進行訪問；其分別與PMU電源域、CPU子系統、VIDEO子系統和PERIPHERAL子系統中的仲裁器、STORAGE子系統中的第一仲裁器、DMAC模塊、CPU子系統中的CPUCORE模塊及RTC電源域相連；可以但不限於通過PMUAPB總線和PMU電源域中的仲裁器相連、通過CPUSUBSYSTEMAPB總線和CPU子系統中的仲裁器相連、通過VIDEOSUBSYSTEMAPB總線和VIDEO子系統中的仲裁器相連、通過PERIPHERALSUBSYSTEMAPB總線和PERIPHERAL子系統中的仲裁器相連、通過STORAGESUBSYSTEMAPB總線和STORAGE子系統中的第一仲裁器相連、通過DMACAPB總線與DMAC模塊相連、通過ARMDAHB總線和CPU子系統中的CPUCORE模塊相連、通過RTCSUBSYSTEMAPB總線和RTC電源域相連。當然，本發明還可有其他多種實施例，在不背離本發明精神及其實質的形，但這些相應的改變和變形都應屬於本發明所附的權利要求的保護範圍。權利要求1、一種多媒體處理平臺晶片，其特徵在於，包括用於提供實時時鐘、定時開機和定時中斷的實時時鐘晶片RTC電源域；用於對多媒體信息進行編/解碼處理的關斷SHUT_OFF電源域；及電源管理單元PMU電源域，用於控制控制所述SHUT_OFF電源域在正常模式、睡眠模式和關機三種狀態間轉換，以及控制電源晶片對各電源域的供電，即對RTC電源域始終供電；在睡眠模式和正常模式對本電源域供電；在正常模式下對SHUT_OFF電源域供電。2、如權利要求1所述的多媒體處理平臺晶片，其特徵在於，所述SHUT—OFF電源域包括內存MEMORY子系統，與其它四個子系統及外部存4渚器相連，用於實現其它子系統對外部存儲器中數據的訪問及快速、易失性存儲；用於為外圍設備提供接口的外圍設備PERIPHERAL子系統，用於將外圍設備輸入的數據發送給所述MEMORY子系統，並將MEMORY子系統發送來的數據發送給外圍設備；用於非易失性保存數據的存儲器STORAGE子系統；用於對音、^L頻數據解碼的視頻VIDEO子系統，用於將乂人MEMORY子系統接收的待處理的音、視頻數據進行解碼後發送給MEMORY子系統；中央控制單元CPU子系統，用於通過MEMORY子系統控制其他四個子系統，在媒體播放時通過控制STORAGE子系統將壓縮媒體數據從非易失性存儲器中取出，通過MEMORY子系統將數據保存在SDRAM中；還用於啟動VIDEO子系統的解碼模塊，將壓縮媒體流解為非壓縮視頻流並保存於SDRAM中，以及將這些流通過VIDEO子系統中負責顯示的模塊顯示在LCD屏幕上；還用於通過控制PERIPHERAL子系統的IO設備與外部器件交換數據。3、如權利要求2所述的多媒體處理平臺晶片，其特徵在於，所述CPU子系統包括CPUCORE模塊，用於對其它模塊及子系統進行控制，及進行視頻/繪圖的編碼和音頻的編解碼；所述CLK&RST模塊用於提供時鐘和復位信號；所述IRQ模塊用於處理各功能模塊送出的中斷信號；所述TIMER模塊用於提供一個或多個定時器；仲裁器，與所述CLK&RST模塊、IRQ模塊及TIMER模塊相連，並從其輸出的信號中選擇一路輸出給MEMORY子系統。4、如權利要求3所述的多媒體處理平臺晶片，其特徵在於所述CPUCORE模塊為300MHz的ARM926處理器。5、如權利要求2所述的多媒體處理平臺晶片，其特徵在於，所述VIDEO子系統包括SIF模塊、圖像張貼處理IPP模塊、晶顯示器控制LCDC模塊、液晶顯示器界面LCDIF模塊和VDEC模塊，還包括一個仲裁器；所述SIF模塊用於將圖形傳感器或電視信號經處理後送到IPP。所述IPP模塊用於將SIF發送來的數據和/或通過MEMORY子系統從外部存儲器中讀出的數據流經尺寸放大或縮小後，再通過MEMORY子系統送回外部存儲器，或者送給LCDC模塊用於顯示；所述LCDC模塊用於將IPP送來的視頻流和/或通過MEMORY子系統從外部存儲器中讀出的靜態圖片作處理後，又通過MEMORY子系統存回外部存儲器，在需要顯示時再通過MEMORY子系統從外部存儲器中讀出，送到LCDIF模塊；所述LCDIF模塊用於實現LCDC與LCD屏的接口；所述VDEC模塊；實現解碼功能；所述SIF、IPP、LCDC、LCDIF和VDEC五個模塊均通過本子系統上的仲裁器與MEMORY子系統相連；所述仲裁器從相連模塊所輸出的信號中選擇一路輸出給MEMORY子系統。6、如權利要求2所述的多媒體處理平臺晶片，其特徵在於，所述STORAGE子系統包括USB驅動控制器UDC模塊，用於驅動USB;NFC才莫塊，用於實現與非FLASH接口；SDIO模塊，用於控制SD卡、SDIO卡、MMC卡；第一、第二仲裁器，分別與所述UDC、NFC和SDIO三個模塊相連；並分別從所相連模塊輸出的信號中選擇一路輸出給MEMORY子系統。7、如權利要求2所述的多媒體處理平臺晶片，其特徵在於，所述PERIPHERAL子系統包括AUD模塊，AUD多媒體數位訊號編解碼器CODEC模塊，通用異步接收/發送裝置UART模塊，SPI模塊，12C模塊，TPI模塊，KPD模塊和外設直接內存訪問PDMA模塊，還包括一個仲裁器；AUD模塊，用於實現AUDCODEC與PDMA和本子系統上仲裁器的接口並提供I2S總線；所述AUDCODEC,UART,SPI,TPI,I2C和KPD才莫塊分別用於為HP&MIC、UART、SPI驅動、觸摸板、12C驅動和KPD提供相應外圍設備與該晶片的接口；所述仲裁器與所述AUD,UART,SPI,TPI,I2C和KPD才莫塊相連；從所相連模塊輸出的信號中選擇一路輸出給MEMORY子系統；所述PDMA模塊與所述AUD,UART,SPI,TPI模塊及MEMORY子系統相連。8、如權利要求3到7中任一項所述的多媒體處理平臺晶片，其特徵在於，所述MEMORY子系統包括存儲器仲裁MARB模塊、SDRAM/DDR控制SDRC模塊、仲裁橋APB—BRIDGE模塊、只讀存儲器ROM模塊和CPU直接內存訪問DMAC模塊；所述MARB模塊用於對各功能模塊送出的內存或寄存器的訪問請求作仲裁併將所選擇的訪問請求送到ROM模塊或外部存儲器，並將返回的數據發送給請求方；所述SDRC模塊用於在接收到MARB模塊發送的訪問請求後從晶片外的存儲器中取得所請求的數據並返回給MARB模塊；所述ROM模塊用於在接收到MARB才莫塊發送的訪問請求後返回所請求的數據給MARB模塊；所述DMAC模塊用於實現數據在外部存儲器內部的搬移，與APB—BRIDGE才莫塊、MARB才莫塊相連；所述APB—BRIDGE模塊用於實現CPU對各模塊寄存器的訪問；與RTC電源域、PMU電源域、其它子系統、DMAC模塊、MARB模塊相連。9、如權利要求8中所述的多媒體處理平臺晶片，其特徵在於，所述MARB模塊包括寄存器、ROM仲裁器和SDRAM仲裁器；所述寄存器與APB—BRIDGE模塊相連；所述ROM仲裁器與ROM模塊、DMAC模塊、CPU子系統相連；用於在DMAC模塊和CPU子系統發出的訪問ROM請求中選擇一個發給ROM模塊，並將ROM模塊返回的數據發送給請求方；所述SDRAM仲裁器與SDRC模塊、DMAC模塊、及其它子系統相連；用於在相連模塊中除SDRC以外的模塊發出的訪問SDRAM請求中選擇一個發給SDRC模塊，並將返回的數據發送給請求方；所述SDRC模塊用於在接收到SDRAM仲裁器發送的訪問請求後從晶片外的存儲器中取得所請求的數據並返回給SDRAM仲裁器；所述ROM模塊用於在接收到ROM仲裁器發送的訪問請求後返回所請求的數據給ROM仲裁器。全文摘要本發明提供了一種多媒體處理平臺晶片，包括用於提供實時時鐘、定時開機和定時中斷的RTC電源域；用於對多媒體信息進行編/解碼處理的SHUT_OFF電源域；及PMU電源域，用於控制控制所述SHUT_OFF電源域在正常模式、睡眠模式和關機三種狀態間轉換，以及控制電源晶片對各電源域的供電，即對RTC電源域始終供電；在睡眠模式和正常模式對本電源域供電；在正常模式下對SHUT_OFF電源域供電。本發明能夠降低多媒體處理平臺晶片的能耗，並且產品完整性好，基本上用本晶片加上電源晶片和SDRAM就能實現整個系統，容易實現；晶片的處理功能強大並且成本較低；而且DIE面積小；還能降低封裝成本。文檔編號G06F13/16GK101251766SQ20081010251公開日2008年8月27日申請日期2008年3月21日優先權日2008年3月21日發明者李國新,楊作興申請人:北京中星微電子有限公司