電壓識別碼的轉換方法及計算機系統的製作方法

2024-03-07 02:46:15 1

專利名稱：電壓識別碼的轉換方法及計算機系統的製作方法
技術領域：
本發明涉及一種電壓識別碼的轉換方法，尤其涉及一種支持同種電壓調 節標準的電壓識別碼的轉換方法，使轉換前後的電壓識別碼及支持該種電壓 調節標準的處理器產品具有相容性。
背景技術：
由於科技的進步，微處理器(或稱為中央處理單元)的核心電壓(Vcore) 波動會影響微處理器正常工作，核心電壓過高，將導致微處理器發熱量上升、 壽命縮短甚至燒毀，反之，若核心電壓過低則可能引起數據損壞、死機、藍 屏等故障。由於微處理器核心電壓集成度越來越高，製作工藝越來越精細， 微處理器核心電壓越來越大，因此，需要更高標準的供電系統。
早期主板普遍採用跳線或雙行直插式包裝(Dual Inline Package,下文簡 稱DIP)開關來設定微處理器電壓，在安裝或更換微處理器時，需要根據微 處理器核心電壓對照主板說明書，在主板上插拔挑線或撥動DIP開關進行設 置，稍有不慎就可能燒毀微處理器和主板，十分危險。為了解決這個問題， 英特爾(Intel)公司從Pentium II開始採用電壓識別(Voltage Identification, 下文簡稱VID)技術，VID技術是一種自適應電壓調節技術，採用這種技術 後，主板供電電路可按CPU需要自動設置供電電壓，不再需要進行人工幹 預。
隨後英特爾為其各款處理器產品制定了相應的電壓調節模塊(Voltage Regulation Model, VRM)標準，從Prescott核心微處理器開始，電壓調節標 準改用VRD (Voltage Regulation Down)來命名，各版本電壓調節標準中VID 位數、電壓調節精度和電壓調節範圍都各不相同，且每種電壓調節標準中特 殊指令如"關閉指令"(OFF command,以下簡稱OFF指令)等所對應的電 壓識別碼和數目也都不同，在利用數字電路做電壓識別碼的轉換時，需要避 開特殊指令所對應的電壓識別碼，以使轉換前後的電壓識別碼及支持該種電
7壓調節標準的處理器產品相容。

發明內容
有鑑於此，本發明的目的在於提供一種電壓識別碼的轉換方法及計算機 系統，以改善現有技術的缺陷。
本發明提出一種電壓識別碼的轉換方法，包括下列步驟取得一特殊二 進位碼區域範圍，其中此特殊二進位碼區域範圍由一特殊指令所對應的N個
特殊電壓識別碼以一轉換關係轉換N個特殊二進位碼，而將N個特殊二進 制碼作為特殊二進位碼區域範圍；利用此轉換關係，將一第一電壓識別碼轉 換成對應的一第一二進位碼；以及，將第一二進位碼和一第一預設值做運算 得到一第二二進位碼，其中第二二進位碼不落入特殊二進位碼區域範圍。
本發明還提出一種計算機系統，其包括 一微處理器； 一脈寬調製控制 器，連接微處理器；以及， 一電壓識別碼轉換電路，其包括一二進位轉換 單元，其利用一轉換關係，將微處理器送入一第一電壓識別碼轉換成對應的 一第一二進位碼；以及， 一運算處理單元，用以取得一特殊二進位碼區域範 圍，其中特殊二進位碼區域範圍由一特殊指令所對應的N個特殊電壓識別碼 以一轉換關係轉換N個特殊二進位碼，將N個特殊二進位碼作為此特殊二 進位碼區域範圍，並將第一二進位碼和一第一預設值做運算得到一第二二進 制碼，其中第二二進位碼不落入上述特殊二進位碼的區域範圍。
本發明電壓識別碼的轉換方法及計算機系統，將使轉換前後的電壓識別 碼和支持對應上述電壓識別碼的電壓調節標準的處理器產品具有相容性。
為了使讀者能更進一步了解本發明特徵及技術內容，請參閱以下有關本 發明的詳細說明與附圖，然而所附附圖僅提供參考與說明，並非用來對本發 明加以限制。


圖1為本發明實施例的計算機系統的方框圖。
圖2A為本發明第一實施例中第一種電壓識別碼的轉換方法的流程圖 圖2B為利用超高速集成電路硬體描述語言來完成第一實施例中二進位 轉換單元的示意圖。圖3A為配合實現圖2A的流程的運算處理單元的一範例的方框圖。 圖3B為配合實現圖2A的流程的運算處理單元的另一範例的方框圖。 圖4為本發明第一實施例中第二種電壓識別碼的轉換方法的流程圖。 圖5A為配合實現圖4的流程的運算處理單元的一範例的方框圖。 圖5B為配合實現圖4的流程的運算處理單元的另一範例的方框圖。 圖6A為本發明第二實施例中第一種電壓識別碼的轉換方法的流程圖 圖6B為利用超高速集成電路硬體描述語言來完成第二實施例中二進位 轉換單元的示意圖。
圖7A為配合實現圖6A的流程的運算處理單元的一範例的方框圖。 圖7B為配合實現圖6A的流程的運算處理單元的另一範例的方框圖。 圖8為本發明第二實施例中第二種電壓識別碼的轉換方法的流程圖。 圖9A為配合實現圖8的流程的運算處理單元的一範例的方框圖。 圖9B為配合實現圖8的流程的運算處理單元的另一範例的方框圖。
具體實施例方式
圖1為本發明實施例的計算機系統的方框圖，如圖所示，計算機系統100 包括微處理器102 (或者中央處理器)、脈寬調製控制器(Pulse Width Modulation Controller) 104以及電壓識別碼轉換電路110，電壓識別碼轉換 電路110包括二進位轉換單元112、運算處理單元114、以及二進位反轉換 單元116。
二進位轉換單元112利用第一轉換關係將由微處理器102輸出屬於一電 壓調節標準的電壓識別碼VIDIN轉換成對應的二進位碼VIDIN—BIN。接著， 運算處理單元114取得該電壓調節標準中一特殊指令所對應的特殊電壓識別 碼的數目N及特殊電壓識別碼利用該第一轉換關係轉換後的特殊二進位碼 的區域範圍BIN1 BINN (圖中未顯示)，並將二進位碼VIDIN一BIN和預 設值做運算得到二進位碼VIDOUT—BIN。此二進位碼VIDOUT—BIN不會落 入特殊二進位碼的區域範圍BIN1 BINN內，BIN1為上述特殊二進位碼的 區域範圍中最小數值，BINN為上述特殊二進位碼的區域範圍中最大數值， 且N為自然數。最後，二進位反轉換單元116利用第二轉換關係將二進位碼 VIDOUT—BIN轉換成屬於該電壓調節標準的電壓識別碼VIDOUT，並輸出電
9壓識別碼VIDOUT至該脈寬調製控制器104。脈寬調製控制器104將產生電 壓信號Vcore作為供給微處理器102的核心電壓。
下文將分別說明當本發明應用在1、電壓調節標準為電壓調節規範 (Voltage Regulator Down，下文簡稱VRD) IO版本，以及2、電壓調節標 準為VRD 10擴充版本的兩個實施例。
圖2A為本發明第一實施例中第一種電壓識別碼的轉換方法的流程圖， 為詳細說明本發明，請同時參考上述圖1及圖2A，在此實施例中，電壓調 節標準為VRD IO版本，特殊指令為"OFF指令"，其用於使微處理器102 關閉，"OFF指令"所對應的特殊電壓識別碼的數目N為2，在此以將二進 制碼VIDIN—BIN和預設值做加法運算得到二進位碼VIDOUT—BIN為例進行 說明。
如圖2A所示，首先，取得VRD 10版本中"OFF指令"所對應的2個 特殊電壓識別碼及2個特殊電壓識別碼利用第一轉換關係轉換後的二進位碼 的區域範圍41 42，如步驟S202。接著，利用第一轉換關係，將由微處理 器102送入屬於VRD 10版本的電壓識別碼VIDIN轉換成對應的二進位碼 VIDIN—BIN,如步驟S204。將二進位碼VIDIN—BIN和預設值VPl相加，得 到預設碼Pre—VIDOUT，如步驟S206。判斷二進位碼VIDIN一BIN是否小於 41且預設碼Pre—VIDOUT是否大於等於41，如步驟S208。當二進位碼 VIDIN—BIN小於41且預設碼Pre—VIDOUT大於等於41時，將預設值VPl 增加2個單位數成為預設值VP2，如步驟S210。接著，二進位碼VIDIN—BIN 和預設值VP2相加得到二進位碼VIDOUT—BIN,如步驟S212。另外，當二 進位碼VIDIN—BIN不小於41或者預設碼Pre—VIDOUT不大於等於(即小於) 41時即兩個判斷式有任一不成立，該二進位碼VIDIN—BIN和預設值VPl相 加得到二進位碼VIDOUT—BIN,如步驟S214。最後，利用第二轉換關係將 二進位碼VIDOUT_BIN轉換成屬於VRD 10版本的電壓識別碼VIDOUT, 並輸出電壓識別碼VIDOUT至該脈寬調製控制器104，如步驟S216。
圖2B為利用Verilog編碼(一種超高速集成電路硬體描述語言)來完 成第一實施例中二進位轉換單元112及二進位反轉換單元116的示意圖，在 這僅表列出部分的VRD 10版本電壓識別碼，為詳細說明本發明，請同時參 考上述圖1及圖2A，如圖2B所示，二進位轉換單元112利用第一轉換關係將由微處理器102送入的電壓識別碼VIDIN轉換成對應的二進位碼 VIDIN—BIN，第一轉換關係為VIDIN—BIN= {VID_in[4:0],VID—in[5]}- 6， b 01—0101;其中VRD—in[4:0]為輸入電壓識別碼VIDIN中前5位，VRD一in[5] 且為輸入電壓識別碼VIDIN中第6位，6， b 01—0101為6位的2進位數值。 二進位反轉換單元116中利用第二轉換關係將二進位碼VIDOUT—BIN轉換 成屬於VRD 10版本的電壓識別碼VIDOUT並輸出。第二轉換關係為 VIDOUT={ (VIDOUT—BIN+6 ， b 01 0101) [O]， ( VIDOUT—BIN+6 ， b 01—0101) [5: 1]} ， ( VIDOUT—BIN+6 ， b 01—0101) [O]為二進位碼 VIDOUT—BIN和6位的2進位數值相加的結果中第1位，(VIDOUT—BIN+6' b 01—0101) [5: l]為二進位碼VIDOUT_BIN和6位的2進位數值相加的結 果中第2到第6位。
舉例說明，當6位的輸入電壓識別碼VIDIN中VID [5]為1、VID [4]為1、 VID [3]為1、 VID [2]為1、 VID [l]為0且VID [O]為1，所對應的電壓值為 1.12500伏特。
此時，於二進位轉換單元112會利用第一轉換關係先重新排列成(VID [4:0], VID [5]}即"111011 "再減去6'b 01—0101將會得到二進位碼VIDIN—BIN (如用十進位表示為38)。
當預設值VP1為3，且做相加運算時，依圖2A的流程，由於二進位碼 VIDIN—BIN (38)小於41，且預設碼Pre_VIDOUT (在此為38+3=41)大於 等於41 ，因此將預設值VPl力n 2成為預設值VP2 (5) ， 二進位碼VIDIN_BIN (38)和預設值VP2 (5)相加得到二進位碼VIDOUT一BIN (43)。
最後，二進位反轉換單元116會利用第二轉換關係先加上6， b01—0101 再重新排成(VID—BIN+6， b 01—0101)
, (VID—BIN+6， b 01—0101) [5: l]輸出，即圖中輸出的電壓識別碼VID [5:0]中VID [5]為0、 VID [4]為0、 VID [3]為0、VID[2]為0、 VID[1]為0且VID
為0，所對應的電壓值為1.08750 伏特。
圖3A為配合實現圖2A的流程的運算處理單元的一範例的方框圖。如 圖所示，運算處理單元300包括選擇控制單元310及加法器320，選擇控制 單元310包括交集單元312及多路復用器314，交集單元312於二進位碼 VIDIN一BIN小於41且預設碼Pre—VIDOUT大於等於41時，送出信號給多
ii路復用器314，多路復用器314將該預設值VP1增加2個單位，輸出給加法 器320，加法器320將之和二進位碼VIDIN—BIN做加法運算得到二進位碼 VIDOUT—BIN輸出。
另夕卜，當二進位碼VIDIN_BIN不小於41或者預設碼Pre—VIDOUT不大 於等於(即小於)41時即兩個判斷式有任一不成立，多路復用器314將該預 設值VP1輸出給加法器320，加法器320將和二進位碼VIDIN—BIN和預設 值VP1相加得到二進位碼VIDOUT—BIN。
圖3B為配合實現圖2A的流程的運算處理單元的另一範例的方框圖。運 算處理單元350包括選擇控制單元340及加法器330a及330b，選擇控制單 元340包括交集單元342及多路復用器344，加法器330a直接將預設值VP1 和二進位碼VIDIN—BIN做加法運算，加法器330b將預設值VP1增加2個單 位後和二進位碼VIDIN—BIN做加法運算，當二進位碼VIDIN—BIN小於41 且預設碼Pre—VIDOUT大於等於41時，多路復用器344選擇加法器330b送 入的數據並輸出二進位碼VIDOUT一BIN。
另夕卜，當二進位碼VIDIN—BIN不小於41或者預設碼Pre—VIDOUT不大 於等於(即小於)41時即兩個判斷式有任一不成立，多路復用器344選擇加 法器330a送入的數據並輸出二進位碼VIDOUT—BIN。
圖4為本發明第一實施例中第二種電壓識別碼的轉換方法的流程圖，為 詳細說明本發明，請同時參考上述圖1及圖4，在此實施例中，圖4內該電 壓調節標準為VRD10版本，該特殊指令為"OFF指令"，其用於使微處理 器102關閉，"OFF指令"所對應的特殊電壓識別碼的數目N為2，在此以 將二進位碼VIDIN_BIN和預設值做減法運算得到二進位碼VIDOUT—BIN為 例進行說明。
如圖4所示，首先，取得VRD10版本中"OFF指令"所對應的2個特 殊電壓識別碼及2個特殊電壓識別碼利用第一轉換關係轉換後的二進位碼的 區域範圍41 42，如步驟S402。接著，利用第一轉換關係，將由微處理器 102送入屬於VRD 10版本的電壓識別碼VIDIN轉換成對應的二進位碼 VIDIN—BIN,如步驟S404。將二進位碼VIDIN—BIN和預設值VP1相減，得 到預設碼Pre一VIDOUT，如步驟S406。判斷二進位碼VIDIN—BIN是否大於 42且預設碼Pre VIDOUT是否小於等於42，如步驟S408。當二進位碼VIDIN_BIN大於42且預設碼Pre一VIDOUT小於等於42時，將預設值VP1 增加2個單位數成為預設值VP2，如步驟S410。接著，二進位碼VIDIN—BIN 和預設值VP2相減得到二進位碼VIDOUT—BIN，如步驟S412。另外，當二 進位碼VIDIN—BIN不大於42或者預設碼Pre—VIDOUT小於等於42時即兩 個判斷式有任一不成立，該二進位碼VIDIN—BIN和預設值VP1相減得到二 進位碼VIDOUT—BIN，如步驟S414。最後，利用第二轉換關係將二進位碼 VIDOUT—BIN轉換成屬於VRD 10版本的電壓識別碼VIDOUT,並輸出電壓 識別碼VIDOUT至該脈寬調製控制器104，如步驟S416。
圖5A為配合實現圖4的流程的運算處理單元的一範例的方框圖。如圖 所示，運算處理單元500包括選擇控制單元510及減法器520，選擇控制單 元510包括交集單元512及多路復用器514，交集單元512於二進位碼 VIDIN—BIN大於42且預設碼Pre—VIDOUT是否小於等於42時，送出信號 給多路復用器514，多路復用器514將該預設值VP1增加2個單位，輸出給 減法器520，減法器520將之和二進位碼VIDIN—BIN做減法運算得到二進位 碼VIDOUT—BIN輸出。
另外，當二進位碼VIDIN—BIN不大於42或者預設碼Pre—VIDOUT不小 於等於(即大於)42時即兩個判斷式有任一不成立，多路復用器514將該預 設值VP1輸出給減法器520，減法器520將和二進位碼VIDIN—BIN和預設 值VP1相減得到二進位碼VIDOUT—BIN 。
圖5B為配合實現圖4的流程的運算處理單元的另一範例的方框圖。運 算處理單元550包括選擇控制單元540及減法器530a及530b，選擇控制單 元540包括交集單元542及多路復用器544，減法器530a直接將預設值VP1 和二進位碼VIDIN—BIN做減法運算，減法器530b將預設值VP1增加2個單 位後和二進位碼VIDIN—BIN做減法運算，當二進位碼VIDIN—BIN大於42 且預設碼Pre_VIDOUT小於等於42時，多路復用器544選擇減法器530b送 入的數據並輸出二進位碼VIDOUT—BIN。
另外，當二進位碼VIDIN—BIN不大於42或者預設碼Pre—VIDOUT不小 於等於(即大於)42時即兩個判斷式有任一不成立，多路復用器544選擇減 法器530a送入的數據並輸出二進位碼VIDOUT_BIN。
圖6A為本發明第二實施例中第一種電壓識別碼的轉換方法的流程圖，為詳細說明本發明，請同時參考上述圖1，在此實施例中，圖1內該電壓調
節標準為VRD10擴充版本，該特殊指令為"OFF指令"，其用於使微處理 器102關閉，"OFF指令"所對應的特殊電壓識別碼的數目N為4，在此以 將二進位碼VIDIN—BIN和預設值做加法運算得到二進位碼VIDOUT—BIN為
例進行說明。
如圖6A所示，首先，取得VRD 10擴充版本中"OFF指令"所對應的4 個特殊電壓識別碼及4個特殊電壓識別碼利用第一轉換關係轉換後的二進位 碼的區域範圍82 85，如步驟S602。接著，利用第一轉換關係，將由微處 理器102送入屬於VRD 10擴充版本的電壓識別碼VIDIN轉換成對應的二進 制碼VIDIN—BIN，如步驟S604。將二進位碼VIDIN—BIN和預設值VP1相 加，得到預設碼Pre一VIDOUT，如步驟S606。判斷二進位碼VIDIN一BIN是 否小於82且預設碼Pre一VIDOUT是否大於等於82，如步驟S608。當二進位 碼VIDIN—BIN小於82且預設碼Pre—VIDOUT大於等於82時，將預設值VP1 增加4個單位數成為預設值VP2，如步驟S610。接著，二進位碼VIDIN—BIN 和預設值VP2相加得到二進位碼VIDOUT—BIN,如步驟S612。另外，當二 進位碼VIDIN—BIN不小於82或者預設碼Pre—VIDOUT不大於等於(即小於) 82時即兩個判斷式有任一不成立，該二進位碼VIDIN—BIN和預設值VP1相 加得到二進位碼VIDOUT_BIN，如步驟S614。最後，利用第二轉換關係將 二進位碼VIDOUT—BIN轉換成屬於VRD 10擴充版本的電壓識別碼 VIDOUT，並輸出電壓識別碼VIDOUT至該脈寬調製控制器104，如步驟 S616。
圖6B為利用Verilog編碼(一種超高速集成電路硬體描述語言)來完 成第二實施例中二進位轉換單元112及二進位反轉換單元116的示意圖，在 這僅表列出部分的VRD 10擴充版本電壓識別碼，為詳細說明本發明，請同 時參考上述圖1及圖6A，如圖6B所示，二進位轉換單元112利用第一轉換 關係將由微處理器102送入的電壓識別碼VIDIN轉換成對應的二進位碼 VIDIN—BIN ， 第 一 轉 換 關 系 為 VIDIN—BIN= {VID—in[4:0]，VID—in[5]廣VID—in[6]}-7， b 010—1010;其中VRD—in[4:0]為該 第一電壓識別碼中前5位，VRD—in[5]且為該第一電壓識別碼中第6位， VRD—in[6]且為該第一電壓識別碼中第7位的反相，7， b 010—1010為7位的2進位數值。二進位反轉換單元116中利用第二轉換關係將二進位碼
VIDOUT—BIN轉換成屬於VRD 10擴充版本的電壓識別碼VIDOUT並輸出。 第二轉換關係為VIDOUT={ ~ ( VIDOUT_BIN+7 ， b 010J010 )
,
(VIDOUT—BIN+7 ， b 010—1010 ) [ 1 ], ( VIDOUT—BIN+7 ， b 010—1010) [6: 2]}，其中 (VIDOUT—BIN+7， b 010—1010) [O]為二進位碼VIDOUT—BIN 和7位的2進位數值相加的結果中第1位的反相，(VIDOUT—BIN+7， b 010—1010) [ 1 ]為二進位碼VIDOUT—BIN和7位的2進位數值相加的結果中 第2位，(VIDOUT_BIN+7， b010_1010) [6: 2]為該二進位碼VIDOUT—BIN 和7位的2進位數值相加的結果中第3到第7位。
舉例說明之，當輸入的7位的電壓識別碼VIDIN中VID [6]為1、VID [5] 為1、 VID[4]為1、 VID[3]為1、 VID[2]為1、 VID [l]為1且VID [O]為0， 所對應的電壓值為1.10000伏特，於二進位轉換單元112先重新排列成 {VID—in[4:0]，VID—in[5], VID—in[6]}即"1111010"再減去7， b 010—1010將 會得到二進位碼VIDIN—BIN (如用十進位表示為80)。當預設值VP1為4， 且做相加運算時，依圖2A的流程，由於二進位碼VIDIN一BIN(80)小於82， 且預設碼Pre—VIDOUT (在此為80+4=84)大於等於82，因此將預設值VP1 加4成為預設值VP2 (8) ， 二進位碼VIDIN—BIN (80)和預設值VP2 (8) 相加得到二進位碼VIDOUT一BIN (88)。最後，於二進位反轉換單元116 加上7， b 010J010再重新排成{ ~ (VIDOUT—BIN+7， b 010—1010)
,
(VIDOUT—BIN+7 ， b 010—1010 ) [ 1 ], (VIDOUT一BIN+7 ， b 010—1010) [6: 2]}輸出，即輸出的電壓識別碼VID [6:0]中VID [6]為1、 VID [5]為1、 VID [4] 為0、 VID[3]為0、 VID[2]為0、 VID[1]為0且VID
為0，所對應的電壓 值為1.07500伏特。
圖7A為配合實現圖6A的流程的運算處理單元的一範例的方框圖。如 圖所示，運算處理單元700包括選擇控制單元710及加法器720，選擇控制 單元710包括交集單元712及多路復用器714，交集單元712於二進位碼 VIDIN—BIN小於82且預設碼Pre一VIDOUT大於等於82時，送出信號給多 路復用器714，多路復用器714將該預設值VP1增加4個單位，輸出給加法 器720，加法器720將之和二進位碼VIDIN—BIN做加法運算得到二進位碼 VIDOUT—BIN輸出。另外，當二進位碼VIDIN—BIN不小於82或者預設碼Pre一VIDOUT不大 於等於(即小於)82時即兩個判斷式有任一不成立，多路復用器714將該預 設值VP1輸出給加法器720，加法器720將和二進位碼VIDIN—BIN和預設 值VP1相加得到二進位碼VIDOUT—BIN。
圖7B為配合實現圖6A的流程的運算處理單元的另一範例的方框圖。運 算處理單元750包括選擇控制單元740及加法器730a及730b，選擇控制單 元740包括交集單元742及多路復用器744，加法器730a直接將預設值VP1 和二進位碼VIDIN—BIN做加法運算，加法器730b將預設值VP1增加4個單 位後和二進位碼VIDIN—BIN做加法運算，當二進位碼VIDIN—BIN小於82 且預設碼Pre—VIDOUT大於等於82時，多路復用器744選擇加法器730b送 入的數據並輸出二進位碼VIDOUT—BIN。
另夕卜，當二進位碼VIDIN—BIN不小於82或者預設碼Pre—VIDOUT不大 於等於(即小於)82時即兩個判斷式有任一不成立，多路復用器744選擇加 法器730a送入的數據並輸出二進位碼VIDOUT—BIN。
圖8為本發明第二實施例中第二種電壓識別碼的轉換方法的流程圖，為 詳細說明本發明，請同時參看上述圖1，在此實施例中，圖8內該電壓調節 標準為VRD10擴充版本，該特殊指令為"OFF指令"，其用於使微處理器 102關閉，"OFF指令"所對應的特殊電壓識別碼的數目N為4，在此以將 二進位碼VIDIN—BIN和預設值做減法運算得到二進位碼VIDOUT—BIN為例 進行說明。
如圖8所示，首先，取得VRD 10擴充版本中"OFF指令"所對應的4 個特殊電壓識別碼及4個特殊電壓識別碼利用第一轉換關係轉換後的二進位 碼的區域範圍82 85，如步驟S802。接著，利用第一轉換關係，將由微處 理器102送入屬於VRD 10擴充版本的電壓識別碼VIDIN轉換成對應的二進 制碼VIDIN—BIN,如步驟S804。將二進位碼VIDIN—BIN和預設值VP1相 減，得到預設碼Pre—VIDOUT，如步驟S806。判斷二進位碼VIDIN_BIN是 否大於85且預設碼Pre—VIDOUT是否小於等於85，如步驟S808。當二進位 碼VIDIN—BIN大於85且預設碼Pre—VIDOUT小於等於85時，將預設值VP1 增加4個單位數成為預設值VP2，如步驟S810。接著，二進位碼VIDIN—BIN 和預設值VP2相減得到二進位碼VIDOUT—BIN,如步驟S812。另外，當二進位碼VIDIN—BIN不大於85或者預設碼Pre—VIDOUT不小於等於(即大於) 85時即兩個判斷式有任一不成立，該二進位碼VIDIN—BIN和預設值VP1相 減得到二進位碼VIDOUT_BIN，如步驟S814。最後，利用第二轉換關係將 二進位碼VIDOUT—BIN轉換成屬於VRD 10擴充版本的電壓識別碼 VIDOUT,並輸出電壓識別碼VIDOUT至該脈寬調製控制器104，如步驟 S816。
圖9A為配合實現圖8的流程的運算處理單元的一範例的方框圖。如圖 所示，運算處理單元900包括選擇控制單元910及減法器920，選擇控制單 元910包括交集單元912及多路復用器914，交集單元912於二進位碼 VIDIN—BIN大於85且預設碼Pre—VIDOUT是否小於等於85時，送出信號 給多路復用器914，多路復用器914將該預設值VP1增加4個單位，輸出給 減法器920，減法器920將之和二進位碼VIDIN—BIN做減法運算得到二進位 碼VIDOUT—BIN輸出。
另夕卜，當二進位碼VIDIN—BIN不大於85或者預設碼Pre—VIDOUT不小 於等於(即大於)85時即兩個判斷式有任一不成立，多路復用器914將該預 設值VP1輸出給減法器920，減法器920將和二進位碼VIDIN—BIN和預設 值VP1相減得到二進位碼VIDOUT—BIN。
圖9B為配合實現圖8的流程的運算處理單元的另一範例的方框圖。運 算處理單元950包括選擇控制單元940及減法器930a及930b,選擇控制單 元940包括交集單元942及多路復用器944，減法器930a直接將預設值VP1 和二進位碼VIDIN—BIN做減法運算，減法器930b將預設值VP1增加4個單 位後和二進位碼VIDIN—BIN做減法運算，當二進位碼VIDIN—BIN大於85 且預設碼Pre—VIDOUT小於等於85時，多路復用器944選擇減法器930b送 入的數據並輸出二進位碼VIDOUT—BIN。
另外，當二進位碼VIDIN—BIN不大於85或者預設碼Pre—VIDOUT不小 於等於(即大於)85時即兩個判斷式有任一不成立，多路復用器944選擇減 法器930a送入的數據並輸出二進位碼VIDOUT一BIN。
另外，要注意的是在本發明的實施例中，二進位轉換單元112於當電壓 識別碼VIDIN不為該特殊指令所對應的上述特殊電壓識別碼之一時，才利用 該轉換關係將電壓識別碼VIDIN轉換成對應的二進位碼VIDIN—BIN，即當電壓識別碼VIDIN為該特殊指令所對應的上述特殊電壓識別碼之一時，將直 接輸出特殊指令至該脈寬調製控制器104，但此部分為己知技術，在此不多 做說明。
綜上所述，本發明電壓識別碼的轉換方法，將使轉換前後的電壓識別碼 和支持對應上述電壓識別碼的電壓調節標準的處理器產品具有相容性，的確 能達成本發明的目的。
雖然本發明已以較佳實施例公開如上，然其並非用以限定本發明，本領 域普通技術人員在不脫離本發明的精神和範圍內當可作些許的更動與潤飾， 因此本發明的保護範圍當以權利要求書所界定的範圍為準。
權利要求
1. 一種電壓識別碼的轉換方法，其特徵是，其包括下列步驟取得特殊二進位碼區域範圍，其中上述特殊二進位碼區域範圍由特殊指令所對應的N個特殊電壓識別碼以轉換關係轉換N個特殊二進位碼，上述N個特殊二進位碼作為上述特殊二進位碼區域範圍；利用上述轉換關係，將第一電壓識別碼轉換成對應的第一二進位碼；以及將上述第一二進位碼和第一預設值做運算得到第二二進位碼，其中上述第二二進位碼不落入上述特殊二進位碼區域範圍。
2. 根據權利要求l所述的電壓識別碼的轉換方法，其特徵是，其中將上 述第一二進位碼和上述第一預設值做運算，得到上述第二二進位碼的步驟還 包括下列子步驟將上述第一二進位碼和上述第一預設值相加，得到第一預設碼；分別判斷上述第一二進位碼是否小於上述特殊二進位碼區域範圍中最 小數值及上述第一預設碼是否大於等於上述最小數值；當上述第一二進位碼小於上述最小數值且上述第一預設碼大於等於上 述最小數值時，將上述第一預設值增加N個單位數成為第二預設值；以及將上述第一二進位碼和上述第二預設值相加得到上述第二二進位碼。
3. 根據權利要求2所述的電壓識別碼的轉換方法，其特徵是，其中還包 括下列步驟當上述第一二進位碼不小於上述最小數值或者上述第一預設碼小於上 述最小數值時，將上述第一二進位碼和上述第一預設值相加得到上述第二二 進位碼。
4. 根據權利要求l所述的電壓識別碼的轉換方法，其特徵是，其中將上 述第一二進位碼和上述第一預設值做運算，得到上述第二二進位碼的步驟還 包括下列子步驟將上述第一二進位碼和上述第一預設值相減，得到第一預設碼； 分別判斷上述第一二進位碼是否大於上述特殊二進位碼的區域範圍中最大數值及上述第一預設碼是否小於等於上述最大數值；當上述第一二進位碼大於上述最大數值及上述第一預設碼小於等於上述最大數值時，將上述第一預設值增加N個單位數成為第二預設值；以及將上述第一二進位碼和上述第二預設值相加得到上述第二二進位碼。
5. 根據權利要求4所述的電壓識別碼的轉換方法，其特徵是，其中還包括下列步驟當上述第一二進位碼不大於上述最大數值或者上述第一預設碼大於上 述最大數值時，將上述第一二進位碼和上述第一預設值相加得到上述第二二 進位碼。
6. 根據權利要求l所述的電壓識別碼的轉換方法，其特徵是，其中利用上述轉換關係，將電壓調節標準的上述第一電壓識別碼轉換成對應的上述第一二進位碼還包括下列步驟判斷上述第一電壓識別碼是否為上述特殊指令所對應的上述特殊電壓 識別碼之一；當上述第一電壓識別碼不為上述特殊指令所對應的上述特殊電壓識別 碼之一，利用上述轉換關係將上述第一電壓識別碼轉換成對應的上述第一二 進位碼。
7. 根據權利要求6所述的電壓識別碼的轉換方法，其特徵是，其中上述 電壓調節標準為電壓調節規範IO版本，上述特殊指令用於使上述微處理器 關閉且N為2，其中上述轉換關係為VIDIN—BIN= {VID—in[4:0]，VID—in[5]}- 6， b 01—0101;其中VIDIN—BIN為第一二進位碼，VRD—in[4:0]為上述第一電壓識別碼 中前5位，VRD—in[5]且為上述第一電壓識別碼中第6位，6， b 01—0101為6 位的2進位數值。
8. 根據權利要求6所述的電壓識別碼的轉換方法，其特徵是，其中上述 電壓調節標準為電壓調節規範IO.O擴充版本，上述特殊指令用於使上述微處 理器關閉且N為4，其中上述轉換關係為VIDIN—BIN= {VID—in[4:0]，VID—in[5]， VID—in[6]}- 7， b 010—1010;其中VIDIN—BIN為第一二進位碼，VRD—in[4:0]為上述第一電壓識別碼 中前5位，VRD一in[5]且為上述第一電壓識別碼中第6位， VRD—in[6]且為 上述第一電壓識別碼中第7位的反相，7' b010—1010為7位的2進位數值。
9. 根據權利要求l所述的電壓識別碼的轉換方法，其特徵是，其中還包 括下列步驟利用第二轉換關係將上述第二二進位碼轉換成屬於電壓調節標準的第 二電壓識別碼；以及輸出上述第二電壓識別碼。
10. 根據權利要求9所述的電壓識別碼的轉換方法，其特徵是，其中上 述電壓調節標準為電壓調節規範IO版本且上述第二轉換關係為VIDOUT={ (VIDOUT—BIN+6， b 01—0101) [O]， ( VIDOUT—BIN+6， b 01—0101) [5: 1〗}其中VIDOUT為上述第二電壓識別碼，VIDOUT—BIN為上述第二二進 制碼，(VIDOUT_BIN+6， b01_0101) [O]為上述第二二進位碼和6位的2 進位數值相加的結果中第1位，(VIDOUT—BIN+6， b01_0101) [5: l]為上 述第二二進位碼和6位的2進位數值相加的結果中第2到第6位。
11. 根據權利要求9所述的電壓識別碼的轉換方法，其特徵是，其中上 述電壓調節標準為電壓調節規範10.0擴充版本且上述第二轉換關係為VIDOUT={~ (VIDOUT_BIN+7， b 010—1010) [O]， (VIDOUT—BIN+7， b 010—1010) [l]， (VIDOUT—BIN+7， b 010—1010) [6: 2]}其中VIDOUT為上述第二電壓識別碼，VIDOUT一BIN為第二二進位碼， ~ (VIDOUT_BIN+7， b 010_1010) [O]為上述第二二進位碼和7位的2進位 數值相加的結果中第1位的反相，(VIDOUT—BIN+7， b010_1010) [l]為上 述第二二進位碼和7位的2進位數值相加的結果中第2位，(VIDOUT—BIN+7' b 010—1010) [6: 2]為上述第二二進位碼和7位的2進位數值相加的結果中 第3到第7位。
12. —種計算機系統，其特徵是，其包括 微處理器；脈寬調製控制器，連接上述微處理器；以及 電壓識別碼轉換電路，其包括二進位轉換單元，其利用轉換關係，將上述微處理器送入第一電壓 識別碼轉換成對應的第一二進位碼；及運算處理單元，用以取得特殊二進位碼區域範圍，其中上述特殊二 進位碼區域範圍由特殊指令所對應的N個特殊電壓識別碼以轉換關係轉換N 個特殊二進位碼，上述N個特殊二進位碼作為上述特殊二進位碼區域範圍，並將上述第一二進位碼和第一預設值做運算得到第二二進位碼，其中上述第 二二進位碼不落入上述特殊二進位碼的區域範圍。
13. 根據權利要求12所述的計算機系統，其特徵是，其中上述運算處理單元還包括第一加法單元，用以將上述第一二進位碼和上述第一預設值相加，得到 第一預設碼；以及選擇控制單元，用以分別判斷上述第一二進位碼是否小於上述特殊二進 制碼的區域範圍中最小數值及上述第一預設碼是否大於等於上述最小數值， 當上述第一二進位碼小於上述最小數值且上述第一預設碼大於等於上述最 小數值時，將上述第一預設值增加N個單位數成為第二預設值，並將上述第 一二進位碼和上述第二預設值相加得到上述第二二進位碼。
14. 根據權利要求13所述的計算機系統，其特徵是，其中上述選擇控制 單元於上述第一二進位碼不小於上述最小數值或者上述第一預設碼小於上 述最小數值時，將上述第一二進位碼和上述第一預設值相加得到上述第二二 進位碼。
15. 根據權利要求12所述的計算機系統，其特徵是，其中上述運算處理單元還包括第一減法單元，將上述第一二進位碼和上述第一預設值相減，得到第一 預設碼；以及選擇控制單元，分別判斷上述第一二進位碼是否大於上述特殊二進位碼 的區域範圍中最大數值及上述第一預設碼是否小於等於上述最大數值，當上 述第一二進位碼大於上述最大數值及上述第一預設碼小於等於上述最大數值時，將上述第一預設值增加N個單位數成為第二預設值，並將上述第一二 進位碼和上述第二預設值相加得到上述第二二進位碼。
16. 根據權利要求15所述的計算機系統，其特徵是，其中上述選擇控制 單元於上述第一二進位碼不大於上述最大數值或者上述第一預設碼大於上 述最大數值時，將上述第一二進位碼和上述第一預設值相加得到上述第二二 進位碼。
17. 根據權利要求12所述的計算機系統，其特徵是，其中上述二進位轉 換單元於當上述第一電壓識別碼不為上述特殊指令所對應的上述特殊電壓識別碼之一時，利用電壓調節標準與上述轉換關係將上述第一電壓識別碼轉 換成對應的上述第一二進位碼。
18. 根據權利要求17所述的計算機系統，其特徵是，其中上述電壓調節 標準為電壓調節規範IO版本，上述特殊指令用於使上述微處理器關閉且N 為2，其中上述轉換關係為VIDIN_BIN= {VID_in[4:0]，VID—in[5]}-6， b 01—0101;其中VIDIN—BIN為第一二進位碼，VRD—in[4:0]為上述第一電壓識別碼 中前5位，VRD—in[5]且為上述第一電壓識別碼中第6位，6， b01_0101為2進位表示的數值。
19. 根據權利要求17所述的計算機系統，其特徵是，其中上述電壓調節 標準為電壓調節規範IO.O擴充版本，上述特殊指令用於使上述微處理器關閉 且N為4，其中上述轉換關係為VIDIN—BIN= {VID—in[4:0]，VID—in[5]， VID—in[6]}- 7， b 010—1010;其中VIDIN一BIN為第一二進位碼，VRD一in[4:0]為上述第一電壓識別碼 中前5位，VRDjn[5]且為上述第一電壓識別碼中第6位， VRD—in[6]且為 上述第一電壓識別碼中第7位的反相，7' b010—1010為2進位表示的數值。
20. 根據權利要求14所述的計算機系統，其特徵是，其中上述電壓識別 碼轉換電路還包括二進位反轉換單元，其利用第二轉換關係將上述第二二進位碼轉換成第 二電壓識別碼，並輸出上述第二電壓識別碼至上述脈寬調製控制器。
全文摘要
本發明提出一種電壓識別碼的轉換方法及計算機系統，該方法包括下列步驟取得一特殊二進位碼區域範圍，其中此特殊二進位碼區域範圍由一特殊指令所對應的N個特殊電壓識別碼以一轉換關係轉換N個特殊二進位碼，而將N個特殊二進位碼作為特殊二進位碼區域範圍；利用此轉換關係，將一第一電壓識別碼轉換成對應的一第一二進位碼；以及，將第一二進位碼和一第一預設值做運算得到一第二二進位碼，其中第二二進位碼不落入特殊二進位碼區域範圍。本發明將使轉換前後的電壓識別碼和支持對應上述電壓識別碼的電壓調節標準的處理器產品具有相容性。
文檔編號G06F1/26GK101452332SQ200810183890
公開日2009年6月10日 申請日期2008年12月15日 優先權日2008年12月15日
發明者邱明輝 申請人:祥碩科技股份有限公司