測試結構及其測試方法與流程

2024-03-04 17:49:15

本發明涉及半導體領域，尤其涉及一種測試結構及其測試方法。

背景技術：

隨著集成電路的集成化，以及半導體器件的微型化，電晶體的性能對於集成電路的影響越發顯著。在影響電晶體性能的因素中，寄生電容會對由電晶體形成的半導體器件的工作效率產生影響。因此，需要對所述電晶體的寄生電容進行測試，從而儘量降低所述寄生電容的大小。

但是，現有技術對於電晶體寄生電容的測試方法複雜，且很難精準獲取所述寄生電容值。

技術實現要素：

本發明解決的問題是提供一種測試結構及其測試方法，有效獲取電晶體的寄生電容值。

為解決上述問題，本發明提供一種測試結構，包括：基底，包括第一區域、第二區域和第三區域；阱區，位於所述基底內；位於所述第一區域的第一測試結構，所述第一測試結構包括幹個位於所述第一區域阱區表面的柵極結構，位於所述柵極結構兩側基底內的若干個作為源區或漏區的摻雜區，位於所述第一區域兩端的第一連接結構以及所述第一連接結構之間的第二連接結構，所述第一連接結構包括與所述摻雜區相連接的接觸插塞以及與所述接觸插塞相連接的金屬層，所述第二連接結構包括與所述摻雜區相連接的接觸插塞以及與所述接觸插塞相連接的金屬層，其中，所述阱區與所述摻雜區的摻雜類型相同；位於所述第二區域的第二測試結構，所述第二測試結構包括若干個位於所述第二區域阱區表面的柵極結構，位於所述柵極結構兩側基底內的若干個作為源區或漏區的摻雜區，位於所述第二區域兩端的第三連接結構以及所述第三連接結構之間的第四連接結構，所述第三連接結構包括與所述摻雜區相連接的接觸插塞以及與所述接觸插塞相連接的金屬層，所述第四 連接結構包括與所述摻雜區相連接的接觸插塞，其中，所述阱區與所述摻雜區的摻雜類型相同；位於所述第三區域的第三測試結構，所述第三測試結構包括若干個位於所述第三區域阱區表面的柵極結構，位於所述柵極結構兩側基底內的若干個作為源區或漏區的摻雜區，以及位於所述第三區域兩端的第五連接結構，所述第五連接結構包括與所述摻雜區相連接的接觸插塞以及與所述接觸插塞相連接的金屬層，其中，所述阱區與所述摻雜區的摻雜類型相同。

可選的，所述第一連接結構、第三連接結構和第五連接結構為相同結構。

可選的，所述第一測試結構、第二測試結構和第三測試結構的柵極結構的形成工藝、材料和尺寸相同，所述第一測試結構、第二測試結構和第三測試結構的接觸插塞的形成工藝、材料和尺寸相同，所述第一測試結構、第二測試結構和第三測試結構的金屬層的形成工藝、材料和尺寸相同。

可選的，所述第一測試結構、第二測試結構和第三測試結構的柵極結構的數量相等。

可選的，所述第一測試結構、第二測試結構和第三測試結構的柵極結構的數量為n個，n為等於或大於2的自然數。

可選的，所述摻雜區的數量為n+1個；所述第二連接結構的數量為n-1個；所述第四連接結構的數量為n-1個。

可選的，所述測試結構為鰭式場效應管結構，所述基底包括襯底以及凸出於所述襯底的鰭部，所述柵極結構位於所述鰭部表面，所述摻雜區位於所述柵極結構兩側的鰭部內；或者，所述測試結構為平面電晶體結構，所述基底為襯底，所述柵極結構位於所述襯底表面，所述摻雜區位於所述柵極結構兩側的襯底內。

可選的，所述測試結構還包括應力層，所述摻雜區形成於所述應力層內。

可選的，所述摻雜區還包括位於所述柵極結構下方的重疊區域。

相應的，本發明還提供一種測試方法，包括：提供本發明所述的測試結構；分別測得所述第一測試結構、第二測試結構和第三測試結構的電容值； 通過所述第一測試結構的電容值與所述第二測試結構的電容值的差值，獲得第一測試電容值，所述第一測試電容值為所述柵極結構與相鄰所述金屬層之間的電容值；通過所述第二測試結構的電容值與所述第三測試結構的電容值的差值，獲得第二測試電容值，所述第二測試電容值為所述柵極結構與相鄰所述接觸插塞之間的電容值；通過所述第三測試結構的電容值與所述第一測試電容值以及第二測試電容值的差值，獲得第三測試電容值，所述第三測試電容值為所述柵極結構與相鄰所述摻雜區邊緣之間的電容值。

可選的，獲得所述第二測試電容值的步驟中，所述第二測試結構的電容值與所述第三測試結構的電容值的差值為所述第二測試電容值的2×(n-1)倍。

可選的，獲得所述第一測試電容值的步驟中，所述第一測試結構的電容值與所述第二測試結構的電容值的差值，為所述第一測試電容值的2×(n-1)倍。

可選的，獲得所述第三測試電容值的步驟中，所述第三測試結構的電容值與2倍所述第二測試電容值以及2倍所述第一測試電容值的差值，為所述第三測試電容值的2n倍。

可選的，所述測試方法還包括：通過所述第一測試電容值、第二測試電容值和第三測試電容值，獲得第四測試電容值，所述第四測試電容值為所述柵極結構與相鄰所述摻雜區的重疊電容值。

可選的，獲得所述第四測試電容值的步驟包括：提供柵極結構至漏區電容的測試結構；通過所述柵極結構至漏區電容的測試結構，獲得第五測試電容值，所述第五測試電容值為所述柵極結構與漏區之間的電容值；所述第五測試電容值減去所述第二測試電容值、第一測試電容值以及第三測試電容值，獲得第四測試電容值。

與現有技術相比，本發明的技術方案具有以下優點：

本發明通過三種不同結構的測試結構，其中，所述第一測試結構和第二測試結構的差異僅在於所述第一測試結構的第二連接結構和第二測試結構的第四連接結構，所述第二連接結構包括與所述摻雜區相連接的接觸插塞以及 與所述接觸插塞相連接的金屬層，所述第四連接結構包括與所述摻雜區相連接的接觸插塞，因此，通過所述第一測試結構的電容值與所述第二測試結構的電容值的差值，可以獲得第一測試電容值，所述第一測試電容值為所述柵極結構與相鄰所述金屬層之間的電容值；所述第二測試結構和第三測試結構的差異僅在於所述第二測試結構具有第四連接結構，所述第四連接結構包括與所述摻雜區相連接的接觸插塞，因此，通過所述第二測試結構的電容值與所述第三測試結構的電容值的差值，可以獲得第二測試電容值，所述第二測試電容值為所述柵極結構與相鄰所述接觸插塞之間的電容值，最後可以通過第三測試結構的電容值與所述第二測試電容值以及第一測試電容值的差值，獲得第三測試電容值，所述第三測試電容值為所述柵極結構與相鄰所述摻雜區邊緣之間的電容值，從而可以精準地獲取所述電晶體的寄生電容。

可選方案中，通過採用柵極結構至漏區電容的測試結構，可以獲得第五測試電容值，所述第五測試電容值為所述柵極結構與漏區之間的電容值，然後將所述第五測試電容值減去所述第二測試電容值、第一測試電容值以及第三測試電容值，獲得第四測試電容值，所述第四測試電容值為所述柵極結構與相鄰所述摻雜區的重疊電容值，進一步可以獲取所述電晶體的寄生電容。

附圖說明

圖1至圖4是本發明測試結構一實施例中對應的結構示意圖。

具體實施方式

如背景技術所述，現有技術對於電晶體寄生電容的測試方法複雜，且很難精準獲取所述寄生電容值。

隨著器件特徵尺寸的不斷減小，器件的短溝效應越來越嚴重。為了更好的適應特徵尺寸的減小，半導體工藝逐漸開始從平面mosfet電晶體向具有更高功效的三維立體式的電晶體過渡，如鰭式場效應管(finfet)，以抑制器件的短溝效應。相應的，以finfet為代表的三維立體式的電晶體中，與源區和漏區相連接的接觸插塞採用了槽(trench)結構，即採用了接觸槽插塞，所述接觸槽插塞可以降低源區和漏區的電阻，但同時也大大增加了電晶體的寄生電容。其中，所述寄生電容主要包括柵極結構和位於所述柵極結構兩側的 源區或漏區邊緣之間的電容、柵極結構和位於源區或漏區表面的接觸插塞之間的電容，柵極結構和接觸插塞上的金屬層之間的電容，以及柵極結構和位於所述柵極結構下方的部分源區或漏區之間的重疊電容。而在實際測量過程中，難以直接測量並單獨獲得以上電容值。

為了解決所述技術問題，本發明提供一種測試結構，包括：基底，包括第一區域、第二區域和第三區域；阱區，位於所述基底內；位於所述第一區域的第一測試結構，所述第一測試結構包括幹個位於所述第一區域阱區表面的柵極結構，位於所述柵極結構兩側基底內的若干個作為源區或漏區的摻雜區，位於所述第一區域兩端的第一連接結構以及所述第一連接結構之間的第二連接結構，所述第一連接結構包括與所述摻雜區相連接的接觸插塞以及與所述接觸插塞相連接的金屬層，所述第二連接結構包括與所述摻雜區相連接的接觸插塞以及與所述接觸插塞相連接的金屬層，其中，所述阱區與所述摻雜區的摻雜類型相同；位於所述第二區域的第二測試結構，所述第二測試結構包括若干個位於所述第二區域阱區表面的柵極結構，位於所述柵極結構兩側基底內的若干個作為源區或漏區的摻雜區，位於所述第二區域兩端的第三連接結構以及所述第三連接結構之間的第四連接結構，所述第三連接結構包括與所述摻雜區相連接的接觸插塞以及與所述接觸插塞相連接的金屬層，所述第四連接結構包括與所述摻雜區相連接的接觸插塞，其中，所述阱區與所述摻雜區的摻雜類型相同；位於所述第三區域的第三測試結構，所述第三測試結構包括若干個位於所述第三區域阱區表面的柵極結構，位於所述柵極結構兩側基底內的若干個作為源區或漏區的摻雜區，以及位於所述第三區域兩端的第五連接結構，所述第五連接結構包括與所述摻雜區相連接的接觸插塞以及與所述接觸插塞相連接的金屬層，其中，所述阱區與所述摻雜區的摻雜類型相同。

本發明通過三種不同結構的測試結構，其中，所述第一測試結構和第二測試結構的差異僅在於所述第一測試結構的第二連接結構和第二測試結構的第四連接結構，所述第二連接結構包括與所述摻雜區相連接的接觸插塞以及與所述接觸插塞相連接的金屬層，所述第四連接結構包括與所述摻雜區相連接的接觸插塞，因此，通過所述第一測試結構的電容值與所述第二測試結構 的電容值的差值，可以獲得第一測試電容值，所述第一測試電容值為所述柵極結構與相鄰所述金屬層之間的電容值；所述第二測試結構和第三測試結構的差異僅在於所述第二測試結構具有第四連接結構，所述第四連接結構包括與所述摻雜區相連接的接觸插塞，因此，通過所述第二測試結構的電容值與所述第三測試結構的電容值的差值，可以獲得第二測試電容值，所述第二測試電容值為所述柵極結構與相鄰所述接觸插塞之間的電容值，最後可以通過第三測試結構的電容值與所述第二測試電容值以及第一測試電容值的差值，獲得第三測試電容值，所述第三測試電容值為所述柵極結構與相鄰所述摻雜區邊緣之間的電容值，從而可以精準地獲取所述電晶體的寄生電容。

為使本發明的上述目的、特徵和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。

圖1至圖4是本發明測試結構一實施例中對應的結構示意圖。

結合參考圖1至圖3，所述測試結構包括：基底(未標示)，所述基底包括第一區域i、第二區域ii和第三區域iii；阱區200，位於所述基底內。

本實施例中，所述第一區域i、第二區域ii和第三區域iii為不相鄰區域。在另一實施例中，所述第一區域i、第二區域ii和第三區域iii還可以為相鄰區域，且通過隔離結構120進行隔離。

本實施例中，所述測試結構為鰭式場效應管結構，所述基底包括襯底100以及凸出於所述襯底100的鰭部110，所述基底還包括位於所述襯底100表面的隔離結構120，所述隔離結構120用於對相鄰器件之間起到隔離作用。

所述隔離結構120的材料可以為氧化矽、氮化矽或氮氧化矽。本實施例中，所述隔離結構120的材料為氧化矽。

所述襯底100的材料為矽、鍺、鍺化矽、碳化矽、砷化鎵或鎵化銦，所述襯底100還能夠為絕緣體上的矽襯底或者絕緣體上的鍺襯底；所述鰭部110的材料包括矽、鍺、鍺化矽、碳化矽、砷化鎵或鎵化銦。本實施例中，所述襯底100為矽襯底，所述鰭部110的材料為矽。

在其他實施例中，所述測試結構還可以為平面電晶體結構，所述基底為襯底。

本實施例中，所述第一區域i、第二區域ii和第三區域iii的阱區200的摻雜類型和摻雜濃度相同。

如圖1所示，所述測試結構還包括：位於所述第一區域i的第一測試結構(未標示)。

所述第一測試結構包括若干個位於所述第一區域i阱區200表面的柵極結構130，位於所述柵極結構130兩側基底內的若干個作為源區或漏區的摻雜區140，位於所述第一區域i兩端的第一連接結構310以及所述第一連接結構310之間的第二連接結構320。

本實施例中，所述阱區200與所述第一區域i摻雜區140的摻雜類型相同，從而使所述第一區域i的電晶體之間相互導通，在測試過程中可以同時獲得所有電晶體的寄生電容值。

本實施例中，所述第一測試結構的柵極結構130的數量為n個，n為等於或大於2的自然數。相應的，所述第一區域i摻雜區140的數量為n+1個，所述第二連接結構320的數量為n-1個。

在一個具體實施例中，所述第一測試結構的柵極結構130的數量為5個，所述第一區域i摻雜區140的數量為6個，所述第二連接結構320的數量為4個。

需要說明的是，所述第一測試結構還包括位於所述隔離結構120和鰭部110交界處的偽柵結構135，用於提高所述摻雜區140的形成質量。

本實施例中，所述測試結構為鰭式場效應管結構，相應的，所述柵極結構130位於所述鰭部110表面，所述摻雜區140位於所述柵極結構130兩側的鰭部110內。

在另一實施例中，所述測試結構為平面電晶體結構，所述基底為襯底，相應的，所述柵極結構位於所述襯底表面，所述摻雜區位於所述柵極結構兩側的襯底內。

需要說明的是，所述第一測試結構還包括應力層(圖未示)，所述摻雜區140形成於所述應力層內，且所述摻雜區140還包括位於所述柵極結構130下 方的重疊區域(圖未示)

所述第一連接結構310包括與所述摻雜區140相連接的接觸插塞150以及與所述接觸插塞150相連接的金屬層160，所述第二連接結構320包括與所述摻雜區140相連接的接觸插塞150以及與所述接觸插塞150相連接的金屬層160。

本實施例中，所述接觸插塞150為槽(trench)結構，即為接觸槽插塞。在另一實施例中，所述接觸插塞還可以為接觸孔插塞。

如圖2所示，所述測試結構還包括：位於所述第二區域ii的第二測試結構(未標示)。

所述第二測試結構包括若干個位於所述第二區域ii阱區200表面的柵極結構130，位於所述柵極結構130兩側基底內的若干個作為源區或漏區的摻雜區140，位於所述第二區域ii兩端的第三連接結構330以及所述第三連接結構330之間的第四連接結構340。

本實施例中，所述阱區200與所述第二區域ii摻雜區140的摻雜類型相同，從而使所述第二區域ii的電晶體之間相互導通，在測試過程中可以同時獲得所有電晶體的寄生電容值。

本實施例中，所述第一測試結構和第二測試結構的柵極結構130的數量相等。相應的，所述第二測試結構的柵極結構130的數量為n個，n為等於或大於2的自然數，所述第二區域ii摻雜區140的數量為n+1個，所述第四連接結構340的數量為n-1個。

在一個具體實施例中，所述第二測試結構的柵極結構130的數量為5個，所述第二區域ii摻雜區140的數量為6個，所述第四連接結構340的數量為4個。

需要說明的是，所述第二測試結構還包括位於所述隔離結構120和鰭部110交界處的偽柵結構135，用於提高所述摻雜區140的形成質量。

還需要說明的是，所述第一測試結構和第二測試結構的柵極結構130的形成工藝、材料和尺寸相同，所述第一測試結構和第二測試結構的摻雜區140 的形成工藝相同，所述第一測試結構和第二測試結構的接觸插塞150的形成工藝、材料和尺寸相同，所述第一測試結構和第二測試結構的金屬層160的形成工藝、材料和尺寸相同。

還需要說明的是，所述第三連接結構330和第一連接結構310為相同結構。

本實施例中，所述測試結構為鰭式場效應管結構，相應的，所述柵極結構130位於所述鰭部110表面，所述摻雜區140位於所述柵極結構130兩側的鰭部110內。

在另一實施例中，所述測試結構為平面電晶體結構，所述基底為襯底，相應的，所述柵極結構位於所述襯底表面，所述摻雜區位於所述柵極結構兩側的襯底內。

需要說明的是，所述第二測試結構還包括應力層(圖未示)，所述摻雜區140形成於所述應力層內，且所述摻雜區140還包括位於所述柵極結構130下方的重疊區域(圖未示)

本實施例中，所述第三連接結構330包括與所述摻雜區140相連接的接觸插塞150以及與所述接觸插塞150相連接的金屬層160，所述第四連接結構340包括與所述摻雜區140相連接的接觸插塞150。

本實施例中，所述接觸插塞150為槽(trench)結構，即為接觸槽插塞。在另一實施例中，所述接觸插塞還可以為接觸孔插塞。

如圖3所示，所述測試結構還包括：位於所述第三區域iii的第三測試結構(未標示)。

所述第三測試結構包括若干個位於所述第三區域iii阱區200表面的柵極結構130，位於所述柵極結構130兩側基底內的若干個作為源區或漏區的摻雜區140，以及位於所述第三區域iii兩端的第五連接結構350，所述第五連接結構350包括與所述摻雜區140相連接的接觸插塞150以及與所述接觸插塞150相連接的金屬層160。

本實施例中，所述阱區200與所述第三區域iii摻雜區140的摻雜類型相 同，從而使所述第三區域iii的電晶體之間相互導通，在測試過程中可以同時獲得所有電晶體的寄生電容值。

本實施例中，所述第一測試結構、第二測試結構和第三測試結構的柵極結構130的數量相等。相應的，所述第三測試結構的柵極結構130的數量為n個，n為等於或大於2的自然數，所述第三區域iii摻雜區140的數量為n+1個。

在一個具體實施例中，所述第三測試結構的柵極結構130的數量為5個，所述第三區域iii摻雜區140的數量為6個。

需要說明的是，所述第三測試結構還包括位於所述隔離結構120和鰭部110交界處的偽柵結構135，用於提高所述摻雜區140的形成質量。

還需要說明的是，所述第一測試結構、第二測試結構和第三測試結構的柵極結構130的形成工藝、材料和尺寸相同，所述第一測試結構、第二測試結構和第三測試結構的摻雜區140的形成工藝相同，所述第一測試結構、第二測試結構和第三測試結構的接觸插塞150的形成工藝、材料和尺寸相同，所述第一測試結構、第二測試結構和第三測試結構的金屬層160的形成工藝、材料和尺寸相同。

還需要說明的是，所述第一連接結構310、第三連接結構330和第五連接結構350為相同結構。

本實施例中，所述測試結構為鰭式場效應管結構，相應的，所述柵極結構130位於所述鰭部110表面，所述摻雜區140位於所述柵極結構130兩側的鰭部110內。

在另一實施例中，所述測試結構為平面電晶體結構，所述基底為襯底，相應的，所述柵極結構位於所述襯底表面，所述摻雜區位於所述柵極結構兩側的襯底內。

需要說明的是，所述第三測試結構還包括應力層(圖未示)，所述摻雜區140形成於所述應力層內，且所述摻雜區140還包括位於所述柵極結構130下方的重疊區域(圖未示)

本實施例中，所述接觸插塞150為槽(trench)結構，即為接觸槽插塞。在另一實施例中，所述接觸插塞還可以為接觸孔插塞。

結合參考圖1至圖4，相應的，本發明還提供一種測試方法，包括：

提供本發明所述的測試結構；

分別測得所述第一測試結構(如圖1所示)的電容值c1、第二測試結構(如圖2所示)的電容值c2和第三測試結構(如圖3所示)的電容值c3；

通過所述第一測試結構的電容值c1與所述第二測試結構的電容值c2的差值，獲得第一測試電容值cgm(如圖4所示)，所述第一測試電容值cgm為所述柵極結構130與相鄰所述金屬層160之間的電容值；

通過所述第二測試結構的電容值c2與所述第三測試結構的電容值c3的差值，獲得第二測試電容值cgt(如圖4所示)，所述第二測試電容值cgt為所述柵極結構130與相鄰所述接觸插塞150之間的電容值；

通過所述第三測試結構的電容值c3與所述第二測試電容值cgt以及第一測試電容值cgm的差值，獲得第三測試電容值cof(如圖4所示)，所述第三測試電容值cof為所述柵極結構130與相鄰所述摻雜區140邊緣之間的電容值。

結合參考圖4，具體分析獲得所述第二測試電容值cgt、第一測試電容值cgm以及第三測試電容值cof的計算原理。

圖4為所述第一測試結構一實施例的結構示意圖，其中，以n＝2為例進行說明。電晶體的寄生電容包括第三測試電容值cof、第二測試電容值cgt，以及第一測試電容值cgm。

首先，通過所述第一測試結構的電容值c1與所述第二測試結構的電容值c2的差值，獲得所述第一測試電容值cgm。

本實施例中，所述第一測試結構和第二測試結構的差異僅在於所述第一測試結構的第二連接結構320(如圖1所示)和第二測試結構的第四連接結構340(如圖2所示)，所述第二連接結構320包括與所述摻雜區140相連接的接觸插塞150以及與所述接觸插塞150相連接的金屬層160，所述第四連接結 構340包括與所述摻雜區140相連接的接觸插塞150，因此，所述第一測試結構的電容值c1大於所述第二測試結構的電容值c2，且c1和c2的差值來自於所述第一測試結構的柵極結構130與相鄰所述金屬層160之間的電容值，即第一測試電容值cgm，也就是說，通過所述第一測試結構的電容值c1與所述第二測試結構的電容值c2的差值，可以獲得所述第一測試電容值cgm。

具體地，所述第一測試結構的電容值c1與所述第二測試結構的電容值c2的差值為所述第一測試電容值cgm的2×(n-1)倍，n為所述第一測試結構或第二測試結構的柵極結構130的數量，即獲得所述第一測試電容值cgm的公式為c1-c2＝2×(n-1)×cgm。

在一個具體實施例中，所述第一測試結構的柵極結構130的數量為5個，所述第二測試結構的柵極結構130的數量為5個，因此，獲得所述第一測試電容值cgm的公式為c1-c2＝8×cgm。

然後，通過所述第二測試結構的電容值c2與所述第三測試結構的電容值c3的差值，獲得所述第二測試電容值cgt。

本實施例中，所述第二測試結構和第三測試結構的差異僅在於所述第二測試結構具有第四連接結構340，所述第四連接結構340包括與所述摻雜區140相連接的接觸插塞150，因此，所述第二測試結構的電容值c2大於所述第三測試結構的電容值c3，且c2和c3的差值來自於所述第二測試結構的柵極結構130與相鄰所述接觸插塞140之間的電容值，即第二測試電容值cgt，也就是說，通過所述第二測試結構的電容值c2與所述第三測試結構的電容值c3的差值，可以獲得所述第二測試電容值cgt。

具體地，所述第二測試結構的電容值c2與所述第三測試結構的電容值c3的差值為所述第二測試電容值cgt的2×(n-1)倍，n為所述第二測試結構或第三測試結構的柵極結構130的數量，即獲得所述第二測試電容值cgt的公式為c2-c3＝2×(n-1)×cgt。

在一個具體實施例中，所述第二測試結構的柵極結構130的數量為5個，所述第三測試結構的柵極結構130的數量為5個，因此獲得所述第二測試電容值cgt的公式為c2-c3＝8×cgt。

需要說明的是，本實施例中，先獲得所述第一測試電容值cgm，再獲得所述第二測試電容值cgt。在另一實施例中，可以先獲得所述第二測試電容值cgt，再獲得所述第一測試電容值cgm。

最後，通過所述第三測試結構的電容值c3與所述第二測試電容值cgt(如圖4所示)以及所述第一測試電容值cgm(如圖4所示)的差值，獲得所述第三測試電容值cof(如圖4所示)。

結合參考圖3，本實施例中，所述第三測試結構的電容值c3包括第三測試電容值cof、第二測試電容值cgt和第一測試電容值cgm，因此，所述第三測試結構的電容值c3與2倍所述第二測試電容值cgt以及2倍所述第一測試電容值cgm的差值，為所述第三測試電容值cof的2n倍，即獲得所述第三測試電容值cof的公式為c3-2×cgt-2×cgm＝2×n×cof。

需要說明的是，所述摻雜區140還包括位於所述柵極結構130下方的重疊區域(圖未示)，相應的，所述測試方法還包括：通過所述第一測試電容值cgm、第二測試電容值cgt和第三測試電容值cof，獲得第四測試電容值cov，所述第四測試電容值cov為所述柵極結構130與相鄰所述摻雜區140的重疊電容值。

本實施例中，通過採用柵極結構130至漏區(未標示)電容的測試結構(圖未示)，獲得所述第四測試電容值cov。

需要說明的是，所述柵極結構130至漏區(未標示)電容的測試結構與本實施例所述測試結構的不同在於，所述測試結構的阱區與摻雜區140的摻雜類型不同。所述柵極結構130與所述漏區之間的電容值包括第二測試電容值cgt、第一測試電容值cgm、第三測試電容值cof以及第四測試電容值cov。

具體地，獲得所述第四測試電容值cov的步驟包括：提供柵極結構130至漏區(未標示)電容的測試結構(圖未示)；通過所述柵極結構至漏區電容的測試結構，獲得第五測試電容值cgd，所述第五測試電容值cgd為所述柵極結構130與漏區之間的電容值；所述第五測試電容值cgd減去所述第二測試電容值cgt、第一測試電容值cgm以及第三測試電容值cof，可以獲得所述第四測試電容值cov，即獲得所述第四測試電容值cov的公式為cov＝ cgd-cgt-cgm-cof。

本發明通過第一測試結構、第二測試結構和第三測試結構，其中，所述第一測試結構和第二測試結構的差異僅在於所述第一測試結構的第二連接結構和第二測試結構的第四連接結構，所述第二測試結構和第三測試結構的差異僅在於所述第二測試結構具有第四連接結構，因此，通過測得所述第一測試結構、第二測試結構和第三測試結構的電容值，並經過運算，可以獲得所述柵極結構與相鄰所述接觸插塞之間的電容值、柵極結構與相鄰所述金屬層之間的電容值，以及柵極結構與相鄰所述摻雜區之間的電容值，從而可以精準地獲取所述電晶體的寄生電容。

雖然本發明披露如上，但本發明並非限定於此。任何本領域技術人員，在不脫離本發明的精神和範圍內，均可作各種更動與修改，因此本發明的保護範圍應當以權利要求所限定的範圍為準。