一種溝槽MOSFET器件及其製備方法與流程
2024-04-13 20:37:05
一種溝槽mosfet器件及其製備方法
技術領域
1.本發明涉及半導體器件技術領域，更具體地說，涉及一種溝槽mosfet器件及其製備方法。
背景技術：
2.碳化矽(化學式為sic)材料具有禁帶寬度大、擊穿電場高、電子遷移率速度快、熱導率高等物理性質方面的優勢，這些特點讓碳化矽材料十分適用於高溫、高壓、高頻和抗輻射的環境中。
3.sic功率mosfet(metal-oxide-semiconductor field-effect transistor，金屬-氧化物半導體場效應電晶體)是一種單極型電壓控制器件，主要應用在電源、功率處理系統中起著控制電能變換的作用；相對於傳統si基功率器件，sic器件更容易實現高壓、低損耗和高功率密度，因此逐漸成為市場的主流。
4.當前限制mosfet器件成本降低和參數進一步提升的一個重要因素就是如何降低其導通電阻(單位晶片面積導通電阻)；為了降低導通電阻，溝槽mosfet成了目前研究開發的熱點；相對於平面結構的mosfet元胞在(0001)面低的溝道遷移率，溝道型mosfet的溝道在垂直於(0001)面的晶面，一般在(11-20)面，此晶面上溝道附近的電子遷移率明顯高於(0001)面，並且溝道型元胞尺寸可以做到更小，因此溝道型mosfet器件具有更低的比導通電阻、更高的電流密度。
5.但是，溝槽mosfet結構中，一般柵極溝槽的底部容易形成電場集中，由於柵氧材料一般為sio2，其介電常數為3.9，而sic的介電常數為9.7，柵氧界面處sio2中電場是sic的2.5倍，而sic臨界電場是si的10倍，那麼在器件承受高壓時，sic器件柵極溝槽的底部柵氧化層容易出現可靠性問題，因此如何緩解或避免柵極溝槽的底部的電場集中是目前研究的熱點。
6.為了緩解柵極溝槽底部的電場集中，通常會在柵極溝槽底部注入p型摻雜離子或者在柵極和源極雙溝槽結構(即溝槽mosfet的柵極和源極在兩個分別的溝槽內)的源極溝槽底部注入p型摻雜離子；其中柵極溝槽底部注入p型摻雜離子會導致柵極溝槽底部附近的電流通路阻塞；柵極和源極形成雙溝槽的結構會使元胞尺寸明顯變大，比導通電阻增大，電流密度降低，並且源極溝槽底部距離柵極溝槽底部較遠，很難大幅度緩解柵極溝槽底部的電場集中。
7.另外，在實際應用中電晶體經常要反並聯一個續流二極體，這樣既提升了成本也增大了體積，如果在器件元胞內集成肖特基二極體，那麼可以提高晶片的集成度，但是目前在器件內部集成二極體一般會使元胞尺寸明顯增大，從而導致比導通電阻增大，電流密度降低。
8.那麼，如何在不影響元胞尺寸的基礎上在器件內部集成肖特基二極體，進而在不影響比導通電阻和電流密度的基礎上提高晶片的集成度，降低二極體壓降，降低器件生成成本，是本領域技術人員亟待解決的技術問題。
技術實現要素：
9.有鑑於此，為解決上述問題，本發明提供一種溝槽mosfet器件及其製備方法，技術方案如下：
10.一種溝槽mosfet器件，所述溝槽mosfet器件包括：
11.襯底；
12.在第一方向上，依次位於所述襯底一側的緩衝層、外延層和電流擴展層；所述電流擴展層背離所述襯底的一側具有柵極溝槽和位於所述柵極溝槽底部的n級階梯源極溝槽，n為大於或等於1的正整數；所述第一方向垂直於所述襯底所在平面，且由所述襯底指向所述電流擴展層；
13.位於所述柵極溝槽內的第一結構部分，所述第一結構部分包括柵氧化層、柵極和隔離介質層；其中所述柵氧化層覆蓋所述柵極溝槽的底部和側壁，所述柵極位於所述柵氧化層上，所述隔離介質層覆蓋所述柵極背離所述襯底一側的表面，以及覆蓋所述柵極相鄰所述n級階梯源極溝槽一側的側壁；
14.所述第一結構部分相鄰的所述柵極溝槽的側壁具有第一摻雜區域、第二摻雜區域和第三摻雜區域，所述第一摻雜區域和所述第二摻雜區域位於所述第三摻雜區域與所述第一結構部分之間，且所述第一摻雜區域和所述第二摻雜區域在所述第一方向上依次設置；
15.所述n級階梯源極溝槽相鄰的所述柵極溝槽的側壁具有第四摻雜區域，所述n級階梯源極溝槽的底部具有第五摻雜區域；
16.所述n級階梯源極溝槽的底部設置有歐姆接觸層，所述n級階梯源極溝槽的第一級階梯源極溝槽相鄰所述柵極溝槽一側的側壁設置有肖特基接觸層；
17.位於所述n級階梯源極溝槽內的源極，以及位於所述襯底背離所述緩衝層一側的漏極。
18.優選的，在上述溝槽mosfet器件中，所述歐姆接觸層還延伸設置在所述n級階梯源極溝槽的第一級階梯源極溝槽相鄰所述第一結構部分的側壁上。
19.優選的，在上述溝槽mosfet器件中，所述肖特基接觸層還延伸設置在所述n級階梯源極溝槽的第一級階梯源極溝槽相鄰所述第一結構部分的側壁上。
20.優選的，在上述溝槽mosfet器件中，所述n級階梯源極溝槽為二級階梯源極溝槽；
21.所述歐姆接觸層還延伸設置在所述n級階梯源極溝槽的第二級階梯源極溝槽的側壁。
22.優選的，在上述溝槽mosfet器件中，所述n級階梯源極溝槽位於所述柵極溝槽的中間區域，所述第一結構部分位於所述n級階梯源極溝槽的一側；
23.所述溝槽mosfet器件還包括：
24.位於所述柵極溝槽內的第二結構部分，所述第二結構部分位於所述n級階梯源極溝槽的另一側，所述第一結構部分和所述第二結構部分的結構相同；
25.位於所述第四摻雜區域和所述第二結構部分之間的第六摻雜區域和第七摻雜區域，所述第六摻雜區域和所述第七摻雜區域在所述第一方向上依次設置。
26.優選的，在上述溝槽mosfet器件中，所述第一摻雜區域為第二摻雜類型的低摻雜區域；
27.所述第二摻雜區域為第一摻雜類型的高摻雜區域；
28.所述第三摻雜區域為第二摻雜類型的高摻雜區域；
29.所述第四摻雜區域為第二摻雜類型的高摻雜區域；
30.所述第五摻雜區域為第二摻雜類型的高摻雜區域；
31.所述第六摻雜區域為第二摻雜類型的低摻雜區域；
32.所述第七摻雜區域為第一摻雜類型的高摻雜區域。
33.優選的，在上述溝槽mosfet器件中，所述第一摻雜區域的摻雜濃度為1e16cm-3-1e18cm-3
；
34.所述第二摻雜區域的摻雜濃度為1e18cm-3-5e20cm-3
；
35.所述第三摻雜區域的摻雜濃度為1e17cm-3-8e20cm-3
；
36.所述第四摻雜區域的摻雜濃度為1e17cm-3-8e20cm-3
；
37.所述第五摻雜區域的摻雜濃度為1e16cm-3-5e20cm-3
；
38.所述第六摻雜區域的摻雜濃度為1e16cm-3-1e18cm-3
；
39.所述第七摻雜區域的摻雜濃度為1e18cm-3-5e20cm-3
。
40.優選的，在上述溝槽mosfet器件中，所述第一摻雜區域的摻雜深度為0.2um-1.5um；
41.所述第二摻雜區域的摻雜深度為0.1um-0.5um；
42.所述第三摻雜區域的摻雜深度為0.3um-1.5um；
43.所述第四摻雜區域的摻雜深度為0.3-1.5um；
44.所述第五摻雜區域的摻雜深度為0.2um-1.5um；
45.所述第六摻雜區域的摻雜深度為0.2um-1.5um；
46.所述第七摻雜區域的摻雜深度為0.1um-0.5um。
47.優選的，在上述溝槽mosfet器件中，所述第一摻雜類型為n型摻雜，所述第二摻雜類型為p型摻雜。
48.一種溝槽mosfet器件的製備方法，用於製備上述任一項所述的溝槽mosfet器件，所述製備方法包括：
49.提供一襯底；
50.在第一方向上，依次在所述襯底的一側形成緩衝層、外延層和電流擴展層；所述電流擴展層背離所述襯底的一側具有柵極溝槽和位於所述柵極溝槽底部的n級階梯源極溝槽，n為大於或等於1的正整數；所述第一方向垂直於所述襯底所在平面，且由所述襯底指向所述電流擴展層；
51.製備後續結構，其中所述後續結構包括位於所述柵極溝槽內的第一結構部分，所述第一結構部分包括柵氧化層、柵極和隔離介質層；其中所述柵氧化層覆蓋所述柵極溝槽的底部和側壁，所述柵極位於所述柵氧化層上，所述隔離介質層覆蓋所述柵極背離所述襯底一側的表面，以及覆蓋所述柵極相鄰所述n級階梯源極溝槽一側的側壁；所述第一結構部分相鄰的所述柵極溝槽的側壁具有第一摻雜區域、第二摻雜區域和第三摻雜區域，所述第一摻雜區域和所述第二摻雜區域位於所述第三摻雜區域與所述第一結構部分之間，且所述第一摻雜區域和所述第二摻雜區域在所述第一方向上依次設置；所述n級階梯源極溝槽相鄰的所述柵極溝槽的側壁具有第四摻雜區域，所述n級階梯源極溝槽的底部具有第五摻雜區域；所述n級階梯源極溝槽的底部設置有歐姆接觸層，所述n級階梯源極溝槽的第一級階
梯源極溝槽相鄰所述柵極溝槽一側的側壁設置有肖特基接觸層；
52.在所述n級階梯源極溝槽內形成源極，以及在所述襯底背離所述緩衝層一側形成漏極。
53.相較於現有技術，本發明實現的有益效果為：
54.本發明提供的一種溝槽mosfet器件中n級階梯源極溝槽位於柵極溝槽的底部，相當於柵極溝槽和n級階梯源極溝槽均在同一溝槽內部，可以使元胞尺寸減小，降低mosfet器件的比導通電阻，提升單位面積電流密度降；且n級階梯源極溝槽的設置還可以使n級階梯源極溝槽底部注入的高摻雜的第五摻雜區域更深，以便更好的保護優化柵極溝槽柵氧化層底部的電場分布，提升柵氧可靠性；柵極和源極之間用隔離介質層隔離；溝槽mosfet器件正嚮導通時，柵極溝槽底部距離n級階梯源極溝槽底部及側壁注入的高摻雜的第三摻雜區域有一定距離，並且n級階梯源極溝槽更深，此高摻雜的第三摻雜區域不會影響溝槽底部附近電流路徑，並且同時在電流擴展層的影響下，電流從溝道附近到n級階梯源極溝槽底部的路徑均暢通；器件反嚮導通時，相比柵極和源極在兩個溝槽的結構，本發明結構源極和柵極在同一溝槽，源極和柵極橫向距離更近，並且源極位於的n級階梯源極溝槽，可以使n級階梯源極溝槽底部注入的高摻雜的第五摻雜區域更深，可有效大幅度緩解柵極溝槽底部的電場集中，更好的保護柵氧化層。
55.並且在源極附近還反並聯了肖特基二極體，在不影響元胞尺寸的基礎上，可顯著降低mosfet電晶體二極體壓降，提升晶片的集成度，並且降低了集成肖特基二極體的mosfet器件的製作成本；進一步的通過多個結構的改進還可以進一步提升電流密度，大幅度降低比導通電阻，並且在不影響元胞尺寸情況下，集成肖特基二極體，可明顯改善肖特基接觸面積，進一步提升肖特基二極體反向續流能力。
附圖說明
56.為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據提供的附圖獲得其他的附圖。
57.圖1為本發明實施例提供的一種溝槽mosfet器件的結構示意圖；
58.圖2為本發明實施例提供的另一種溝槽mosfet器件的結構示意圖；
59.圖3為本發明實施例提供的又一種溝槽mosfet器件的結構示意圖；
60.圖4為本發明實施例提供的又一種溝槽mosfet器件的結構示意圖；
61.圖5為本發明實施例提供的又一種溝槽mosfet器件的結構示意圖；
62.圖6為本發明實施例提供的又一種溝槽mosfet器件的結構示意圖；
63.圖7為本發明實施例提供的一種溝槽mosfet器件的製備方法的流程示意圖；
64.圖8-圖11為圖7所示製備方法對應的部分結構示意圖。
具體實施方式
65.下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基於
本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。
66.基於背景技術記載的內容，本發明實施例提供了一種新型的溝槽mosfet器件，一方面該新型的溝槽mosfet器件可在確保柵氧可靠性的基礎上，縮小溝槽元胞的尺寸，降低了mosfet電晶體的比導通電阻，提升單位面積電流密度；另一方面在元胞結構的源極附近反並聯了肖特基二極體，在不影響元胞尺寸的基礎上，可顯著降低mosfet電晶體二極體壓降，提升晶片的集成度，並且降低了集成肖特基二極體的mosfet器件的製作成本。
67.為使本發明的上述目的、特徵和優點能夠更加明顯易懂，下面結合附圖和具體實施方式對本發明作進一步詳細的說明。
68.參考圖1，圖1為本發明實施例提供的一種溝槽mosfet器件的結構示意圖，該溝槽mosfet器件包括：
69.襯底11；在第一方向上，依次位於所述襯底11一側的緩衝層12、外延層13和電流擴展層14；所述電流擴展層14背離所述襯底11的一側具有柵極溝槽和位於所述柵極溝槽底部的n級階梯源極溝槽，n為大於或等於1的正整數；所述第一方向垂直於所述襯底11所在平面，且由所述襯底11指向所述電流擴展層14。
70.位於所述柵極溝槽內的第一結構部分，所述第一結構部分包括柵氧化層15、柵極16和隔離介質層17；其中所述柵氧化層15覆蓋所述柵極溝槽的底部和側壁，所述柵極16位於所述柵氧化層15上，所述隔離介質層17覆蓋所述柵極16背離所述襯底11一側的表面，以及覆蓋所述柵極16相鄰所述n級階梯源極溝槽一側的側壁。
71.所述第一結構部分相鄰的所述柵極溝槽的側壁具有第一摻雜區域18、第二摻雜區域19和第三摻雜區域20，所述第一摻雜區域18和所述第二摻雜區域19位於所述第三摻雜區域20與所述第一結構部分之間，且所述第一摻雜區域18和所述第二摻雜區域19在所述第一方向上依次設置。
72.所述n級階梯源極溝槽相鄰的所述柵極溝槽的側壁具有第四摻雜區域21，所述n級階梯源極溝槽的底部具有第五摻雜區域22。
73.所述n級階梯源極溝槽的底部設置有歐姆接觸層23，所述n級階梯源極溝槽的第一級階梯源極溝槽相鄰所述柵極溝槽一側的側壁設置有肖特基接觸層24。
74.位於所述n級階梯源極溝槽內的源極25，以及位於所述襯底11背離所述緩衝層12一側的漏極26。
75.具體的，在本發明實施例中該漏極26包括但不限定於金屬材料製備的漏極，襯底11包括但不限定於n型高摻雜的sic襯底，摻雜濃度為1e18cm-3-5e19cm-3
，厚度為80um-400um；緩衝層12包括但不限定於n型高摻雜的sic緩衝層，摻雜濃度為7e17cm-3-3e18cm-3
，厚度在1um左右；外延層13包括但不限定於n型低摻雜的sic外延層，摻雜濃度為1e15cm-3-8e16cm-3
，厚度為4um-100um；電流擴展層14為n型摻雜，摻雜濃度為1e15cm-3-1e18cm-3
，深度為0.3um-5um。
76.通過對電流擴展層14進行處理形成柵極溝槽和位於所述柵極溝槽底部的n級階梯源極溝槽，由於n級階梯源極溝槽位於柵極溝槽的底部，相當於柵極溝槽和n級階梯源極溝槽均在同一溝槽內部，可以使元胞尺寸減小，並且在n級階梯源極溝槽的底部注入形成第五摻雜區域22，該第五摻雜區域22為p型摻雜的高摻雜區域，即形成阱，之後在阱內形成歐姆
接觸層23和肖特基接觸層24，之後繼續形成後續所需的其它結構，即第一摻雜區域18、第二摻雜區域19、第三摻雜區域20、第四摻雜區域21、柵氧化層15、柵極16、隔離介質層17和源極25等其它結構。
77.其中，所述柵氧化層15包括但不限定於二氧化矽材料的柵氧化層，所述柵極16包括但不限定於金屬材料或多晶材料製備的柵極，所述源極25包括但不限定於金屬材料製備的源極。
78.可選的，在本發明實施例中所述第一摻雜區域18為第二摻雜類型的低摻雜區域；所述第一摻雜區域18的摻雜濃度為1e16cm-3-1e18cm-3
；所述第一摻雜區域18的摻雜深度為0.2um-1.5um。
79.所述第二摻雜區域19為第一摻雜類型的高摻雜區域；所述第二摻雜區域19的摻雜濃度為1e18cm-3-5e20cm-3
；所述第二摻雜區域19的摻雜深度為0.1um-0.5um。
80.所述第三摻雜區域20為第二摻雜類型的高摻雜區域；所述第三摻雜區域20的摻雜濃度為1e17cm-3-8e20cm-3
；所述第三摻雜區域20的摻雜深度為0.3um-1.5um。
81.所述第四摻雜區域212為第二摻雜類型的高摻雜區域；所述第四摻雜區1域的摻雜濃度為1e17cm-3-8e20cm-3
；所述第四摻雜區域21的摻雜深度為0.3-1.5um。
82.所述第五摻雜區域22為第二摻雜類型的高摻雜區域。所述第五摻雜區域22的摻雜濃度為1e16cm-3-5e20cm-3
；所述第五摻雜區域22的摻雜深度為0.2um-1.5um。
83.其中，所述第一摻雜類型為n型摻雜，所述第二摻雜類型為p型摻雜。
84.需要說明的是，第三摻雜區域20和第四摻雜區域21可以為一整體的摻雜區域，也可以為兩個獨立的摻雜區域，在本發明實施例中並不作限定。
85.可選的，如圖1所示，所述歐姆接觸層23還延伸設置在所述n級階梯源極溝槽的第一級階梯源極溝槽相鄰所述第一結構部分的側壁上。
86.通過上述描述可知，本發明實施例提供的一種溝槽mosfet器件中n級階梯源極溝槽位於柵極溝槽的底部，相當於柵極溝槽和n級階梯源極溝槽均在同一溝槽內部，可以使元胞尺寸減小，且n級階梯源極溝槽的設置還可以使n級階梯源極溝槽底部注入的高摻雜的第五摻雜區域22更深，以便更好的保護優化柵極溝槽柵氧化層15底部的電場分布，柵極16和源極25之間用隔離介質層17隔離；溝槽mosfet器件正嚮導通時，柵極溝槽底部距離n級階梯源極溝槽底部及側壁注入的高摻雜的第三摻雜區域20有一定距離，並且n級階梯源極溝槽更深，此高摻雜的第三摻雜區域20不會影響溝槽底部附近電流路徑，並且同時在電流擴展層14的影響下，電流從溝道附近到n級階梯源極溝槽底部的路徑均暢通；器件反嚮導通時，相比柵極和源極在兩個溝槽的結構，本發明結構源極25和柵極16在同一溝槽，源極25和柵極16橫向距離更近，並且源極25位於的n級階梯源極溝槽，可以使n級階梯源極溝槽底部注入的高摻雜的第五摻雜區域22更深，可有效大幅度緩解柵極溝槽底部的電場集中，更好的保護柵氧化層15。
87.並且在源極25附近還反並聯了肖特基二極體，在不影響元胞尺寸的基礎上，可顯著降低mosfet電晶體二極體壓降，提升晶片的集成度，並且降低了集成肖特基二極體的mosfet器件的製作成本，提升電流密度，降低比導通電阻，並且集成肖特基二極體，可明顯改善肖特基接觸面積，進一步提升肖特基二極體反向續流能力。
88.可選的，在本發明另一實施例中，參考圖2，圖2為本發明實施例提供的另一種溝槽
mosfet器件的結構示意圖。
89.所述肖特基接觸層24還延伸設置在所述n級階梯源極溝槽的第一級階梯源極溝槽相鄰所述第一結構部分的側壁上。
90.具體的，在本發明實施例中基於圖1所示的溝槽mosfet器件的結構，將n級階梯源極溝槽的第一級階梯源極溝槽相鄰所述第一結構部分的側壁上的歐姆接觸層23替換設置為肖特基接觸層24。
91.也就是說，圖2所示的溝槽mosfet器件的結構中n級階梯源極溝槽的第一級階梯源極溝槽的兩邊側壁均為肖特基接觸，n級階梯源極溝槽的底部注入第二摻雜類型的高摻雜離子形成第五摻雜區域22，此處通過歐姆接觸層23與源極25形成歐姆接觸。
92.通過上述描述可知，圖2所示的溝槽mosfet器件相比較圖1所示的溝槽mosfet器件，增加了肖特基接觸面積，可以有效提升反向二極體續流能力。
93.可選的，在本發明另一實施例中，參考圖3，圖3為本發明實施例提供的又一種溝槽mosfet器件的結構示意圖。
94.所述歐姆接觸層23還延伸設置在所述n級階梯源極溝槽的第一級階梯源極溝槽相鄰所述第一結構部分的側壁上。
95.所述n級階梯源極溝槽為二級階梯源極溝槽。
96.所述歐姆接觸層23還延伸設置在所述n級階梯源極溝槽的第二級階梯源極溝槽的側壁。
97.具體的，在本發明實施例中基於圖1所示的溝槽mosfet器件的結構，將n級階梯源極溝槽做成二級、三級、四級、五級或其它多級階梯源極溝槽，在本發明實施例中以n級階梯源極溝槽為二級階梯源極溝槽為例進行說明。
98.也就是說，n級階梯源極溝槽的設置還可以使n級階梯源極溝槽底部第二摻雜類型高濃度摻雜離子注入更深，即注入的第二摻雜類型的高摻雜的第五摻雜區域22更深，以便更好的保護優化柵極溝槽柵氧化層15底部的電場分布，實現對柵氧化層15的保護，並且可以通過傾斜注入的方式使n級階梯源極溝槽的一側側壁及溝槽底部形成歐姆接觸，源極溝槽另一側壁形成肖特基接觸。
99.可選的，在本發明另一實施例中，參考圖4，圖4為本發明實施例提供的又一種溝槽mosfet器件的結構示意圖。
100.所述肖特基接觸層24還延伸設置在所述n級階梯源極溝槽的第一級階梯源極溝槽相鄰所述第一結構部分的側壁上。
101.所述n級階梯源極溝槽為二級階梯源極溝槽。
102.所述歐姆接觸層23還延伸設置在所述n級階梯源極溝槽的第二級階梯源極溝槽的側壁。
103.具體的，在本發明實施例中圖4所示的溝槽mosfet器件的結構中n級階梯源極溝槽的第一級階梯源極溝槽的兩邊側壁均為肖特基接觸，n級階梯源極溝槽的底部注入第二摻雜類型的高摻雜離子形成第五摻雜區域22，此處通過歐姆接觸層23與源極25形成歐姆接觸。
104.也就是說，圖4所示的溝槽mosfet器件相比較圖1所示的溝槽mosfet器件，增加了肖特基接觸面積，可以有效提升反向二極體續流能力。
105.並且基於圖1所示的溝槽mosfet器件的結構，將n級階梯源極溝槽做成二級、三級、四級、五級或其它多級階梯源極溝槽，在本發明實施例中以n級階梯源極溝槽為二級階梯源極溝槽為例進行說明。
106.也就是說，n級階梯源極溝槽的設置還可以使n級階梯源極溝槽底部第二摻雜類型高濃度摻雜離子注入更深，即注入的第二摻雜類型的高摻雜的第五摻雜區域22更深，以便更好的保護優化柵極溝槽柵氧化層15底部的電場分布，實現對柵氧化層15的保護，n級階梯源極溝槽的底部通過歐姆接觸層23與源極25形成歐姆接觸。
107.可選的，在本發明另一實施例中，參考圖5，圖5為本發明實施例提供的又一種溝槽mosfet器件的結構示意圖。
108.所述歐姆接觸層23還延伸設置在所述n級階梯源極溝槽的第一級階梯源極溝槽相鄰所述第一結構部分的側壁上。
109.所述n級階梯源極溝槽為二級階梯源極溝槽。
110.所述歐姆接觸層23還延伸設置在所述n級階梯源極溝槽的第二級階梯源極溝槽的側壁。
111.所述n級階梯源極溝槽位於所述柵極溝槽的中間區域，所述第一結構部分位於所述n級階梯源極溝槽的一側。
112.所述溝槽mosfet器件還包括：
113.位於所述柵極溝槽內的第二結構部分，所述第二結構部分位於所述n級階梯源極溝槽的另一側，所述第一結構部分和所述第二結構部分的結構相同。
114.位於所述第四摻雜區域21和所述第二結構部分之間的第六摻雜區域27和第七摻雜區域28，所述第六摻雜區域27和所述第七摻雜區域28在所述第一方向上依次設置。
115.具體的，在本發明實施例中基於圖3所示的溝槽mosfet器件，增設第二結構部分，第二結構部分和第一結構部分的結構相同，也就是說圖5所示的溝槽mosfet器件是一個對稱的結構，該第二結構部分和第一結構部分可以是一個整體的結構，也可以是兩個獨立的結構，在本發明實施例中並不作限定。
116.同理，第三摻雜區域20和第四摻雜區域21可以為一整體的摻雜區域，也可以為兩個獨立的摻雜區域，在本發明實施例中並不作限定；第六摻雜區域27和第一摻雜區域18可以為一整體的摻雜區域，也可以為兩個獨立的摻雜區域，在本發明實施例中並不作限定；第七摻雜區域28和第二摻雜區域19可以為一整體的摻雜區域，也可以為兩個獨立的摻雜區域，在本發明實施例中並不作限定。
117.圖5所示的溝槽mosfet器件是一個對稱的結構，並且n級階梯源極溝槽的設置也同樣可以使n級階梯源極溝槽底部第二摻雜類型高濃度摻雜離子注入更深，即注入的第二摻雜類型的高摻雜的第五摻雜區域22更深，以便更好的保護優化柵極溝槽柵氧化層15底部的電場分布，實現對柵氧化層15的保護，提升器件柵氧化層可靠性，並且可以通過傾斜注入的方式使n級階梯源極溝槽的一側側壁及溝槽底部注入高摻雜離子並形成歐姆接觸，源極溝槽另一側壁形成肖特基接觸。此結構左右兩個第一階梯溝槽柵極共用同一個多級階梯源極溝槽，有效增加垂直溝道通路，提升溝槽mosfet器件電流密度，降低比導通電阻。此結構mosfet器件元胞集成了肖特基二極體，有效提升反向續流能力。
118.可選的，在本發明另一實施例中，參考圖6，圖6為本發明實施例提供的又一種溝槽
mosfet器件的結構示意圖。
119.所述肖特基接觸層24還延伸設置在所述n級階梯源極溝槽的第一級階梯源極溝槽相鄰所述第一結構部分的側壁上。
120.所述n級階梯源極溝槽為二級階梯源極溝槽。
121.所述歐姆接觸層23還延伸設置在所述n級階梯源極溝槽的第二級階梯源極溝槽的側壁。
122.所述n級階梯源極溝槽位於所述柵極溝槽的中間區域，所述第一結構部分位於所述n級階梯源極溝槽的一側。
123.所述溝槽mosfet器件還包括：
124.位於所述柵極溝槽內的第二結構部分，所述第二結構部分位於所述n級階梯源極溝槽的另一側，所述第一結構部分和所述第二結構部分的結構相同。
125.位於所述第四摻雜區域21和所述第二結構部分之間的第六摻雜區域27和第七摻雜區域28，所述第六摻雜區域27和所述第七摻雜區域28在所述第一方向上依次設置。
126.具體的，在本發明實施例中基於圖4所示的溝槽mosfet器件，增設第二結構部分，第二結構部分和第一結構部分的結構相同，也就是說圖6所示的溝槽mosfet器件是一個對稱的結構，該第二結構部分和第一結構部分可以是一個整體的結構，也可以是兩個獨立的結構，在本發明實施例中並不作限定。
127.同理，第三摻雜區域20和第四摻雜區域21可以為一整體的摻雜區域，也可以為兩個獨立的摻雜區域，在本發明實施例中並不作限定；第六摻雜區域27和第一摻雜區域18可以為一整體的摻雜區域，也可以為兩個獨立的摻雜區域，在本發明實施例中並不作限定；第七摻雜區域28和第二摻雜區域19可以為一整體的摻雜區域，也可以為兩個獨立的摻雜區域，在本發明實施例中並不作限定。
128.圖6所示的溝槽mosfet器件是一個對稱的結構，n級階梯源極溝槽的第一級階梯源極溝槽的兩邊側壁均為肖特基接觸，n級階梯源極溝槽的底部注入第二摻雜類型的高摻雜離子形成第五摻雜區域22，此處通過歐姆接觸層23與源極25形成歐姆接觸。
129.也就是說，圖6所示的對稱的溝槽mosfet器件也同樣增加了肖特基接觸面積，可以有效提升反向二極體續流能力。
130.並且n級階梯源極溝槽的設置還可以使n級階梯源極溝槽底部第二摻雜類型高濃度摻雜離子注入更深，即注入的第二摻雜類型的高摻雜的第五摻雜區域22更深，以便更好的保護優化柵極溝槽柵氧化層15底部的電場分布，實現對柵氧化層15的保護，n級階梯源極溝槽的底部通過歐姆接觸層23與源極25形成歐姆接觸。
131.可選的，所述第六摻雜區域27為第二摻雜類型的低摻雜區域；所述第六摻雜區域27的摻雜濃度為1e16cm-3-1e18cm-3
；所述第六摻雜區域27的摻雜深度為0.2um-1.5um。
132.可選的，所述第七摻雜區域28為第一摻雜類型的高摻雜區域；所述第七摻雜區域28的摻雜濃度為1e18cm-3-5e20cm-3
；所述第七摻雜區域28的摻雜深度為0.1um-0.5um。
133.其中，所述第一摻雜類型為n型摻雜，所述第二摻雜類型為p型摻雜。
134.可選的，基於本發明上述全部實施例，在本發明另一實施例中還提供了一種溝槽mosfet器件的製備方法，用於製備上述任一實施例所述的溝槽mosfet器件，參考圖7，圖7為本發明實施例提供的一種溝槽mosfet器件的製備方法的流程示意圖，所述製備方法包括：
135.s101：提供一襯底。
136.s102：在第一方向上，依次在所述襯底的一側形成緩衝層、外延層和電流擴展層；所述電流擴展層背離所述襯底的一側具有柵極溝槽和位於所述柵極溝槽底部的n級階梯源極溝槽，n為大於或等於1的正整數；所述第一方向垂直於所述襯底所在平面，且由所述襯底指向所述電流擴展層。
137.s103：製備後續結構，其中所述後續結構包括位於所述柵極溝槽內的第一結構部分，所述第一結構部分包括柵氧化層、柵極和隔離介質層；其中所述柵氧化層覆蓋所述柵極溝槽的底部和側壁，所述柵極位於所述柵氧化層上，所述隔離介質層覆蓋所述柵極背離所述襯底一側的表面，以及覆蓋所述柵極相鄰所述n級階梯源極溝槽一側的側壁；所述第一結構部分相鄰的所述柵極溝槽的側壁具有第一摻雜區域、第二摻雜區域和第三摻雜區域，所述第一摻雜區域和所述第二摻雜區域位於所述第三摻雜區域與所述第一結構部分之間，且所述第一摻雜區域和所述第二摻雜區域在所述第一方向上依次設置；所述n級階梯源極溝槽相鄰的所述柵極溝槽的側壁具有第四摻雜區域，所述n級階梯源極溝槽的底部具有第五摻雜區域；所述n級階梯源極溝槽的底部設置有歐姆接觸層，所述n級階梯源極溝槽的第一級階梯源極溝槽相鄰所述柵極溝槽一側的側壁設置有肖特基接觸層。
138.s104：在所述n級階梯源極溝槽內形成源極，以及在所述襯底背離所述緩衝層一側形成漏極。
139.具體的，在本發明實施例中如圖8所示，在電流擴展層14背離襯底11的一側形成柵極溝槽29和位於所述柵極溝槽29底部的n級階梯源極溝槽30，在本發明實施例中以一級階梯源極溝槽為例進行說明。
140.如圖9所示，分步驟進行離子摻雜形成第一摻雜區域18、第二摻雜區域19、第三摻雜區域20、第四摻雜區域21和第五摻雜區域22。
141.其中，所述第一摻雜區域18為第二摻雜類型的低摻雜區域；所述第一摻雜區域18的摻雜濃度為1e16cm-3-1e18cm-3
；所述第一摻雜區域18的摻雜深度為0.2um-1.5um。
142.所述第二摻雜區域19為第一摻雜類型的高摻雜區域；所述第二摻雜區域19的摻雜濃度為1e18cm-3-5e20cm-3
；所述第二摻雜區域19的摻雜深度為0.1um-0.5um。
143.所述第三摻雜區域20為第二摻雜類型的高摻雜區域；所述第三摻雜區域20的摻雜濃度為1e17cm-3-8e20cm-3
；所述第三摻雜區域20的摻雜深度為0.3um-1.5um。
144.所述第四摻雜區域21為第二摻雜類型的高摻雜區域；所述第四摻雜區域21的摻雜濃度為1e17cm-3-8e20cm-3
；所述第四摻雜區域21的摻雜深度為0.3-1.5um。
145.所述第五摻雜區域22為第二摻雜類型的高摻雜區域。所述第五摻雜區域22的摻雜濃度為1e16cm-3-5e20cm-3
；所述第五摻雜區域22的摻雜深度為0.2um-1.5um。
146.其中，所述第一摻雜類型為n型摻雜，所述第二摻雜類型為p型摻雜。
147.需要說明的是，第三摻雜區域20和第四摻雜區域21可以為一整體的摻雜區域，也可以為兩個獨立的摻雜區域，在本發明實施例中並不作限定。
148.需要說明的是，離子注入後，需要在1650-1750℃進行激活退火、然後進行犧牲氧化工藝。
149.如圖10所示，在柵極溝槽29內形成柵氧化層15、柵極16和沉積隔離介質層17，並開源極接觸孔。
150.如圖11所示，沉積接觸金屬，在n級階梯源極溝槽內形成歐姆接觸層23和肖特基接觸層24，之後沉積厚層金屬形成源極25。
151.如圖1所示，在襯底11背離緩衝層12的一側形成漏極26。
152.通過上述描述可知，本發明實施例提供的一種溝槽mosfet器件中n級階梯源極溝槽30位於柵極溝槽29的底部，相當於柵極溝槽29和n級階梯源極溝槽30均在同一溝槽內部，可以使元胞尺寸減小，且n級階梯源極溝槽30的設置還可以使n級階梯源極溝槽30底部注入的高摻雜的第五摻雜區域22更深，以便更好的保護優化柵極溝槽柵氧化層15底部的電場分布，柵極16和源極25之間用隔離介質層17隔離；溝槽mosfet器件正嚮導通時，柵極溝槽29底部距離n級階梯源極溝槽30底部及側壁注入的高摻雜的第三摻雜區域20有一定距離，並且n級階梯源極溝槽30更深，此高摻雜的第三摻雜區域20不會影響溝槽底部附近電流路徑，並且同時在電流擴展層14的影響下，電流從溝道附近到n級階梯源極溝槽30底部的路徑均暢通；器件反嚮導通時，相比柵極和源極在兩個溝槽的結構，本發明結構源極25和柵極16在同一溝槽，源極25和柵極16橫向距離更近，並且源極25位於的n級階梯源極溝槽30，可以使n級階梯源極溝槽30底部注入的高摻雜的第五摻雜區域22更深，可有效大幅度緩解柵極溝槽29底部的電場集中，更好的保護柵氧化層15。
153.並且在源極25附近還反並聯了肖特基二極體，在不影響元胞尺寸的基礎上，可顯著降低mosfet電晶體二極體壓降，提升晶片的集成度，並且降低了集成肖特基二極體的mosfet器件的製作成本；進一步的通過多個結構的改進還可以進一步提升電流密度，降低比導通電阻，並且集成肖特基二極體，可明顯改善肖特基接觸面積，進一步提升肖特基二極體反向續流能力。
154.以上對本發明所提供的一種溝槽mosfet器件及其製備方法進行了詳細介紹，本文中應用了具體個例對本發明的原理及實施方式進行了闡述，以上實施例的說明只是用於幫助理解本發明的方法及其核心思想；同時，對於本領域的一般技術人員，依據本發明的思想，在具體實施方式及應用範圍上均會有改變之處，綜上所述，本說明書內容不應理解為對本發明的限制。
155.需要說明的是，本說明書中的各個實施例均採用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似的部分互相參見即可。對於實施例公開的裝置而言，由於其與實施例公開的方法相對應，所以描述的比較簡單，相關之處參見方法部分說明即可。
156.還需要說明的是，在本文中，諸如第一和第二等之類的關係術語僅僅用來將一個實體或者操作與另一個實體或操作區分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關係或者順序。而且，術語「包括」、「包含」或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設備所固有的要素，或者是還包括為這些過程、方法、物品或者設備所固有的要素。在沒有更多限制的情況下，由語句「包括一個
……」
限定的要素，並不排除在包括所述要素的過程、方法、物品或者設備中還存在另外的相同要素。
157.對所公開的實施例的上述說明，使本領域專業技術人員能夠實現或使用本發明。對這些實施例的多種修改對本領域的專業技術人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發明的精神或範圍的情況下，在其它實施例中實現。因此，本發明
將不會被限制於本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的範圍。