用於與電路板連接的集成電路的試驗系統及方法
2023-05-27 12:28:01 6
專利名稱：用於與電路板連接的集成電路的試驗系統及方法
技術領域：
本發明涉及到在權利要求1至3中說明的一種類型的試驗系統以及在權利要求8至10中說明的同類型的一種試驗方法。
這樣一種試驗系統和相應的方法在DE4110551C1中有敘述。
在研究中，通過集成電路的多個接腳進入的寄生電晶體是這樣確定的在集成電路中這些電晶體通過該基片和地之間的二極體形成。這些二極體為寄生二極體，由此構成的電晶體成為寄生電晶體或橫向電晶體。
該電晶體測量是在被稱為接地發射極極結構中完成的。在這種結構中，該電晶體的發射極與試驗器的接地端子連接。在此方法中，電晶體的基極(該集成電路的GND接腳(接地接腳))，不與地連接。通常情況下，取而代之是將導通電晶體的基極電壓加到它上面。該集成電路的兩個信號接腳分別作為發射極和集電極連接。GND和信號接腳之間的各二極體分別構成該電晶體的發射極和集電極二極體。該集電極電流被測量。試驗中的該電晶體在下文中稱為「試驗電晶體」。
相對於上述的試驗方法(例如節點阻抗測量)此方法的優點在於提高能力以對複雜電路極上、特別是那些帶有總線結構的電路(電路中許多集成電路接腳是並聯的)上集成電路的接腳的正確連接進行可靠驗證。
兩種雙極技術製造的集成電路，例如TTL包含試驗電晶體，這種集成電路很適用於這種試驗方法。然而當試驗互補金屬氧化物半導體(CMOS)技術製造的集成電路時，就碰到了諸多困難，而此技術正在擴大其使用。現今幾乎所有高密度集成電路是用互補金屬氧化物半導體(CMOS)技術生產的。
其結果，對互補金屬氧化物半導體(CMOS)集成電路，甚至通過開路接腳(即它們沒連到電路時)測量單獨的集成電路時，由於已知的文獻中「背景電流」的影響，會出現一些問題當測量一個互補金屬氧化物半導體集成電路中的試驗電晶體時，產生出比來自該試驗電晶體本身預計的電流高得多電流。明顯流過該試驗電晶體的附加電流(下文稱為附加電流)在文獻中稱為「背景電流」。該附加電流很大程度上取決於集成電路的製造參數，如不同的生產廠家或不同的批料。
很難或不可能將試驗電晶體的電流與該附加電流分開。因為該附加電流常常顯著地離於該試驗電晶體的電流，從而不可能對該試驗電晶體的特性做出可靠推斷。
如果，由於集成電路的多個接腳之間並連接，幾個試驗電晶體並聯，且由於一個試驗電晶體的電流已知，就可以從流過並聯電路中的總電流推斷出試驗電晶體的數量，因為通常一個集成電路的各試驗電晶體呈現相似的特性。然而如果流過的附加電流非常大，就不可能推斷有關並聯連接的試驗電晶體數量。
本發明的目的是提供試驗系統和方法。該系統和方法也用於互補金屬氧化物半導體(CMOS)集成電路，使得試驗電晶體的測量可能具有高精度，特別是對附加電流具有高度鑑別力。
本發明達到的目的具有權利1至3的系統和權利要求6至8的方法的特徵。
本發明是以這樣的發現為基礎，即一個電晶體具有一個信號接腳作為發射極，具有GND作為基極和另一個信號接腳作為集電極。當互補金屬氧化半導體(CMOS)集成電路中一個試驗電晶體導通時，一個附加電晶體(下文介紹稱為附加電晶體)將總是導通的，並且這呈現出沒有試驗系統與該集成電路的任何其他接腳連接。該附加電晶體是這樣一個電晶體，在電源接腳Vcc上有其集電極。在所有集成電路中，不管是用互補金屬氧化物半導體(CMOS)技術製造的，還是雙極技術製造，都存在的這種附加電晶體，它由位於GND和Vcc之間的一個寄生二極體組成。該寄生二極體存在於所有集成電路中，並作為集電極二極體與任何存在於GND和作為發射極與地連接的信號接腳之間的二極體組合工作。當構成一個帶有集電極、基極和發射極連接的試驗電晶體時，該附加電晶體由此具有相同的發射極和相同的基極、而Vcc接腳作為它的集電極。
如果雙極集成電路的電壓接腳Vcc沒有外部連接，該附加電晶體就沒有集電極電壓，這不是用於互補金屬氧化物半導體(CMOS)集成電路的情況。
在互補金屬氧化物半導體(CMOS)集成電路中，在每個信號接腳和電源接腳Vcc之間存在有一個寄生二極體，二極體的正向為由信號接腳到電源接腳。所以如果在互補金屬氧化物半導體(CMOS)集成電路的任何一個信號接腳上加上一個集電極電壓，電流就流到電源接腳Vcc並產生一個電壓，儘管由於反向二極體該電壓較小一些。但也足以起到該附加電晶體的集電極電壓作用，下文中把它稱為附加電壓。在作為集電極連接的信號接腳處測量的集電極電源，由流過該試驗電晶體的電流一部分和經提及的二極體流過該附加電晶體的電流組成。
設置在GND和Vcc之間的二極體通常其不令人滿意的導電特性比GND和用作集電極二極體的信號接腳之間的二極體還強得多。因此該附加電晶體通常具有比任何試驗電晶體高得多的電流放大倍數。如果在對一個試驗電晶體的集電極電流進行測量時，測量該試驗電晶體和附加電晶體的電流之和，然後有價值的電流，即由該試驗電晶體提供的電流，與總的電流相比是非常小，所以不可能對該試驗電晶體的電流和多種特性作出可靠確定，流過該附加電晶體的附加電流在近代文獻中稱為「背景電流」。
尤其不適宜的是，配有集成電路的電路板通常具有分別並聯連接的接地接腳和電源接腳Vcc。而且，特別是帶有總線的結構情況，幾個集成電路的接腳是並聯連接的。如果並聯連接的各信號接腳用作為正被測量的試驗電晶體的發射極，於是在幾個集成電路中的各附加電晶體並聯，且在該試驗電晶體測量期間，這些附加電晶體將被導通。因此產生大的附加電流，則即使最精確的試驗系統也不再可能去確定該試驗電晶體的集成電極電流。
藉助本發明，可以區分出試驗電晶體的集電極電流和附加電流，以使試驗電晶體的測量具有很高精度。
利用權利要求1的一個試驗系統和權利要求8的方法，首先用常規方法確定該試驗電晶體的集電極電流，這電流由通過實際試驗電晶體的電流之和及來自附加電晶體的電流總和構成。由於該二極體在作為集電極的信號接腳和電源接腳之間，則測量出了該電源接腳Vcc處出現的附加電壓。而在第二步中，斷開該試驗電晶體的集電極，然後靠施加前面測量的附加電壓和前面用過的基極電壓，單獨驅動該附加電晶體，為此用了與驅動試驗電晶體相同的參數驅動該附加電晶體。側得該附加電流，然後從前面測量的集電極電流中減去該電流，就得到校正的集電極電流，它正好是流過該試驗電晶體的電流。該試驗系統正如權利要求4敘述的，可以自動地對這個差值進行測定。
換言之，該附加電流可以用權利要求2中的試驗系統或用權利要求9中的方法確定。根據這一點，該試驗電晶體再用傳統方法(包括附加電流)進行測量，確定Vcc處的電壓，且在斷開基極和發射極以後，只施加前面所用的集電極電壓和前面所測量電源接腳Vcc處的附加電壓。然後該附加電源流過在這些接腳之間存在的二極體，且然後就可以被測量，接著從先前得出的集電極電流中減去，此方法具有權利要求5的自動做試驗的優點。
最後，根據權利要求3的另一個可用的試驗系統或根據權利要求10的相應方法，與該試驗電晶體的傳統測量的同時，一個來自單獨的電壓源與集電極電壓相同量極的適當的附加電壓加到電源接腳Vcc上。現在在作為集電極連接的信號接腳和電源接腳之間設置的二極體被隔離開，在它的兩端出現相同的電壓。於是，充電流流過該二極體。該試驗電晶體的集電極電流和通過附加電晶體的附加電流來自不同的單獨的電源，以使該校正的集電極電流可以在該試驗電晶體的集電極處直接測定，而與該附加電流無關。
如果該附加電流的測量結果被校正，且該電源可以超過該試驗電晶體的電流幾個數量級，從而保證該試驗電晶體的測量非常精確。由此可以得出結論在一個集成電路的不同試驗電晶體中會造成差別。在幾個電晶體並聯時，可能確定有幾個電晶體，例如是否在三個並聯的電晶體中少了一個。
一個顯著的優點是同類型但來自不同的生產廠家或不同產品批料的集成電路之間大的差別，這種差別已不再影響表現為背景電流的差別，這樣就可以對任意集聚同類型集成電路的電路板進行試驗，這些同類型集成電路是從不同生產廠家或不同產品批料生產的。
當接通一個特定的試驗電晶體與該試驗器用以檢驗連接的各接腳與它相應的電路制線的正確連接時，該試驗器可以檢驗該接通的試驗電晶體是否起著一個電晶體的作用。例如，可以測量其電流增益，可以得出以幾項測量為基礎的電晶體特性曲線或其他某些典型電晶體特性。如果檢驗確信，該接通的試驗電晶體起到一個電晶體作用，則也就確信，接通的接腳連接正確，且該集成電路的各個內連接完好，例如沒有因過高的焊接溫度而受到損壞。
還可以只用一種測量，測量與該試驗器接通的一個試驗電晶體的集電極電流，並判定該試驗電晶體的集電極電流是否與所施加的基極和集電極電壓的預期值相應。
在沒有進一步測量和沒有輔助的計算步驟情況下，只用一個電流測量對每個試驗電晶體就足夠了，例如得出電流增益或評估測量曲線。然而，用這種簡單方法的缺點是被試驗的一個集成電路的一個特定試驗電晶體的集電極電流，在同類型但由不同生產廠家或不同產品批料生產的集成電路之間會有很大的不同。各電流相差可以遠遠超過10倍。因此如果要試驗的電路板集聚的集成電路來自不同生產廠家或不同產品批料，則這種方法會帶來許多問題。
這些問題可以用根據權利要求6的一種試驗系統或根據權利要求11的一種試驗方法解決。用該規定的方法得出的標稱集電極電流，例如，對於一個試驗電晶體可以指示至平均值的1.2倍的電流，與生產廠家和批料不同無關，因為各個試驗電晶體的電流值變化與該平均值的變化相同。
例如，如果一個被測量的試驗電晶體其標稱集電極電流是平均值的1.2倍，這與來自某一生產廠家的一個集成電路的集電極電流是50微安，還是來自另一個不同的生產廠家的集成電路的集電極電流是2毫安無關。
但是根據權利要求7或權利要求12，最好只用這樣的各組試驗電晶體的平均值，這些電晶體具有相同型式接腳的集電極和相同型式接腳的發射極。具有一個輸入接腳I作為集電極和一個輸出接腳O作為發射極的試驗電晶體從而屬於I—O組，而帶有一個輸出接腳O作為集電極及輸入接腳I作為發射極的試驗電晶體屬於O—I組。其他的組是，例如I—I，O—O或由其他型式接腳，例如啟動接腳或晶片選擇接腳組成的組。如果用這樣方式，各平均值是由具有彼此間非常相擬的試驗電晶體的組組成，那麼肯定，對於來自不同生產廠家或不同批料的集成電路，其平均值將隨著各個試驗電晶體的集電極電流非常精確地變化。因此由考慮到不同生產廠家和不同批料之間，各組的平均值可以有不同的變化。
根據權利要求13的方法的好處，首先在於所有試驗電晶體的標稱電流是用已知的一塊好電路板得出的，且將標稱電流的這個列表與由相應的要試驗的一塊電路板上的各電晶體所得出的標稱電流進行比較，通過簡單的列表比較，即可判定「好」或「損壞」。
在附圖中，通過舉例和圖示描述本發明如下
圖1是一個互補金屬氧化物半導體(CMOS)集成電路的二極體等效電路；圖2是以電晶體表示的圖1與試驗連接的等效電路；圖3是根據圖1的一個集成電路帶有兩倍數量接腳的等效電路；圖4是圖3以電晶體表示的等效電路圖，以及圖5是並聯連接在一個電路板上的兩個圖4表示的集成電路。
圖1示出一個互補金屬氧化物半導體(CMOS)集成電路的二極體等效電路。為了簡化敘述，僅表示帶兩個信號接腳I和O(輸入、輸出)的集成電路。電源接腳用Vcc表示。該集成電路的接地腳用GND表示。示出的D1和D5二極體可以通過在各接腳之間進行測量在外確定。這些是在集成電路基片中的雙極性二極體，通常是寄生二極體，不是那些由集成電路製作者們設置在內部的二極體，而是由於集成電路的結構，在基片中形成的二極體。
因此二極體D1和D2總是如所示的極性出現在信號接腳和GND之間，二極體D4和D5在信號接腳和Vcc之間，而二極體D3在Vcc和GND之間。
這些二極體是低內阻的雙極二極體，與互補金屬氧化物半導體(CMOS)集成電路高度複雜的金屬氧化物半導體場效應電晶體(MOSFET)電路(未示出)中流過的電流比較，系在低電壓下流過高電流。當考慮的電流流過所示二極體D1至D5時，該集成電路略去的整個互補金屬氧化物半導體(CMOS)邏輯電路從而可以忽略不計。同樣，出現在該集成電路中適用於金屬氧化物半導體場效應電晶體(MOSFET)電路中低電流水平的所有歐姆電阻或電容是微小的，且當考慮電流通過二極體D1到D5時，它們可以忽略不計。用於保護目的設置的所謂鉗位二極體，由於通常它們配有一個串聯電阻，從而只允許相對小的(即微小)的電流流過，因此也不會帶來問題。如果在Vcc處的電壓太高，金屬氧化物半導體場效應管(MOS-FET)電路會帶來的唯一問題是會使金屬氧化物半導體場效應管(MOSFET)導通。如果Vcc處的電流電壓低，在此電壓下使該互補金屬氧化物半導體(CMOS)邏輯電路場效應管導通，圖1的該二極體等效電路才是無效的。對於傳統的互補金屬氧化物半導體(CMOS)集成電路，該電壓大約為2伏，而對於用於電池供電設備的現代的集成電路可以小於1伏。在確定施加的試驗電壓時，這是必須考慮的。
由於該二極體D1和D2存在於同一基片中，它們可以構成一個試驗電晶體，該電晶體具有它作為接地接腳的基極，由此I可以是集電極，而O可以是該發射極，或反之亦然。圖2為以傳統電晶體表示(電路)描繪。該試驗電晶體的基極在接地接腳(GND)處。D2構成該集電極二極體，而D1構成該發射極二極體。
圖2示出的試驗器T，將集電極輸出C與該信號接腳I連接，基極端子B與接地接腳(GND)連接，而用作發射極的接地端子E與該信號接腳O連接。明確地說，該接地腳I、GND和O被表示成與集電極C、基極B和發射極E一樣的連接。這是一個發射極接地的共發射極電路的電晶體。
現在敘述試驗電晶體的電路結構，該電路由二極體D2和D1構成，它可以是雙極集成電路。在此電路中省掉了二極體D5，以便在由D2和D1構成的該試驗電晶體上進行精確測量。然而對於互補金屬氧化物半導體(CMOS)集成電路來說，因為存在二極體D5，這是不可能的。
基於這些二極體的極性，由二極體D1和D2構成的該試驗電晶體是一個NPN電晶體。因此，該集電極電壓相對於該發射極為正。在互補金屬氧化物半導體(CMOS)集成電路中存在的二極體D5為正向，所以Vcc呈現的電壓等效於集電極電壓減去在二極體D5兩端的正向電壓降。然而，如果在Vcc處出現與集電極電壓相當的電壓，那末，構成了一個由二極體D3和D1的附加電晶體，帶有Vcc處的集電極、O處的發射極，以及GND處的基極。
圖2中表示的這些關係表明了圖1的電路的另一種形式。該電晶體(電路)示出一個接地的發射極二極體D1和兩個集電極二極體D2和D3。該試驗電晶體的集電極在I處，該附加電晶體的集電極在Vcc處。
在這些考慮中，前面未提到的二極體D4在所有情況下都處於反向，因而可忽略。
用作附加電晶體D3、D1的集電極二極體的二極體D3，偏巧具有不希望有的作用，由它構成的電晶體的電流增益比所有具有一個信號接腳作為集電極的試驗電晶體都明顯地高。儘管該附加電晶體的集電極電壓稍低一些，但這使得電流顯著地大。其電流增益β實際上明顯地高出幾個數量級。關於該試驗電晶體D2、D1的特性，例如關於它的電流增益並不能做出結論，因為該電流增益和由此該附加電晶體D3、D1的電流在回型集成電路之間，例如，在來自不同生產廠家或不同產品配料的集成電路之間變化是很大的。
如果對該試驗電晶體進行測量，為此造成非常高的背景電流通過該附加電晶體D3、D1，從而幹擾測量。為了補償這種情況，該試驗器T具有一個與Vcc連接的附加端子Z。
該試驗器是通過下述方式裝備的，即可以在以下兩種工作方式之間切換。
在第一種工作方式下，正如已經介紹的，一個集電極電壓加到I和該試驗器的集電極端子C上，一個基極電壓加到GND和該試驗器的基極端子B上，該集成電路的O與該試驗器的接地端子E(發射極)連接。現在測量流過C的集電極電流。正如已經介紹的，這電流由通過該試驗電晶體D2、D1和通過該附加電晶體D3、D1的電流之和組成，而且，在第一種工作方式的這種測量中，Vcc處的電壓是用該試驗器的附加端子Z來測量的。
然後將試驗器切換到第二種工作方式。在這種方式中，該集電極連接C是斷路的，在第一種工作方式下測量過的Vcc電壓通過該試驗器的附加端子Z加到了Vcc上。GND處的基極電壓設定到如在第一種工作方式時相同的數值。
由此確信，在第二種工作方式下，在集電極C處無電流存在，且在該附加電晶體D3、D1的集電極Z、基極B和發射極E處，其I況與第一工作方式完全相同。現在，附加電晶體的集電極電流、即附加電流，在該試驗器的端子Z處確定。
然後，在兩種工作方式下，C和Z處確定的電流相互是分開的。所以該附加電晶體D3、D1的附加電流得從總的集電極電流中減去，總的集電極電流是由該試驗電晶體D2、D1和附加電晶體D3、D1並聯而產生的。結果，得出了該試驗電晶體的校正後的集電極電流。
由於兩個電晶體的總集電極電流和該附加電流是用相同的參數確定的，通過這樣校正就可高度精確試驗電晶體單獨的集電極電流。因此可以用適當的測量方法，例如比較基極電流和集電極電流去確定電流增益β，或者可通過測量幾個工作的接腳確定電晶體特性曲線，每次適當地較正附加電流，達到每次以兩種工作方式進行測量。
在圖2中，考慮進行電晶體試驗，接腳I作為集電極連接，而接腳O作為發射極連接。正如在圖1中所示，由於二極體布置得相對於信號接腳I和O完全對稱，所以O也可以用作為集電極，而I可以作為發射極。如果O是該電晶體的集電極，現在導通的二極體D4使其與Vcc連接，此時D5切斷。在圖2中示出的電晶體結構，表示一個電晶體帶發射極二極體D1和二個並聯的集電極二極體D2和D3，這表示其結構與剛才所敘述的情況不相同。D2構成發射極二極體，而D3和D1構成並聯的集電極二極體。
對於圖1，正如已經提到的，要注意的是在Vcc處出現的使附加電晶體D3、D1導通的電壓並不太大，以至於內部的互補金屬氧化物半導體(CMOS)邏輯電路並不導通。即在它的輸出處呈現出低電阻。因此必須要注意，根據互補金屬氧化物半導體(CMOS)的類型，在Vcc處出現的附加電壓不超過大約1伏或大約2伏。另外，在GND處的基極電壓不應該太大，因為這會把Vcc處電壓提到足以可使該互補金屬氧化物半導體(CMOS)邏輯電路導通的水平。
所以至今所敘述的試驗方式是(見圖2)首選連接作為發射極的信號腳接O和作為基極的接地連接接腳GND，以及作為集電極的該信號接腳I，並對電流進行測量。然後將I開路，上述測量的電壓加到Vcc處，並測量附加電流。接著將該附加電流從前面測量的集電極電流中減去。這就得到了只流過該試驗電晶體D2、D1的校正了的集電極電流。
該試驗電晶體的實際電流可以用另一種方法替代進行測量第一步1正如已經敘述過的，該試驗電晶體接腳O，GND和I與E、B和C接通，並確定該集電極電流。正如已敘述的，同時測量Vcc處的附加電壓。
第二步測量是不相同的，這一步不測量電晶體。O和GND開路，恰好前面所用的集電極電壓被施加到I上，且前面測量過的附加電壓加到Vcc上。然後，前面測量中供給附加電晶體D3、D1作為集電極電流的電流正好流過二極體D5。因此流過D5的附加電流就精確地被確定。這是在試驗器T的C或Z端子處測量的，其後可從前面測量的過的兩個電晶體的在I處的總集電極電流中減去。
另一種不同的測量方法可以採用以下不同的試驗系統連接在簡單的測量步驟中，如圖2所示，該試驗電晶體接腳I、GND和O與C、B、E連接。同時，集成電路的電流電壓接腳Vcc與該試驗器T的附加端子Z接通。換句話說，附加電壓完全相應於I處的集電極電壓。為此，試驗器T的該附加連接必須由分開的電壓源組成，以便可以分別地確定在端子C和端子Z處流過的電流。
用此種測量方法，在I和Vcc處出現了相同的電壓，無電流流過D5。結果I和Vcc處流過的電流彼此無關。於是在I處，即是在試驗器T的集電極端子C處，該試驗電晶體D2、D1的該集電極電流可以測量而與該附加電流無關。因此無須專門確定該附加電流及其後進行差值的計算。
在圖1和圖2中示出的該集成電路只帶有兩個信號接腳，體現了一種為說明用的簡化。通常商業用的集成電路一般具有很多的信號接腳。對於現代高度集成電路，其信號接腳數可以遠遠超過100個。為了說明一個集成電路中許多信號接腳的關係，在圖3和圖4中示出一種集成電路，適用表示有4個(如需要可以是輸入或輸出)信號接腳。在圖中，他們由I1、I2、O1和O2表示。
圖3中，示出雙極性二極體，即根據圖1編號，每個編號對應於接腳部有一個第二個標數。但在Vcc和GND之間只有一個二極體D3。每個信號接腳與一個與GND連接的二極體連接，且與一個與Vcc連接的二極體連接。因此可理解為有幾個試驗電晶體，它們具有基極(在GND處)、集電極(在一個信號接腳處)及發射極(在任何其它要求的信號接腳處)。
對於可以如此構成的每個電晶體，在一個信號接腳處有集電極，而發射極在另一個信號接腳處。總存在一個附加電晶體，與Vcc處的集電極並聯並通過二極體從作為集電極連接的信號接腳到Vcc提供電壓。
如果僅是信號接腳I1和I2用作為集電極，且信號接腳O1及O2作為發射極，由此給出圖4在電路中表示電晶體的電晶體表示法，該電晶體具有集電極二極體D22、D21和D3，以及發射極二極體D11和12。且在所有情況下都具有在GND處的基極。
圖3再一次示出，信號接腳I1、I2和O2具有相同的二極體連接，電晶體的集電極不必總是與I接腳連接，以及發射極不必總連接到O接腳。一個電晶體例如可以在O1和O2之間構成，由此該二極體D11和D12相應地構成集電極或發射極二極體。圖4的電晶體表示法於是必須適當地重新畫出。最好只用輸入接腳I作為集電極和輸出接腳O作為發射極，因為構成的所有試驗電晶體彼此具有相似特性。
為了說明實際的試驗情況，圖5示出根據圖4表示法的兩個集成電路，而每個帶有5個信號接腳。兩個集成電路與一個電路板連接，該電路板沒有示出(它的接腳電氣上與電路的印製線連接)。為了清楚起見，兩個集成電路的各信號接腳按順序在上邊和下邊進行適當編號。與各接腳相連的電路印製線相應地在前面加上字母「L」標記。
左邊集成電路的信號接腳I1單獨與電路印製線LI1連接。左面集成電路的信號接腳I2和右面集成電路的信號接腳I5一起與電路印製線LI2.5連接。左面集成電路的信號接腳I3與右面集成電路的信號接腳I6一起與該電路印製線LI3.6連接。右面集成電路的信號接腳I4單獨與電路印製線LI4連接。左右集成電路的該信號接腳O1和右面集成電路的該信號接腳O3一起與電路印製線LO1.3連接。左面集成電路的信號接腳O2與右面集成電路的信號接腳O4一起與電路印製線LO2.4連接。兩個信號接腳Vcc和GND連接到公用電路印製線LVcc和LGND上。
這代表一個典型的並聯連接的集成電路並聯電路，在此電路中，許許多多信號接腳並聯連接到總線上。此電路板與圖2所示的該試驗器的端子接通。這些端子是端子B(基極)、E(發射極＝試驗器地端)、C(集電極)和Z(附加)。試驗是通過測量電晶體電流確定是否該集成電路的所有接腳均正確地與該電路印製線接通。同時，該電路印製線在各種情況下，在圖5右側所示的其各接點處進行連接。
由於被測量的電晶體的基極總是在GND上，Z總是在LVcc上，因此該LGND總是與B接通。C和E可以與信號接腳所連接的任何電路印製線連接。
在所示的例子中，C與電路印製線LI1連接，而E與電路印製線LO2.4連接。這是一個很好的選擇例子，因為僅有一個信號接腳I1與該試驗器的端子C連接。這樣，就將構成的試驗電晶體由左側集成電路的二極體D21(作為集電極二極體)連接起來。然而，因為二極體D51導電，像右側集成電路相應的附加電晶體一樣，左側集成電路的附加電晶體與基並聯。因為O2與O4聯接，且兩個集成電路的Vcc連接。
在I1處的該集電極電流非常小，該電流完全被兩個集成電路的兩個並聯附加電晶體的背景電流所掩蓋，因此不檢測出來。但是，在圖2中所示的該試驗器T，它的附加端子與Vcc連接並完成前面所述的測量，在測量中，用I1處的集電極能確定試驗電晶體的集電極電流，而與所示的兩個集成電路中兩個附加電晶體的附加電流無關。它可以用所介紹的三個方法中任一個，但最好是用第一種方法，在第一種方法中，成功地確定出運行的附加電晶體的總電流和附加電流，且然後，為了定出該試驗電晶體的校正後的集電極電流，從前面已確定的總電流中減去該附加電流，此方法本身已表明在試驗中是特別適用的。
用這樣的測量，可以精確地測量由I1上的集電極構成的試驗電晶體的多種特性，例如，電流增益、特性曲線等等。並要確定出該電晶體連接是否正確，如果在這種情況下，能得出結論，則集成電路的接腳，即I1和O2正確地與相應的電路印製線連接。
為了檢驗所示的兩個集成電路的正確連接，最好使用僅其集電極或發射極與一個電路印製線連接的電晶體，所以最好用接腳I4作為集電極。
如果用與電路印製線LI2.5連接在一起的信號接腳I2和I5作為集電極，結果是一個試驗電晶體帶兩個集電極，也因此帶了兩倍的電流。由於I2和I5構成的兩個集電極給出了兩倍的集電極電流，正如帶I1或I4集電極的單個試驗電晶體試驗中一樣，可以推斷出I2和I5處的兩個集電極連接是否正確。因此如在右邊所示的集成電路中，可以用信號接腳I4作為集電極，且用信號接腳I5作為發射極。然後可以作出兩個這樣的信號接腳正確接通的結論。
在用I1作為集電極和O1作為發射極時，即E加到LO1.3上，得出O1接觸正確的結論。如果用I1作為集電極，O2通過LO2.4與E連接，則可以得出O2正確接通的結論。相應地可以用I4作為集電極進行O3和O4的檢驗。
在所途述的方法中，該校正的集電極電流可以在所有可行的試驗電晶體上進行測量，那些電流中流過每個相應的電晶體。校正出多個附加電晶體的附加電流一般很大，這些電流通常由並聯集成電路的多個並聯附加電晶體引進的。
當該試驗器與一個特定的電晶體連接時，為了判定彼接觸的接腳是否確實與該電路印製線連接，可以定出典型電晶體的多個特性，例如電流增益或電晶體多種特性曲線。然後可以做出正確起作用的電晶體是否實際上連接的結論。如果這種情況下是肯定的，則所述的接腳與電路印製線連接是正確的。
然而也可以只在單獨測量中確定一個試驗電晶體的該集電極電流，並用施加基極和集電極的電壓驗證被測量的集電極電流是否與來自這個試驗電晶體的預計的電流相符。由於一種集成電路型式的試驗電晶體的集電極電流對不同生產廠家或來自不同產品配料的集成電路來說會大不相同，就帶來了困難。所以作為舉例，當測量圖5中與I1連接作為集電極和與O1連接作為發射極的試驗電晶體的校正過的集電極電流時，一個生產廠家的集成電路可以流過10毫安的集電極電流，而對於不同生產廠家的同類型集成電路的相同試驗電晶體，施加相同的基極和集電極電壓，可能僅流過10微安集電極電流。在許多電路板的進行全面常規試驗時，會提供各種不同生產廠家的集成電路，在上面第二情況中，所以既不能判定是否10微安的集電極電流是第二生產廠家的集成電路正確的集電極電流，或判定是否第一個生產廠家的集成電路顯示的集電極電流應該是10毫安，測量值太小而無能為力。但是，為了是測量一個電晶體的簡單方法確定其正確值，要利用這樣的知識即不同生產廠家或不同產品配料的同類型的集成電路，所有集成電路的不同試驗電晶體的集電極電流都或多或少會有相應的變化。如果將這些試驗電晶體的單個集電極電流與所有試驗電晶體的平均集電極電流進行比較，那麼這些標稱值就與生產廠家或批料無關。
然而，對於不同生產廠家或批料的集成電路，不同組的試驗電晶體的平均值變化不同，例如，帶一個輸入接腳作為集電極和一個輸出接腳作為發射極的各試驗電晶體，比一組帶有一個輸出接腳作為集電極和一個輸入接腳作為發射極的試驗電晶體，它的平均集電極電流變化大小相同，因此該試驗電晶體的集電極電流最好與相應組的試驗電晶體的平均值比較，在這些試驗電晶體中集電極和發射極由同類型接腳組成。常見的接腳是輸入接腳、輸出接腳、啟動接腳、晶片選擇接腳等。
現在用圖5中的例子加以說明。對左邊集成電路所有接腳，已驗證與電路印製正確接觸，由此用該試驗器對各試驗電晶體對應的被校正的集電極電流進行測量，通過測量四個試驗電晶體，從而可以檢驗所有的5個接腳I1、I2、I3、O1和O2。這些是相應地用符號「集電極—發射極」顯示的電晶體，即電晶體I1—O1、I1—O2、I2—I1和I1—I1。
有代表性的測量結果在下面表1中示出。該表的第一列表示作為集電極連接的接腳，第二列表示作為發射極連接的接腳，在第三列中顯示出相應的校正集電極電流。第四列含有平均集電極電流，而最後列是每個試驗電晶體相對於平均值的標稱集電極電流，即是集電極電流與平均值的比值。
該表被分成兩組，上面一組I—O包括兩個試驗電晶體，這兩個電晶體，該集電極分別是一個I—接腳，而發射極是O—接腳。第二組I—I包括兩個試驗電晶體，對於這兩試驗電晶體，集電極及發射極均是I—接腳。
表1中對生產廠家A的一種集成電路進行了調查研究。顯示出每個電晶體的集電極電流，即是該生產廠家的集成電路呈現出微安範圍內的非常低的集電極電源。表中給出了兩組的平均值和標稱值，對四個被測的試驗電晶體其標稱值從上到下的值為0.93、1.06、0.90和1.09。
表1生產廠家A集電極 發射極 集電極電流 平均值 標稱值I—O組I1O120微安 0.93I1O223微安21.5微安 1.06I—I組I3I110微安 0.90I2I112微安 11微安 1.09表2中的相同的表格編排的是被測量的相同型式集成電路的相同試驗電晶體，它們帶有相同的基極和集電極電壓。但是，該集成電路來自生產廠家B。對於生產廠家B，正如該表所示，其集電極電流明顯地高，即在毫安範圍內。再一次對兩組的平均值作為估算，且對標稱值進行了計算。可以看出，這些試驗電晶體的標稱值與表1中那些標稱值相符合。
表2生產廠家B集電極 發射極 集電極電流 平均值 標稱值I—O組I1O15.O微安 0.93
I1O25.7微安 5.35微安1.06I—I組I3I13.0微安 0.93I2I13.5微安 3.2微安 1.09在一個試驗工序的開始，對一個特定的電路板進行檢驗，可以對發現是好的電路板(被稱為好的電路板)進行測量，並將所有要測量的不同集成電路的試驗電晶體分成上述的幾組，如表1或表2中所顯示那樣，得出各試驗電晶體的標稱值並存在一個表格中。然後對要試驗的各電路板進行試驗，且將每個試驗電晶體的標稱值與好的電路板的相應的試驗電晶體的標稱值作比較。正如表1與表2的比較示出，從而可以準確地監測出各個故障，與集成電路的產品批料或生產廠家相同或不同。
權利要求
1.試驗系統，該系統用於檢驗與電路板的印製線連接的集成電路接腳的正確連接，包括一個試驗器(T)，該試驗器(T)可連接到電路板的印製線上，可將它的接地端子(E)連接到集成電路信號接腳中的一個，可將基極端子(B)連接到集成電路的接地接腳(GND)，傳送用於導通一個電晶體的基極電壓，並可將集電極端子(C)連接到集成電路的另一個信號接腳(I)，該試驗器(T)可以供給適用於產生適當的集電極電流的集電極電壓，並測量相應的集電極電流，該試驗系統的特徵在於該試驗器(T)具有一個可與該集成電路的電源電壓接腳(Vcc)中的一個連接的附加端子(Z)，並可在兩種工作方式之間切換，兩種工作方式下通過該基極端(B)施加相同的電壓，在第一種方式下，該集電極端子(C)施加一個集電極電壓並對產生的集電極電流進行測量，同時該附加端子(Z)不傳送電流，而用於測量在該集成電路電源電壓接腳(Vcc)處產生的附加電壓。但在第二種工作方式下，該集電極端子(C)開路，且該附加端子(Z)將在第一工作方式中測量的附加電壓施加到該電源電壓接腳(Vcc)上，並對從那裡產生的附加電流進行測量。
2.試驗系統，該系統用於檢驗與電路板的印製線連接的集成電路接腳的正確連接，它包括一個試驗器(T)，該試驗器(T)可連接到電路板的印製線，可將它的接地端子(E)連接到集成電路信號接腳中的一個，可將基極端(B)連接到集成電路的接地接腳(GND)，傳送用於導通一個電晶體的基極電壓，並可將集電極端子(C)連接到集成電路的另一個信號接腳(I)，該試驗器(T)供給適用於產生適當的集電極電流的集電極電壓，並測量相應的集電極電流，該試驗系統的特徵在於試驗器(T)具有一個附加端子(Z)，可與該集成電路的電流電壓接腳(Vcc)中的一個連接，並可在兩種工作方式之間切換，在兩種工作方式下，該集電極端子(C)施加相同的電壓，並對由此產生的集電極電流進行測量，在第一種方式下，該基極端子(B)施加一個基極電壓，該試驗器接地端子(E)被連接，該附加端(Z)不傳送電流，而對在電源電壓接腳(Vcc)處的該附加電壓進行測量，而在第二種工作方式下，基極連接和試驗器接地連接兩者處於開路，且該附加端(Z)施加在第一工作廣大下測量的附加電壓。
3.試驗系統，該系統用於檢驗與電路板各印製線線路連接的集成電路接腳的正確連接，它包括一個試驗器(T)，該試驗器(T)可連接到電路板的印製線上，可將它的接地端子(E)連接到集成電路信號接腳中的一個上，可將基極端子(B)連接到集成電路的接地接腳(GND)，傳送用於導通一個電晶體的基極電壓，並可將集電極端子(C)連接到集成電路的另一個信號接腳(I)，該試驗器(T)可以供給適用於產生適當的集電極電流的集電極電壓，並測量相應的集電極電流，該試驗系統的特徵在於，該試驗器(T)包括一個與它的其他端子分開的，並可與電源電壓接腳(Vcc)連接的附加端子，並設計成基極端子(B)、集電極端子(C)施加一個集電極電壓，且測量相應的集電極電流，而附加端子(Z)施加一個與集電極電壓幅值相同的附加電壓。
4.根據權利要求1的試驗系統，其特徵在於該試驗器(T)配置成為它成功地進行兩種工作方式下的測量，並計算由集電極電流和附加電源之間的差值產生的校正的集電極電流。
5.根據權利要求2的試驗系統，其特徵在於該試驗器設計成它成功地進行在兩種工作方式下的測量，並計算由兩個被測量集電極電流之間的差值產生的校正後的集電電極電流。
6.根據前述的權利要求中任一個的試驗系統，其特徵在於該試驗器(T)通過將從所有電晶體(I1—O1、I1—O2、I3—I1、I2—I1)測得的校正的集電極電流除以它們的算術平均值返回到標稱集電極電流。
7.根據要求6的試驗系統，其特徵在於該試驗器(T)利用相應組試驗電晶體組的集電級電流平均值實現標稱化，這些電晶體具有相同型式接腳組合(I—O、O—I、I—I、O—O)的集電極和發射極。
8.試驗方法，該方法用於檢驗一個集成電路的接腳與一個電路板的印製適當的連接，其方法是通過使集成電路的信號接腳(O)接地，將一個基極電壓(B)加到該集成電路的接地接腳(GND)上，使電晶體(D2、D1)導通，以及將一個集電極電壓(C)加到該集成電路的另一個信號接腳(I)上，並測量集電極電流，該方法特徵在於同時測量在集成電路電流電壓接腳(Vcc)處出現的附加電壓，並同樣的接腳(O，GND)上，在去掉集電極電壓用相同接地連接和施加基極電壓後，前面測量的附加電壓加到電源電壓接腳(Vcc)上，測量向該處流動的附加電流，且由該集電極電流和該附加電流之間的差值確定校正的集電極電流。
9.試驗方法，該方法用於檢驗一個集成電路的接腳與一個電路板的印製線適當的連接，其方法是通過集成電路的信號接腳(O)接地，將一個基極電壓(B)加到該集成電路的接地接腳(GND)上，使電晶體(D2、D1)導通，以及將一個集電極電壓(C)加到該集成電路的另一個信號接腳(I)上，並測量集電極電流，該方法的特徵在於同時測量在該集成電路的電流電壓接腳(Vcc)處出現的附加電壓，並在去掉接地和該基極電壓後，將前面測量的附加電壓加到該電源電壓接腳(Vcc)上，將前面使用的集電極電壓加到與前面相同的接腳(I)上，且由此產生的集電極電流，並由兩個測量的集電極電流之間的差值，確定校正後的集電極電流。
10.試驗方法，該方法用於檢驗一個集成電路的接腳與一個電路板的印製線適當的連接，其方法是通過使集成電路的信號接腳(O)接地，將一個基極電壓(B)加到該集成電路的接地接腳(GND)上，使電晶體(D2、D1)導通，以及將一個集電極電壓(C)加到該集成電路的另一個信號接腳(I)上，並測量集電極電流，該方法的特徵在於用一個分開的電壓流(Z)同時將相應於該集電極電壓的一個附加電壓到電流電壓接腳(Vcc)上。
11.根據權利要求8至10中的任一個的試驗方法，其特徵在於在一個集成電路上被測量的所有試驗電晶體(I1—O1、I1—O2、I3—I1、I2—I1)的被校正集電極電流除以集電極電流的算術平均值並返回這些標稱集電極電流。
12.根據權利要求11的試驗方法，其特徵在於用每組試驗電晶體集電極電流平均值進行集電極電流的標稱化，構成的每組試驗電晶體具有相同型式接腳組合(I—O、O—I、I—I、O—O)。
13.根據權利要求11的或12的試驗方法，其特徵在於在試驗中的一個集成電路上測量的電晶體標稱集電極電流與前面測量的無故障極上的各相同電晶體以相同方式標稱化的集電極電流進行比較。
全文摘要
本發明為用於試驗集成電路的接腳與電路的印製線線路的適當連接的試驗系統及方法。其做法是通過對互補金屬氧化物半導體(CMOS)一集成電路中的附加二極—並聯連接電晶體相應的被檢測集電極電流的校正，對寄生電晶體進行測量。
文檔編號H01L27/092GK1125482SQ94192444
公開日1996年6月26日 申請日期1994年6月11日 優先權日1993年6月15日
發明者曼弗雷德·布克斯, 卡裡姆·霍澤尼 申請人:Ita測試工程公司