顯著降低待機功耗的低壓降穩壓器及方法

2023-05-27 08:11:41 2

專利名稱：顯著降低待機功耗的低壓降穩壓器及方法
技術領域：
本發明涉及專長門適用製造和處理半導體或固體器件或其部件的方法，特別是涉及集成電路晶片中的低壓降穩壓器，尤其是涉及一種採用雙驅動裝置的低壓降穩壓器及其構建方法。
背景技術：
隨著半導體集成電路的發展，集成電路晶片所用工藝越來越先進，該晶片內部電路所需電源電壓與晶片的輸入電源電壓通常不一致，大部分情況下該晶片內部電路所需電源電壓低於晶片的輸入電源電壓，這就需要在晶片內部集成一低壓降穩壓器，將晶片的輸入電源電壓轉換成內部其他電路需要的電源電壓。此類低壓降穩壓器在給其他電路提供電源的同時需要自身消耗比較少的電流，特別是在晶片電路的睡眠期，低壓降穩壓器消耗的電流越低越好。為設計低功耗的低壓降穩壓器，現有技術採用動態電流反饋裝置的方法來實現低靜態電流，但其設計比較複雜，而且只能在某些集成電路工藝上實現，具有工藝選擇性。現有技術也有採用局部斷電的辦法，在睡眠時切斷數字內核的電源，工作時再重新供電，這樣存在時序邏輯掉電狀態丟失的問題，同時因控制信號是由數字內核發出，而睡眠時數字內核沒有電源，故其睡眠控制信號會被設計得比較複雜。現有技術低壓降穩壓器在工作時出於穩定性考慮，通常將靜態電流設計比較大，通常在ΙΟμΑ以上，其靜態電流在晶片全速工作時可以忽略不計，然而大多數電子產品全速工作的時間只佔用晶片工作時間的很少部分，大部分的時間是處於睡眠狀態，這時使得低壓降穩壓器的靜態電流就尤為重要，電流越低越好。現有技術的大多數低壓降穩壓器只考慮了晶片工作時所需的電流驅動能力，而沒有考慮在睡眠時需靜態電流低。
發明內容
本發明要解決的技術問題在於避免上述現有技術的不足之處而提供一種雙驅動的低壓降穩壓器，解決現有技術低壓降穩壓器睡眠或輕負載時功耗大的問題。本發明解決所述技術問題是通過採用以下技術方案來實現，提出一種令低壓降穩壓器顯著降低待機功耗的方法，用於IC晶片設計，包括如下步驟:
Α.所述低壓降穩壓器採用雙驅動裝置，設置兩種工作模式:晶片處於睡眠狀態或消耗電流較小時，選擇模式I，僅驅動裝置I工作，降低晶片整體功耗；晶片處於全速工作或消耗電流較大時，選擇模式II，僅驅動裝置II工作，保持輸出電壓Vout恆定而不受重負載影響；
B.在集成有所述低壓降穩壓器的IC晶片中設置低功耗控制埠LP，所述IC晶片中有諸多功能模塊，其程序存儲器指令全速工作或啟動較大功耗的功能模塊，包括無線發射模塊投入工作時，同時輸出邏輯電平「I」或「O」至埠 LP;而若只啟動較小功耗的功能模塊工作或指令進入休眠狀態，則輸出反演的邏輯電平「O」或「I」至埠 LP ；
C.設置模式選擇埠LP』和邏輯控制電路，所述模式選擇埠 LP』與所述IC晶片的低功耗控制埠 LP連接；藉助邏輯控制電路將埠 LP輸出邏輯「I」或「O」的電平變換為換接電路所需要的多路電平，以選擇模式I或模式II運行；
D.所述兩驅動裝置I和II，使用同一電壓反饋電路對所述輸出電壓Vrat實時採樣。
所述驅動裝置I的輸出電流彡200 μ A。所述邏輯控制電路將模式選擇埠 LP』輸入的選擇信號邏輯「I」或「O」變換為A、
B、C、D路電平信號「I」或「0」，分別控制各電子開關SWl SW4的導通或截止，以便選擇模式I或模式II運行。本發明為解決現有技術的問題，還設計一種顯著降低待機功耗的低壓降穩壓器，包括驅動電路、電壓反饋電路和輸出電壓穩定電路，所述電壓反饋電路和輸出電壓穩定電路都各自有一端電連接所述低壓降穩壓器的電壓輸出端Vwt，他們的另一端電連接公共地線；還包括模式選擇埠 LP』和邏輯控制電路；所述驅動裝置包括驅動裝置I和驅動裝置II，分別用於小/微電流驅動和大電流驅動，它們各自有自己的誤差放大器運放1、運放2，以及各自的功率電晶體M1，M2，但是誤差放大器運放I和運放2共用同一電壓反饋電路的電壓採樣信號，即運放I和運放2的同相輸入端一齊電連接電壓反饋電路的兩分壓電阻Rl、R2連接點nl2 ;所述邏輯控制電路將模式選擇埠 LP』輸入的選擇信號邏輯「I」或「O」變換為A、B、C、D四路電平信號「I」或「0」，分別控制各電子開關SWl SW4導通或截止，以便選擇模式I或模式II運行。所述驅動裝置I包括運放1、輸出功率電晶體Ml和電子開關SW1、SW2 ;所述輸出功率電晶體Ml的柵極連接所述運放I的輸出，其源極連接電源Vin，漏極即為輸出電壓Vwt ；電子開關SWl的控制端接入邏輯控制電路的輸出埠 A，該開關SWl —端接入輸出功率電晶體Ml的柵極，另一端接電源Vin ; 所述電子開關SW2的控制端接入邏輯控制電路的輸出埠 B，該開關SW2的一端接在所述運放I的地端，另一端接地。所述驅動裝置I的輸出電流(200 μ A0所述電壓反饋電路的反饋電壓Vfb接入該運放I的正輸入端，經與運放I的負輸入端的參考電壓Vm的差值進行同向放大得出誤差校正電壓，再將其傳遞給輸出功率電晶體Ml的柵極。所述驅動裝置II包括運放2、輸出功率電晶體M2和電子開關SW3、SW4;所述輸出功率電晶體M2的柵極連接所述運入2的輸出，其源極連接電源Vin，其漏極即為輸出電壓Vwt ；所述電子開關SW2的控制端接入邏輯控制電路的輸出埠 C，所述電子開關SW3的一端接入輸出功率電晶體M2的柵極，另一端接電源Vin ;所述電子開關SW4的控制端接入邏輯控制電路的輸出埠 D，該開關SW4的一端接在所述運放2的地端，另一端接地。所述電壓反饋電路的反饋電壓Vfb接入該運放2的正輸入端，經與運放2的負輸入端的參考電壓的差值進行同向放大得出誤差校正電壓，再將其傳遞給輸出功率電晶體M2的柵極。所述輸出電壓穩定電路包括電容Cl和其等效串聯電阻ESR，所述電阻ESR的一端接入所述低壓降穩壓器的輸出端Vrat，另一端連接電容Cl，該電容Cl的另一端接地；所述電阻ESR和電容Cl 一起構成穩定性補償電路，使得該低壓降穩壓器的負反饋環路的主極點落在輸出端Vtjut,同時該電容Cl又為負載電路的瞬時變化提供峰值電流。同現有技術相比較，本發明的有益效果在於:本發明結合集成電路晶片的低壓降穩壓器在工作時需大電流驅動能力，睡眠時需低靜態電流的特點，採用雙驅動裝置設計，其一驅動裝置可以提供大電流驅動能力，滿足晶片全速工作的需要，另一驅動裝置可以提供小電流驅動能力，同時自身靜態電流非常低，滿足晶片睡眠時的需要，選擇哪一驅動裝置工作有一控制埠，由晶片內部數字電路控制。易於使用，同時這種技術可以在現有大多數集成電路製造工藝上實現，降低了對工藝的門檻。


圖1是本發明顯著降低待機功耗的低壓降穩壓器及方法之各優選實施例的邏輯結構示意 圖2是所述低壓降穩壓器優選實施例的電原理 圖3是所述低壓降穩壓器的優選實施例中邏輯控制電路10工作原理的一種時序圖。
具體實施方式
下面，結合附圖所示之優選實施例進一步闡述本發明。參閱圖1至3，本發明的優選實施例一是，實施一種令低壓降穩壓器顯著降低待機功耗的方法，用於IC晶片設計，包括如下步驟:
A.所述低壓降穩壓器採用雙驅動裝置，設置兩種工作模式:晶片處於睡眠狀態或消耗電流較小時，選擇模式I，僅驅動裝置I 202工作，降低晶片整體功耗；晶片處於全速工作或消耗電流較大時，選擇模式II，僅驅動裝置II 203工作，保持輸出電壓Vwt恆定而不受重負載影響；
B.在集成有所述低壓降穩壓器的IC晶片中設置低功耗控制埠LP，所述IC晶片中有諸多功能模塊，其程序存儲器指令全速工作或啟動較大功耗的功能模塊，包括無線發射模塊投入工作時，同時輸出邏輯電平「I」或「O」至埠 LP;而若只啟動較小功耗的功能模塊工作或指令進入休眠狀態，則輸出反演的邏輯電平「O」或「I」至埠 LP ；
a)設置模式選擇埠 LP』和邏輯控制電路10，所述模式選擇埠 LP』與所述IC晶片的低功耗控制埠 LP連接；藉助邏輯控制電路10將埠 LP輸出邏輯「I」或「O」的電平變換為換接電路所需要的多路電平，以選擇模式I或模式II運行；
C.所述兩驅動裝置I和II,使用同一電壓反饋電路40對所述輸出電壓Vtjut實時米樣。所述驅動裝置I 202的輸出電流彡200μΑ，可以是80μΑ、120μΑ或150μΑ。所述邏輯控制電路10將模式選擇埠 LP』輸入的選擇信號邏輯「I」或「O」變換為A、B、C、D四路電平信號「I」或「0」，分別控制各電子開關SWl SW4的導通或截止，以便選擇模式I或模式II運行。參見2和3，本發明優先實施例二，一種顯著降低待機功耗的低壓降穩壓器，包括驅動電路20、電壓反饋電路40和輸出電壓穩定電路50，所述電壓反饋電路40和輸出電壓穩定電路50都各自有一端電連接所述低壓降穩壓器的電壓輸出端Vrat，他們的另一端電連接公共地線；還包括模式選擇埠 LP』和控制邏輯電路10 ;所述驅動裝置20包括驅動裝置I 202和驅動裝置II 203，分別用於小/微電流驅動和大電流驅動，它們各自有自己的誤差放大器運放I和運放2，以及各自的功率電晶體Ml，M2,但是誤差放大器運放I和運放2共用同一電壓反饋電路40的電壓採樣信號，即運放I和運放2的同相輸入端一齊電連接電壓反饋電路40的兩分壓電阻R1、R2連接點nl2 ;所述邏輯控制電路10將模式選擇埠 LP』輸入的選擇信號邏輯「 I」或「O」變換為A、B、C、D四路電平信號「 I」或「0」，分別控制各電子開關SWl SW4導通或截止，以便選擇模式I或模式II運行。所述驅動裝置I 202包括運放1、輸出功 率電晶體Ml和電子開關SW1、SW2 ;所述輸出功率電晶體Ml的柵極連接所述運放I的輸出，其源極連接電源Vin，漏極即為輸出電壓Vwt ;電子開關SWl的控制端接入邏輯控制電路10的輸出埠 A，該開關SWl —端接入輸出功率電晶體Ml的柵極，另一端接電源Vin ;所述電子開關SW2的控制端接入邏輯控制電路10的輸出埠 B，該開關SW2的一端接在所述運放I的地端，另一端接地。所述電壓反饋電路40的反饋電壓Vfb接入該運放I的正輸入端，經與運放I的負輸入端的參考電壓Vref的差值進行同向放大得出誤差校正電壓，再將其傳遞給輸出功率電晶體Ml的柵極。所述驅動裝置I 202的輸出電流可以是80 μ A、120 μ A、150 μ A或< 200 μ A。所述驅動裝置II 203包括運放2、輸出功率電晶體M2和電子開關SW3、SW4 ;所述輸出功率電晶體M2的柵極連接所述運入2的輸出，其源極連接電源Vin，其漏極即為輸出電壓Vout ;所述電子開關SW2的控制端接入邏輯控制電路10的輸出埠 C，所述電子開關SW3的一端接入輸出功率電晶體M2的柵極，另一端接電源Vin ;所述電子開關SW4的控制端接入邏輯控制電路10的輸出埠 D，該開關SW4的一端接在所述運放2的地端，另一端接地。所述電壓反饋電路40的反饋電壓Vfb接入該運放2的正輸入端，經與運放2的負輸入端的參考電壓VMf的差值進行同向放大得出誤差校正電壓，再將其傳遞給輸出功率電晶體M2的柵極。所述輸出電壓穩定電路50包括電容Cl和其等效串聯電阻ESR，所述電阻ESR的一端接入所述低壓降穩壓器的輸出端Vout，另一端連接電容Cl，該電容Cl的另一端接地；所述電阻ESR和電容Cl 一起構成穩定性補償電路，使得該低壓降穩壓器的負反饋環路的主極點落在輸出端Vout，同時該電容Cl又為負載電路60的瞬時變化提供峰值電流。結合圖2和圖3，對所述優選各實施例中各電路構件的功能分述如下:
驅動裝置I 202包含如下組件:運放1、輸出功率電晶體Ml、電子開關SWl和電子開關Sff20運放I為誤差放大器，其負輸入端接參考電源Vref，正輸入端通過線網nl2接由電阻R1、R2組成的電壓反饋電路的輸出。輸出功率電晶體Ml採用PM0S，其柵極接運放I的輸出，源極接電源Vin，漏極接低壓降穩壓器的輸出Vout。電子開關SWl的控制端接邏輯控制電路10的A埠，開關端一端接輸出功率電晶體Ml的柵極，一端接電源Vin。電子開關SW2的控制端接邏輯控制電路10的B埠，開關端一端接運放I的地端，一端接地。圖2中所有電子開關SWl SW4均以控制端接「 I 」表示電子開關導通導通，接「O」表示電子開關截止，如表I所示。運放I將反饋電壓與Vref的差值進行同向放大得出誤差校正電壓，然後將誤差校正電壓傳遞給輸出功率電晶體Ml的柵極。輸出功率電晶體Ml可以提供小電流的驅動能力，如〈100 μ A，並保持輸出電壓Vout基本恆定。驅動裝置II 203包括運放2、輸出功率電晶體M2、電子開關SW3和電子開關SM。運放2為誤差放大器，其負輸入端接參考電源Vref，正輸入端通過線網η12接由電阻R1、R2組成的電壓反饋電路的輸出。輸出功率電晶體M2採用PM0S，其柵極接運放2的輸出，源極接電源Vin，漏極接低壓降穩壓器的輸出Vout。電子開關SW3的控制端接邏輯控制電路10的C埠，開關端一端接輸出功率電晶體M2的柵極，一端接電源Vin。電子開關SW4的控制端接邏輯控制電路10的D埠，開關端一端接運放2的地端，一端接地。運放2將反饋電壓與Vref的差值進行同向放大得出誤差校正電壓，然後將誤差校正電壓傳遞給輸出功率電晶體M2的柵極。將輸出功率電晶體M2的尺寸設計的比較大，因而驅動能力很強，使得低壓降穩壓器在重負載的情況下仍保持輸出電壓Vout基本恆定。電壓反饋電路50由分壓電阻Rl、R2組成，將Vout的電壓按一定比例經線網nl2反饋至運放I和運放2的正輸入端。由圖1可知，當選擇小電流驅動電路102工作時，線網nl2的電壓變化與運放I的輸出電壓變化是同向關係，運放I的輸出電壓變化與低壓降穩壓器的輸出Vout的電壓變化是反向關係，故該低壓降穩壓器的電壓反饋環路為負反饋環路，低壓降穩壓器能實時校正其輸出電壓Vout，使得輸出電壓Vout保持與參考電壓Vref恆定的電壓比例關係；同理適用於大電流驅動電路103工作的情況。邏輯控制電路10用於驅動裝置I 202或驅動裝置II 203工作，其輸入埠 LP 』連接所述晶片內部數字電路控制埠 LP的高低電平，所述邏輯控制電路10的輸出有4個埠 A、B、C、D，分別連接電子開關SWl SW4的控制端，本例中LP』為「I」時選擇驅動裝置I 202工作，即所述低壓降穩壓器工作在模式I，LP為「O」時選擇驅動裝置II 203工作，SP低壓降穩壓器工作在模式II。所述輸出電壓穩定電路50包括電阻ESR和電容Cl，電阻ESR為電容Cl的等效串聯電阻，電阻ESR的一端接低壓降穩壓器的輸出端Vout，另一端接電容Cl，電容Cl的另一端則接地，電阻ESR和電容Cl 一起構成穩定性補償電路，使得低壓降穩壓器的負反饋環路的主極點落在輸出端Vout，同時Cl又為負載電阻RL的瞬時變化提供峰值電流。請參見圖3所示，闡明所述邏輯控制電路10的工作原理的一種時序圖，圖中LP』為邏輯控制電路10輸入埠的一種時序，A、B、C、D為其相應的輸出時序。在to tl的時間段內LP』為「0」，A埠輸出「1」，B埠輸出「0」，控制圖2中電子開關Sffl導通導通，電子開關SW2截止，C埠輸出「0」，D埠輸出「1」，控制圖2中電子開關SW3截止，電子開關SW4導通，選擇驅動裝置II 203工作，低壓降穩壓器的輸出電壓由驅動裝置II決定，驅動裝置I 202掛起不再消耗電流，低壓降穩壓器工作在模式II ；*tl時刻，LP為由「O」變為「 1」，A埠則輸出相應由「 I」變為「O」，B埠輸出由「O」變為「 1」，將圖1中電子開關SWl截止，電子開關SW2導通，從而將驅動裝置I為工作狀態，此時驅動裝置I和驅動裝置II同時處於工作狀態，低壓降穩壓器的輸出電壓由驅動裝置I和驅動裝置II共同決定，但這只是一種過渡狀態，從tl到t2的時間非常短，比如10nS，在t2時刻，C埠則輸出由「O」變為「 1」，D埠輸出由「 I」變為「0」，將圖2中電子開關SW3導通，電子開關SW4截止，從而將驅動裝置II 203掛起不再消耗電流，低壓降穩壓器的輸出由驅動裝置I 202決定，低壓降穩壓器工作在模式I 202 ;在tl時刻狀態發生變化至t2時刻結束，低壓降穩壓器由模式II經短暫過渡態切換至模式I，最終選擇驅動裝置I 202工作，將驅動裝置II 203掛起，同理從t3時刻狀態發生變化至t4時刻結束，低壓降穩壓器是有模式I經短暫過渡態切換至模式II，最終選擇驅動裝置II 203工作，將驅動裝置I 202掛起，這裡不再贅述。綜上所述，本發明的結構特徵及各實施例皆已詳細揭示，而可充分顯示出本發明在目的及功效上均具有實施的進步性。以上說明僅為本發明的優選實施例而已，不能用來表達限定本發明所實施的範圍，即凡根據本發明權利要求所作的等效變化與修飾，皆應屬於本發明專利涵蓋的範圍內。
權利要求
1.一種令低壓降穩壓器顯著降低待機功耗的方法，用於IC晶片設計，包括步驟: 所述低壓降穩壓器採用雙驅動裝置，設置兩種工作模式:晶片處於睡眠狀態或消耗電流較小時，選擇模式I，僅驅動裝置I (202)工作，降低晶片整體功耗；晶片處於全速工作或消耗電流較大時，選擇模式II，僅驅動裝置II (203)工作，保持輸出電壓Vwt恆定而不受重負載影響； 在集成有所述低壓降穩壓器的IC晶片中設置低功耗控制埠 LP，所述IC晶片中有諸多功能模塊，其程序存儲器指令全速工作或啟動較大功耗的功能模塊，包括無線發射模塊投入工作時，同時輸出邏輯電平「I」或「O」至埠 LP;而若只啟動較小功耗的功能模塊工作或指令進入休眠狀態，則輸出反演的邏輯電平「O」或「I」至埠 LP ； 設置模式選擇埠 LP』和邏輯控制電路(10)，所述模式選擇埠 LP』與所述IC晶片的低功耗控制埠 LP連接；藉助邏輯控制電路(10)將埠 LP輸出邏輯「I」或「O」的電平變換為換接電路所需要的多路電平，以選擇模式I或模式II運行； 所述兩驅動裝置I和II，使用同一電壓反饋電路(40)對所述輸出電壓Vwt實時採樣。
2.按照權利要求1所述的令低壓降穩壓器顯著降低待機功耗的方法，其特徵在於: 所述步驟A所述的晶片處於睡眠狀態或消耗電流較小工作模式，以及所述晶片全速工作或消耗電流較大工作模式時的各電流值是預測值或經驗值。
3.按照權利要求1所述的令低壓降穩壓器顯著降低待機功耗的方法，其特徵在於: 所述驅動裝置I (202)的輸出電流< 200 μ A。
4.按照權利要求1所 述的令低壓降穩壓器顯著降低待機功耗的方法，其特徵在於: 所述邏輯控制電路(10)將模式選擇埠 LP』輸入的選擇信號邏輯「I」或「O」變換為A、B、C、D四路電平信號「I」或「0」，分別控制各電子開關SWl SW4的導通或截止導通或截止，以便選擇模式I或模式II運行。
5.一種顯著降低待機功耗的低壓降穩壓器，包括驅動電路(20)、電壓反饋電路(40)和輸出電壓穩定電路(50)，所述電壓反饋電路(40)和輸出電壓穩定電路(50)都各自有一端電連接所述低壓降穩壓器的電壓輸出端Vrat，他們的另一端電連接公共地線；其特徵在於: 還包括模式選擇埠 LP』和邏輯控制電路(10);所述驅動裝置(20)包括驅動裝置I(202)和驅動裝置II (203)，分別用於小/微電流驅動和大電流驅動，它們各自有自己的誤差放大器(運放1，運放2 )，以及各自的功率電晶體(M1，M2)，但是誤差放大器(運放I，運放2)共用同一電壓反饋電路(40)的電壓採樣信號，即運放I和運放2的同相輸入端一齊電連接電壓反饋電路(40)的兩分壓電阻(R1、R2)連接點nl2 ;所述邏輯控制電路(10)將模式選擇埠 LP』輸入的選擇信號邏輯「I」或「O」變換為A、B、C、D四路電平信號「I」或「0」，分別控制各電子開關SWl SW4導通或截止，以便選擇模式I或模式II運行。
6.按照權利要求5所述顯著降低待機功耗的低壓降穩壓器，其特徵在於: 所述驅動裝置I (202)包括運放1、輸出功率電晶體Ml和電子開關SW1、SW2 ;所述輸出功率電晶體Ml的柵極連接所述運放I的輸出，其源極連接電源Vin，漏極即為輸出電壓Vwt ;電子開關SWl的控制端接入邏輯控制電路(10)的輸出埠 A，該開關SWl —端接入輸出功率電晶體Ml的柵極，另一端接電源Vin ;所述電子開關SW2的控制端接入邏輯控制電路(10)的輸出埠 B，該開關SW2的一端接在所述運放I的地端，另一端接地； 所述電壓反饋電路(40)的反饋電壓Vfb接入該運放I的正輸入端，經與運放I的負輸入端的參考電壓Vref的差值進行同向放大得出誤差校正電壓，再將其傳遞給輸出功率電晶體Ml的柵極。
7.按照權利要求5所述的顯著降低待機功耗的低壓降穩壓器，其特徵在於: 所述驅動裝置II (203)包括運放2、輸出功率電晶體M2和電子開關SW3、SW4 ;所述輸出功率電晶體M2的柵極連接所述運入2的輸出，其源極連接電源Vin，其漏極即為輸出電壓Vout ;所述電子開關SW2的控制端接入邏輯控制電路(10)的輸出埠 C，所述電子開關SW3的一端接入輸出功率電晶體M2的柵極，另一端接電源Vin ;所述電子開關SW4的控制端接入邏輯控制電路(10)的輸出埠 D，該開關SW4的一端接在所述運放2的地端，另一端接地；所述電壓反饋電路(40)的反饋電壓Vfb接入該運放2的正輸入端，經與運放2的負輸入端的參考電壓Vref的差值進行同向放大得出誤差校正電壓，再將其傳遞給輸出功率電晶體M2的柵極。
8.按照權利要求5所述的顯著降低待機功耗的低壓降穩壓器，其特徵在於: 所述輸出電壓穩定電路(50)包括電容Cl和其等效串聯電阻ESR，所述電阻ESR的一端接入所述低壓降穩壓器的輸出端Vrat，另一端連接電容Cl，該電容Cl的另一端接地；所述電阻ESR和電容Cl 一起構成穩定性補償電路，使得該低壓降穩壓器的負反饋環路的主極點落在輸出端Vtjut,同時該電容Cl又為負載電路(60)的瞬時變化提供峰值電流。
9.按照權利要求5或6所述的雙驅動的低壓降穩壓器，其特徵在於: 所述驅動裝置I (202)的輸出電流< 200 μ A。
全文摘要
一種令低壓降穩壓器顯著降低待機功耗的方法，用於IC晶片設計，包括步驟採用雙驅動裝置，設置兩種工作模式晶片處於睡眠狀態或消耗電流較小時，選擇模式Ⅰ，僅驅動裝置Ⅰ(202)工作，降低晶片整體功耗；晶片處於全速工作或消耗電流較大時，選擇模式Ⅱ，僅驅動裝置Ⅱ(203)工作，保持輸出電壓Vout恆定而不受重負載影響；設置模式選擇埠LP』和邏輯控制電路(10)，所述模式選擇埠LP』與所述IC晶片的低功耗控制埠LP連接；藉助邏輯控制電路(10)將埠LP輸出邏輯「1」或「0」的電平變換為換接電路所需要的多路電平，以選擇模式Ⅰ或模式Ⅱ運行。本發明的有益效果是有效解決了低壓降穩壓器睡眠或輕負載時功耗大的問題，易於使用並可以在現有大多數集成電路製造工藝上實現。
文檔編號H02M3/157GK103178713SQ201110429380
公開日2013年6月26日 申請日期2011年12月20日 優先權日2011年12月20日
發明者胡術雲 申請人:深圳市匯春科技有限公司