Gps中頻信號採樣器的製作方法
2023-05-27 10:19:31
專利名稱：Gps中頻信號採樣器的製作方法
技術領域：
本實用新型涉及一種GPS中頻信號採樣器，屬於GPS數據釆集領域。
背景技術：
國際上關於GPS軟體接收機的研究己經開展了十幾年的時間，但我國在此方面的研究才 剛剛起步，技術上與先進國家存在較大差距。然而在軍事領域，美國及其盟軍在飛彈、航空 飛行器方面正逐步用GPS為主的導航制導技術取代常規的純慣性、地形匹配和數字影像匹配 等方法，在海灣戰爭、伊拉克戰爭中發揮了巨大的威力，但這些高動態、高靈敏度的GPS接 收機外方對我國實行了嚴格的禁運政策。因此，必須研製具有自主智慧財產權的高性能GPS接 收機。
在傳統的GPS接收機中，信號捕獲的算法全部在ASIC晶片內部實現，用戶很難改變相應 的參數或更換新的算法，而軟體接收機設計方法將專用ASIC晶片實現的信號處理功能改為通 用晶片依靠軟體實現，這為接收機數位訊號處理算法的實現帶來了極大的靈活性，是未來接 收機設計技術的發展方向。通過軟體進行信號處理的方法能夠避免硬體接收機中與溫度或時 間相關的部件造成的非線性問題，並能大幅度的降低產品前期開發成本，並能同時兼容包括 GPS、北鬥導航系統、俄羅斯GLONASS導航系統和歐洲的伽利略導航系統等。
嵌入式GPS軟體接收機將傳統接收機中靠專用晶片實現的信號處理功能改用軟體來實
現，使得只要通過更換一套軟體就可以接收到新的衛星信號或實現接收機的性能升級。軟體 接收機數位訊號處理的特點使得其在微弱信號處理和多信號兼容等方面具有極大的優勢。GPS
中頻信號採樣器是開發軟體接收機必備的儀器。目前世界上一些國家的科研機構已經開發出 了適合於軟體接收機開發的中頻信號採樣器，但是這些產品都價格昂貴且內部結構不公開， 使得開發自主智慧財產權的軟體接收機受到很大的限制。
發明內容
本實用新型為了解決開發軟體接收機必需的GPS數據問題，打破世界上一些先進國家在 GPS軟體接收機的壟斷地位而提出一種GPS中頻信號採樣器。
本實用新型的GPS中頻信號採樣器，其結構包括射頻前端模塊、FPGA模塊、USB接口 晶片、USB接口及電源模塊，其中射頻前端模塊與FPGA模塊雙向相連，FPGA模塊輸出端連 接USB接口晶片輸入端，USB接口晶片連接USB接口，電源模塊分別給射頻前端模塊及FPGA 模塊、USB接口晶片和USB接口供電。
本實用新型能廣泛應用於嵌入式軟體接收機的研究和開發，為研發具有自主智慧財產權的 軟體接收機提供GPS數據，能大幅度降低產品前期開發成本，並能同時兼容包括GPS、北鬥 導航系統、俄羅斯GLONASS導航系統和歐洲的伽利略導航系統等，總體來說具有如下特點1、 體積小，重量輕體積約為20*15*5. 5立方釐米，重約500克；2、價格低本實用新型的定 位裝置約為10000—20000元，遠低於現有的各種定位裝置價格；3、使用方便使用人員在 地物上站立幾秒即可完成對該點的GPS數據採集。
圖1是本實用新型的硬體結構示意圖。
圖2是本實用新型中射頻前端模塊與FPGA模塊的接口示意圖。 圖3是本實用新型中FPGA模塊的接口信號控制時序圖。圖4是本實用新型中USB接口晶片與FPGA模塊的接口示意圖。
具體實施方式
如圖1所示，本實用新型基於射頻前端、FPGA和USB的GPS中頻數據採集技術的GPS中 頻信號採樣器，其結構包括射頻前端模塊、FPGA模塊、USB接口晶片、USB接口及電源模 塊，其中射頻前端模塊與FPGA模塊雙向相連，FPGA模塊輸出端連接USB接口晶片輸入端， USB接口晶片連接USB接口 ，電源模塊分別給射頻前端模塊及FPGA模塊、USB接口晶片和USB 接口供電；所述FPGA模塊包括串並轉換模塊、控制模塊和數據緩衝模塊，其中串並轉換模 塊與射頻前端模塊雙向相連，串並轉換模塊輸出端連接數據緩衝模塊輸入端，控制模塊和數 據緩衝模塊的輸出端均連接USB接口晶片的輸入端。本實用新型的工作流程為射頻前端模 塊接收衛星信號並對信號進行放大、濾波、下變頻和模數轉換後輸出數位訊號到FPGA模塊， FPGA將信號由2位串行轉換成16位的並行數據並送入緩衝，同時控制USB接口晶片工作， 將該並行數據傳送到USB接口晶片的端點FIFO中，PC機的上位機程序完成對端點FIFO中數 據的接收和存儲。
本實用新型中射頻前端模塊採用GP2015晶片，包括7路信號引腳，分別為PRESET、 LD、 SIGN、 MAG、 OPCLK-、 OPCLK+和CLK; FPGA模塊採用Altera公司Cyclone系列的FPGA晶片 EP3C25和EP1C6T，實現與射頻前端模塊和USB之間的高速數據傳輸，其中EP3C25作為串 並轉換晶片，EP1C6T為從屬晶片，主要負責接口的擴展和數據的緩存，EP3C25和EP1C6T採 用16位總線進行連接，包括8位數據總線和8位控制總線。如圖2所示，是射頻前端模塊與 FPGA模塊的接口示意圖，FPGA對GP2015的LD和PRESET兩個狀態腳進行檢測，判斷射頻芯 片的工作狀態，在兩個腳狀態有效時讀取SIGN和MAG的數據，同時通過GP2015上的LVDS接 口產生差分信號與具有LVDS接口的EP3C25晶片接口，將OPCLK+和OPCLK-輸出的LVDS信號 轉變成40M的差分信號(TTU輸入FPGA，由FPGA對該信號進行7分頻得到5. 714M的時鐘 信號提供給GP2015用做中頻採樣時鐘信號。其中射頻前端模塊上的衛星接收天線採用市場 上成熟的GPS接收天線，射頻信號經天線下行，經低噪聲放大器(LNA)和帶通濾波器(BPF) 後到達射頻前端晶片GP2015， 1575. 42M的GPS信號經過至175. 42M至35. 42M至4. 309M的三 級下變頻為中頻信號，然後對4.309M的模擬信號進行A/D轉換得到5.714M的SIGN、 MAG兩 路中頻數位訊號，把這兩路信號發送給FPGA進行處理。
如圖3所示是本實用新型中FPGA模塊的接口控制信號時序圖，FPGA模塊先將輸入信號 串並轉換後存入FIFO,在時鐘控制信號作用下傳輸給USB。
本實用新型中的USB接口晶片採用EZ-USB FX2系列的CY7C68013，本實用新型中，USB 接口晶片工作在從屬FIFO模式下，在該模式下，外圍電路可以像普通FIF0—樣對FX2中端 點2、端點4、端點6和端點8的數據緩衝區進行讀寫，FIFO被外部控制器控制。如圖4所 示是本實用新型中USB接口晶片與FPGA模塊的接口示意圖，IFCLK為接口時鐘，可由晶片內 部產生(30M/48M)，也可由外部輸入；FLAGA、 FLAGB、 FLAGC和FLAGD為FIFO標誌管腳，用 於映射USB埠 FIFO的當前狀態；SLCS為從屬FIFO片選信號；FD[15: 0]為16位雙向數據 總線；FIF0ADR[1: O]用於選擇和FD連接的端點緩衝區；SLOE用於使能數據總線FD的輸出； SLRD和SLWR分別作為FIFO的讀寫選通信號；外圍電路可以通過使能PKTEND管腳向USB發 送一個IN數據包而不用考慮該包的長度。
USB接口晶片採用CY7C68013為接口晶片，將FPGA傳輸來的數據存入PC。該系列晶片集 成了 USB2. 0協議的微處理器，並且向下和USB1. 1協議兼容，它支持12Mb/s的全速傳輸和 480Mb/s的高速傳輸。FX2克服傳統晶片需要微處理器參與端點FIFO與外圍電路間的數據傳 輸的缺點，USB接口和外圍電路可以直接共享FIFO存儲器，另外，FIFO與USB之間的傳輸是 以數據包的形式實現的，它較好的解決了 USB高速模式下的帶寬問題。
在設計中，用FPGA做為外部主控制器與USB晶片進行通信，在從屬FIFO模式下，固件
4程序設計如下-
初始化固件程序首先要配置CY7C68013的端點，FX2包含4個可供高速傳輸的大端點，分 別為端點2 (EP2)、端點4 (EP4)、端點6 (EP6)和端點8 (EP8)，本實用新型中選用端點6。 USB晶片在復位以後，它的I/0引腳配置在"埠"模式下，而不是Slave FIFO模式，為將 引腳配置為Slave FIFO模式，IFCONFIG寄存器的IFCFG[1: O]必須設置為11，因為USB芯 片的FIFO工作在異步方式下，ASYNC位必須設置為1。選擇端點EP6和FD總線相連，對該端 點的設置上選擇塊傳輸，4倍緩存，端點緩衝區的大小為512位元組，所以EP6CFG設置為OxEO， 端點FIFO每512個字節會自動打包上傳，那麼EP6FIF0CFG設置為OxOD。為了對數據的傳輸 進行控制，就需要對該端點的標誌位進行設置，通過FPGA向EP6的端點FIFO裡面寫數據， 需要將PINFLAGSCD設置為OxOE,這樣FLAGC低電平就表示FIFO為滿，就不能再往裡面寫數 據了。數據包的大小為512個字節，需要設置EP6AUTOINLENH =0x02, EP6AUT0INLENL=0x00。 通過上位機軟體，可以讀取USB端點FIFO的數據，然後保存到硬碟文件中，為下面的數據完 整性測試以及基帶處理算法研究提供數據。上位機程序通過I/O控制調用來訪問EZ-USB通用 驅動程序的， 一個上位機程序首先通過調用Win32函數CreateFile 來獲得設備驅動程序 的句柄；然後用Win32函數DeviceloControl 通過CreateFile 函數返回的句柄，來 提交I/O控制代碼核相關的輸入輸出緩衝區到驅動程序。
本實用新型採用兩個獨立的電源系統，分別供應射頻前端和後端的FPGA模塊、USB模塊。 採用LMF2596將+7V的電壓轉換為+5V的工作電壓，然後採用AMS1084將+5V電壓轉換為+3. 3V、 +2.5V、 +1.5￥和+1.2乂輸出。本實用新型為了防止後端的信號幹擾射頻前端，在射頻前端和 FPGA之間釆用光耦隔離，射頻前端採用獨立的電源系統。為了保證地的完整性，地層未採用 電層分割，而模擬信號比較敏感，數位訊號頻率比較高，為了防止兩者之間的相互幹擾，採 用分別覆地的辦法，數字地和模擬地分開覆銅，並採用網格覆銅。
權利要求1、一種GPS中頻信號採樣器，其特徵在於包括射頻前端模塊、FPGA模塊、USB接口晶片、USB接口及電源模塊，其中射頻前端模塊與FPGA模塊雙向相連，FPGA模塊輸出端連接USB接口晶片輸入端，USB接口晶片連接USB接口，電源模塊分別給射頻前端模塊及FPGA模塊、USB接口晶片和USB接口供電。
2、 根據權利要求1所述的GPS中頻信號釆樣器，其特徵在於所述FPGA模塊包括串並 轉換模塊、控制模塊和數據緩衝模塊，其中串並轉換模塊與射頻前端模塊雙向相連，串並 轉換模塊輸出端連接數據緩衝模塊輸入端，控制模塊和數據緩衝模塊的輸出端均連接USB接 口晶片的輸入端。
3、 根據權利要求1所述的GPS中頻信號採樣器，其特徵在於所述電源模塊採用兩個獨 立電源系統， 一個電源給射頻前端模塊供電，另一個電源給FPGA模塊、USB接口晶片和USB 接口供電。
專利摘要本實用新型公開了一種GPS中頻信號採樣器，屬於GPS數據採集領域，包括射頻前端模塊、FPGA模塊、USB接口晶片、USB接口及電源模塊，其中射頻前端模塊與FPGA模塊雙向相連，FPGA模塊輸出端連接USB接口晶片輸入端，USB接口晶片連接USB接口，電源模塊分別給射頻前端模塊及FPGA模塊、USB接口晶片和USB接口供電。本實用新型採用射頻前端模塊接收衛星信號並對信號進行放大、濾波、下變頻和模數轉換後輸出到FPGA模塊，FPGA模塊將信號進行串並轉換後送入緩衝，最後根據USB接口晶片的控制將緩衝數據送入USB埠的FIFO中供PC機處理。本實用新型體積小、成本低、使用方便。
文檔編號G01S1/02GK201413392SQ200920043609
公開日2010年2月24日 申請日期2009年5月25日 優先權日2009年5月25日
發明者侃 張, 潘樹國, 慶 王, 勝 葛 申請人:東南大學