圖像信號處理裝置的製作方法
2023-06-09 18:11:46 2
專利名稱：圖像信號處理裝置的製作方法
技術領域：
本發明涉及等離子體顯示器圖像信號處理裝置。
背景技術：
在作為等離子體顯示器面板(以下簡稱為「面板」)的代表的交流沿面放電型面板中，在相對配置的前面板和背面板之間形成有多個放電單元。前面板在其前面的玻璃基板上互相平行地形成多對由一對掃描電極和維持電極構成的顯示電極，並形成介電質層和保護層以覆蓋該顯示電極。在背面板的背面玻璃基板上分別形成多個平行的數據電極、覆蓋這些數據電極的介電質層，和再在其上與數據電極平行的多個隔壁。在介電質層的表面和隔壁的側面上形成螢光體層。此外，相對配置並密封前面板和背面板，使顯示電極和數據電極立體交叉，在內部的放電空間中封入放電氣體。這裡，在顯示電極和數據電極相對的部分上形成放電單元。在這種結構的面板中，在各個放電單元內通過放電產生紫外線，利用該紫外線激勵RGB各色的螢光體發光，進行彩色的顯示。
作為驅動面板的方法一般為子圖場(subfield)法，即將一個圖場時間分割為多個子圖場，通過發光的子圖場的組合進行灰度等級顯示的方法。此外，在子圖場法中，日本專利特開2000-242224號公報中公開有極力減小與灰度等級顯示無關的發光，抑制黑亮度的上升，提高對比度之比的新的驅動方法。
一般，在這種等離子體顯示器驅動控制中使用的圖像信號處理裝置中，使用影像信號處理用的半導體集成電路裝置(LSI)，和設置在該LSI的外部、作為保持控制LSI工作的數據的外部存儲器的快速ROM(flash ROM快速只讀存儲器)，在LSI內部的ROM存取控制電路和快速ROM之間進行數據通信。即，在LSI內部的ROM存取控制電路中，生成ROM地址和ROM恢復操作(enable)信號，將這些信號傳送到快速ROM，快速ROM接收該信號，並將預先保持的作為工作控制用的數據的ROM數據傳送至ROM存取控制電路。
近年來，隨著對顯示裝置提高圖像質量的要求的強化，控制LSI工作的快速ROM的數據量增多。此外，要求將各種格式的信號輸入顯示裝置，由此垂直消隱(blanking)時間縮短，在此情況下，為控制LSI的工作，產生在垂直消隱期間中不能傳送所以必要的數據的問題。
發明內容
本發明的目的在於，在這種圖像信號處理裝置中，解決伴隨圖像質量提高和各種格式信號輸入產生的問題。
本發明的一種圖像信號處理裝置具有半導體集成電路裝置，具備將影像輸出數據輸出至顯示裝置的影像信號處理部和保持控制該影像信號處理部工作的數據的控制部；和外部存儲器，設置在該半導體集成電路裝置的外部，並且在保持送至控制部的控制數據的同時，可以控制通過控制部讀出數據，在外部存儲器與控制部之間傳送的數據具有每個欄位必需更新的數據和每個欄位不需要更新的數據，同時，可在影像輸出數據的垂直消隱期間傳送數據，並且可將每個欄位不需要更新的數據分割成多個，同時分成多個欄位傳送。
此外，本發明的特徵在於，在影像信號處理部上設置有保持每個欄位必需更新的數據的存儲器，和保持每個欄位不需要更新的數據的存儲器。
採用本發明，即使用於驅動顯示裝置的控制數據增加，在垂直消隱期間，也能夠在外部存儲器和控制部之間傳送數據。
圖1為表示本發明的一個實施方式的等離子體顯示器的面板的主要部分的透視圖。
圖2為同一個等離子體顯示器板的電極排列圖。
圖3為同一個等離子體顯示器的整體結構圖。
圖4為表示本發明的一個實施方式的圖像信號處理裝置的方框圖。
圖5為在同一個裝置中，說明數據傳送的說明圖。
圖6為在同一個裝置中，說明分成兩個部分傳送數據的情況的一例的說明圖。
圖7為在同一個裝置中，說明分成四個部分傳送數據的情況的一例的說明圖。
具體實施例方式
以下，參照附圖，以等離子體顯示器為例，說明本發明的一個實施方式的圖像信號處理裝置。
圖1為表示在本發明的一個實施方式的等離子體顯示中使用的面板的主要部分的透視圖。面板1是將玻璃制的前面基板2和背面基板3相對配置，在其間形成放電空間的結構。從前面基板2側看，在前面基板2上相互平行地形成多對構成顯示電極的掃描電極4和維持電極5。此外，形成介電質層6覆蓋掃描電極4和維持電極5，在介電質層6上形成有保持層7。在背面基板3上附設由絕緣體層8覆蓋的多個數據電極9，在數據電極9之間的絕緣體層8上，與數據電極9平行，設置隔壁10。此外，在絕緣體層8的表面和隔壁10的側面上設置有螢光體層11。在掃描電極4和維持電極5與數據電極9交叉的方向上，相對地配置前面基板2和背面基板3，在其間形成的放電空間中，封入例如氖氣和氙氣的混合氣體作為放電氣體。
圖2為面板的電極排列圖，在行方向上交互地排列n個掃描電極SCN1～SCNn(圖1的掃描電極4)和n個維持電極SUS1～SUSn(圖1的維持電極5)，在列方向上排列m個數據電極D1～Dm(圖1的數據電極9)。此外，在一對掃描電極SCNi和維持電極SUSi(i＝1～n)與一個數據電極Dj(j＝1～m)的交叉部分形成放電單元，在放電空間內形成m×n個放電單元。
圖3為等離子體顯示器的整體結構圖。該等離子體顯示器具備面板1、數據電極驅動電路12、掃描電極驅動電路13、維持電極驅動電路14、定時發生電路15、AD(模擬·數字)轉換器18，格式轉換部19、子圖場轉換部20和電源電路(未圖示)。
在圖3中，圖像信號sig輸入到AD轉換器18。此外，將水平同步信號H和垂直同步信號V施加到定時發生電路15、AD轉換器18、格式轉換部19和子圖場轉換部20。AD轉換器18將圖像信號sig轉換為數位訊號的圖像數據，將該圖像數據施加到格式轉換部19。格式轉換部19將圖像數據轉換為與面板1的像素數相應的圖像數據，施加到子圖場轉換部20。子圖場轉換部20將各個像素的圖像數據分割為多個與子圖場對應的多個位(bit)，將子圖場的每一個圖像數據輸出到電極驅動電路12。數據電極驅動電路12將子圖場的每一個圖像數據轉換為與各個數據電極D1～Dm對應的信號，驅動各個數據電極。
定時發生電路15以水平同步信號H和垂直同步信號V為基礎產生定時信號，並施加到各個掃描電極驅動電路13和維持電極驅動電路14。掃描電極驅動電路13根據定時信號向掃描電極SCN1～SCNn供給驅動波形，維持電極驅動電路14根據定時信號向維持電極SUS1～SUSn供給驅動波形。
圖4為表示本發明的一個實施方式的等離子體顯示器的驅動電路部的詳細情況的方框圖。如圖4所示，等離子體顯示器的驅動電路部由作為將圖像輸出數據輸出到作為顯示裝置的面板的數據電極驅動電路12的半導體集成電路裝置的影像信號處理用LSI21，和作為交換與LSI21連接的該LSI21內部控制部的ROM存取控制電路22和控制數據的處理用外部存儲器的快速ROM23構成。在上述LSI21內部設置有接收從上述格式轉換部19送出的影像輸入數據，進行圖像質量修正的信號處理的圖像質量修正電路24；根據該圖像質量修正電路24的輸出數據生成子圖場的每一個信號的子圖場轉換電路25；和根據從該子圖場轉換電路25送出的信號生成影像輸出數據的影像信號輸出電路26構成的影像信號處理部。
此外，該影像信號處理部的圖像質量修正電路24和子圖場轉換電路25，根據由ROM存取控制電路22讀出的、保持在快速ROM內的ROM數據進行工作的控制。在該影像信號處理部的圖像質量修正電路24和子圖場轉換電路25中分別設置有作為存儲器的SRAM24a和SRAM25a，分別用以保持為控制電路工作送出的ROM數據。
即，在LSI21外部的快速ROM23中存儲在圖像質量修正電路24和子圖場轉換電路25中必要的數據，在垂直消隱期間中，在LSI21內部將這些數據置入每一個圖場中。在ROM存取控制電路22中，生成ROM地址、ROM恢復操作的信號，將這些信號傳送至快速ROM23中，快速ROM23接收該信號，將ROM數據的信號傳送至ROM存取控制電路22。該傳送的ROM數據分別被保持在上述圖像質量修正電路24和子圖場轉換電路25的SRAM24a、25a中，根據該數據控制圖像質量修正電路24和子圖場轉換電路25的工作。
此外，上述LSI21具備將數據輸入到LSI21用的數據輸入端子27a，數據輸出用的輸出端子27b，和數據輸入輸出用的輸入輸出端子27c，通過輸出端子27b和輸入輸出端子27c，從影像信號輸出電路26輸出的影像輸出數據被送至顯示裝置的數據電極驅動電路12。此外，ROM存取控制電路22和LSI21外部的快速ROM23通過輸入輸出端子27c連接，一部分輸入輸出端子27c共同連接上述顯示裝置的數據電極驅動電路12和快速ROM23。
此外，在LSI21內部，在將ROM地址、ROM恢復操作的信號從LSI21的ROM存取控制電路22傳送至快速ROM23的線路上，插入配置由從LSI21的輸入端子27a送出的非同步復位信號控制的緩衝器28、29。該緩衝器28、29在非同步復位信號成為恢復操作期間中，使ROM地址、ROM恢復操作信號開放，由此，通過使非同步復位信號處於恢復操作狀態，在此期間中，可通過其它ROM數據寫入裝置30更新快速ROM23的數據內容。
此外，在LSI21中，從影像信號輸出電路26輸出的影像輸出數據，由從輸出端子27b傳送至顯示裝置的數據電極驅動電路12的線路，和來自ROM存取控制電路22的ROM地址的信號的共同線路，通過選擇器31、緩衝器28，從輸入輸出端子27c傳送至顯示裝置的數據電極驅動電路12的線路，和利用與從快速ROM23傳送至ROM存取控制電路22的ROM數據信號共通的線路，通過從作為輸入輸出控制裝置的I/O控制部32，並通過從輸入輸出端子27c傳送至顯示裝置的數據電極驅動電路12的線路，送至顯示裝置的數據電極驅動電路12。即，LSI21的輸入輸出端子27c在作為輸出來自影像信號輸出電路26的影像輸出數據的端子使用的同時，也作為在ROM存取控制電路22和快速ROM23之間傳送ROM地址、ROM數據用的端子使用。上述各數據可在時間軸上多次重疊送出。
這裡，參照圖5～圖7說明使LSI21的ROM地址端子、ROM數據端子分別與LSI21的影像輸出數據的輸出端子共用，將各數據在時間軸上多次重疊送出的情況的例子。
圖5A表示垂直同步信號，圖5B表示LSI21和顯示裝置及快速ROM23之間的傳送數據，圖5C表示傳送數據的ROM數據的一例的數據圖形。在圖5中，有效影像期間A中，從LSI21內部的影像信號輸出電路26輸出的圖像輸出數據被傳送至LSI21外部的數據電極驅動電路12。另一方面，垂直消隱期間B中，ROM地址、ROM恢復操作的信號被從LSI21內部的ROM存取控制電路22傳送至LSI21外部的快速ROM23。此外，如圖5C所示，接收該ROM地址、ROM恢復操作的信號，將由每一個欄位必需更新的數據d1-A、d1-B……和每一個欄位不需要更新的數據d2構成的ROM數據從快速ROM23傳送至LSI21。
此外，在垂直消隱期間B內，必須將所有的ROM數據傳送至LSI21。對於每一個欄位的同一個數據d2，如果分成多個欄位傳送，則可以在更短的垂直消隱期間將ROM數據傳送至LSI21。圖6和圖7是說明在將每一個欄位不必更新的數據d2分割成多個，同時分成多個欄位傳送的情況下的概念的示意圖。
圖6為說明將每一個欄位相同的數據d2分成兩部分並分兩個欄位傳送的概念的示意圖。如圖6B所示，對於圖6A所示的ROM數據，不將由可變數據d1-A、d1-B……和相同數據d2構成的數據傳送至每一個欄位，而是如圖6C、D所示，將相同數據d2分成兩部分，作成數據d2-a、d2-b，在將可變數據d1-A傳送至SRAM24a時，將分離的數據d2-a傳送至SRAM25a，在下一個欄位中，在將可變數據d1-B傳送至SRAM24a時，將分離剩下的數據d2-b傳送至SRAM25a。當在最初的欄位中傳送可變數據d1-A時，傳送至SRAM25a的數據d2-a在下一個欄位中傳送可變數據d1-B時不更新，仍保持在SRAM25a中。此外，在下一個欄位中，只傳送數據d2-b並保持在SRAM25a中。之後，在再下一個欄位中，當傳送可變數據d1-C時，保持在SRAM25a中的數據d2-a和數據d2-b作為數據d2被更新。通過交互地反覆進行這種數據傳送，在每一欄位中，分割相同的數據d2，傳送至SRAM25a。
圖7為表示在每一個欄位中，將相同數據d2分成四部分並傳送的情況的例子的示意圖，圖7A表示ROM數據，圖7B～E表示傳送至每一個欄位的數據，數據傳送的工作進行與上述圖6的分割為兩部分的情況同樣的工作。
這樣，對於每一個欄位的相同的數據d2，如果分成多個欄位傳送，則可以在更短的垂直消隱期間內將ROM數據傳送至LSI21。
此外，如上所述，在半導體集成電路裝置上設置共同連接顯示裝置和快速擦寫存儲器(flash memory)的端子，通過該端子，將影像輸出數據輸出至顯示裝置，同時，由於可在控制部和快速擦寫存儲器之間傳送數據，所以即使用於驅動顯示裝置的影像數據增加，也能夠防止LSI的端子數的增加、晶片面積的增大。
產業上的可利用性如上所述，本發明能夠提供與等離子體顯示器等數字顯示裝置的圖像質量提高和各種格式的信號輸入相適應的圖像信號處理裝置。
權利要求
1.一種圖像信號處理裝置，具有半導體集成電路裝置，具備將影像輸出數據輸出至顯示裝置的影像信號處理部和保持控制所述影像信號處理部工作的數據的控制部；和外部存儲器，設置在所述半導體集成電路裝置的外部，並且在保持送至所述控制部的控制數據的同時，可以控制通過所述控制部讀出數據，在所述外部存儲器與所述控制部之間傳送的數據具有每個欄位必需更新的數據和每個欄位不需要更新的數據，同時，可在所述影像輸出數據的垂直消隱期間傳送數據，並且可將所述每個欄位不需要更新的數據分割成多個，同時分成多個欄位傳送。
2.如權利要求1所述的圖像信號處理裝置，其特徵在於在所述影像信號處理部上設置有保持每個欄位必需更新的數據的存儲器，和保持每個欄位不需要更新的數據的存儲器。
全文摘要
本發明的圖像信號處理裝置具有具備保持控制影像信號處理部的工作的數據的ROM存取控制電路(22)的LSI(21)；設置在該LSI(21)的外部、並且在保持送至ROM存取控制電路(22)的控制數據的同時，可以控制通過ROM存取控制電路(22)進行的數據讀出的快速ROM(23)，在快速ROM(23)與ROM存取控制電路(22)之間傳送的數據具有每個欄位必需更新的數據和每個欄位不需要更新的數據，同時，可以在所述影像輸出數據的垂直消隱期間傳送數據。通過這種結構，可以利用垂直消隱期間，可靠地傳送必要的數據。
文檔編號G09G3/28GK1806271SQ200580000
公開日2006年7月19日 申請日期2005年5月24日 優先權日2004年5月24日
發明者瓜生朋浩, 川村秀昭 申請人:松下電器產業株式會社